JP3580391B2 - 導電性チップ型セラミック素子の製造方法 - Google Patents
導電性チップ型セラミック素子の製造方法 Download PDFInfo
- Publication number
- JP3580391B2 JP3580391B2 JP07591696A JP7591696A JP3580391B2 JP 3580391 B2 JP3580391 B2 JP 3580391B2 JP 07591696 A JP07591696 A JP 07591696A JP 7591696 A JP7591696 A JP 7591696A JP 3580391 B2 JP3580391 B2 JP 3580391B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inorganic
- conductive
- electrode layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、各種電子機器の温度補償用のセンサに、また表面温度測定用のセンサにそれぞれ適するチップ型セラミックス素子の製造方法に関する。更に詳しくは、プリント回路基板等に表面実装されるチップ型のNTCサーミスタ、PTCサーミスタ等の導電性チップ型セラミックス素子の製造方法に関するものである。
【0002】
【従来の技術】
従来、チップ型サーミスタのような導電性チップ型セラミック素子は、導電性セラミック素体の両端部に銀−パラジウムを主成分とする電極が焼付けられている。この焼付け電極の表面には基板実装時のはんだ耐熱性とはんだ付着性を向上させるためにめっき層が設けられているのが普通である。しかし、セラミック素体を露出したままめっき処理した場合、素体表面にめっきが付着してセラミック素子の抵抗値が初期の値と異なり、しかもセラミック素体がめっき液で浸食されてセラミック素子の信頼性が低下する等の不具合を生じる。この点を解決するため、従来の導電性チップ型セラミック素子では、焼付け電極層が接触する部分以外のセラミック素体の表面をガラス層で被覆し、焼付け電極層の表面にめっき層を形成している。このようにセラミック素体の表面をガラス層で被覆した導電性チップ型セラミック素子として、最も容易にかつ安価に製造でき、量産に適したものを本出願人は特許出願した(特開平5−251210)。
【0003】
つまり図1及び図2に示すように、この導電性チップ型セラミック素子は導電性チップ状セラミック素体10と、このセラミック素体10の両端部表面に設けられた二つの端子電極12と、これら二つの端子電極がそれぞれ電気的に接触する部分を除いてセラミック素体10の表面を被覆する絶縁性無機物層14とを備え、端子電極12がセラミック素体10の表面に形成された焼付け電極層16と、この焼付け電極層16の表面に形成されためっき層18,19とを有し、無機物層14が焼付け電極層16を形成するときの焼成温度より高い融点又は軟化点を有する導電性チップ型セラミック素子において、焼付け電極層16が金属粉末と無機結合材を含む導電性ペーストを焼付けて形成され、無機物層14は厚さが0.1〜2μmであって、かつペーストの下地部分の無機物層が焼付け電極層16の形成時に無機結合材に反応溶融して電極層16に吸収され消滅したことを特徴とした導電性チップ型セラミック素子である。
【0004】
【発明が解決しようとする課題】
しかし、従来の導電性チップ型セラミック素子では、セラミック素体10を被覆する絶縁性無機物層14の厚さが0.1〜2μmと薄いため、メッキ処理時にセラミック素体10から無機物層14が剥がれ易く、メッキ処理の条件や無機物層14の膜性状を厳しく管理する必要があった。また、無機物層14はセラミックス素子自体の強度を上げる効果を有するものの、無機物層14が2〜5μmある導電性チップ型セラミックス素子に比べて強度が低くなる。これらの点を解決するために無機物層14の厚さを2μm以上にすると、電極層16の形成時に無機結合材との反応溶融によって無機物層14を電極層16に吸収し消滅させることができなくなるという問題があった。
【0005】
本発明の目的は、はんだ耐熱性及びはんだ付着性に優れ、電極のめっき処理による抵抗値の変化がなく、信頼性の高い導電性チップ型セラミック素子の製造方法を提供することにある。
本発明の別の目的は、上記優れた導電性チップ型セラミック素子を比較的容易にかつ安価に製造でき、量産に適する導電性チップ型セラミック素子の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
請求項1に係る発明は、図1及び図2に示すように、導電性チップ状セラミック素体10を得る工程と、このセラミック素体10の全面に絶縁性無機物層14を被覆する工程と、絶縁性無機物層14を被覆したセラミック素体10の両端部表面に金属粉末と無機結合材を含む導電性ペーストを塗布する工程と、ペーストを塗布したセラミック素体10を無機物層14の融点又は軟化点より低い温度で焼成し、塗布したペーストの無機結合材にそのペーストの下地部分の無機物層14を反応溶融させることにより消滅させて焼付け電極層16を形成する工程と、この焼付け電極層16の表面にめっき層18,19を形成して焼付け電極層16とめっき層18,19からなる端子電極12を形成する工程とを含む導電性チップ型セラミック素子の製造方法の改良である。
その特徴ある構成は、無機物層14が各重量%で、SiO2が5〜7%,PbOが76〜82%で残部がB2O3により構成され、導電性ペーストにおける無機結合材が各重量%で、SiO2が3〜5%,PbOが88〜94%で残部がB2O3のガラス微粒子により構成され、かつ無機物層14は厚さが2〜5μmであるところにある。
【0007】
無機物層14の組成と導電性ペーストにおける無機結合材の組成を、上述したのように限定することにより電極層16の形成時の反応溶融が推進される。これにより従来は実現することのできなかった、無機物層14の厚さが2〜5μmであっても無機物層14を電極層16に吸収し消滅させることができる。
【0008】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて詳しく説明する。
(a) チップ状セラミック素体の製造
本発明のチップ状セラミック素体は次の方法により作られる。先ずセラミック素子の用途に応じて金属酸化物粉末を採取する。例えば、サーミスタであればMn,Fe,Co,Ni,Cu,Al等の金属の酸化物粉末を、またバリスタであればTi,Ce,Ca,Sb,Nb等の金属の酸化物粉末を、更にインダクタであればFe,Co,Ni,Zn,Mn等の金属の酸化物粉末を1種又は2種以上採取して混合する。2種以上混合するときは、所定の金属原子比になるように各金属酸化物を秤量する。この混合物を仮焼し粉砕した後、有機結合材及び溶剤を加え混練してスラリーを調製する。次いでこのスラリーをドクターブレード法等により成膜乾燥してグリーンシートを成形する。このグリーンシートから図3(a)に示すチップ体2を打抜き、これを焼成して図3(b)に示すチップ状のセラミック素体10を得る。
【0009】
(b) セラミック素体への絶縁性無機物層の被覆
得られたセラミック素体10はその全面に厚さ2〜5μmの絶縁性無機物層14が被覆される(図3(c))。この絶縁性無機物層14の組成は、焼付け電極層16を形成する金属粉末と、無機結合材を含む導電性ペーストにおける無機結合材の組成とを、両者を反応させたときの融点又は軟化点を焼付け電極層16の焼付け温度より低い温度になるように限定する。例えば、無機結合材の組成比が各重量%で、SiO2が3〜5%,PbOが88〜94%で残部がB2O3である場合(図6のA領域)では、絶縁性無機物層14の組成を各重量%で、SiO2が5〜7%,PbOが76〜82%で残部がB2O3(図6のB領域)とする。これにより、電極層焼き付け時に無機結合材と絶縁性無機物層が反応する際、その反応層の組成比は両者の中間の組成領域である図6のCの領域付近になる。この領域付近は、この組成系(SiO2−PbO−B2O3)の共晶点に近く低温で溶融相になりやすいため、無機結合材と絶縁性無機物層の反応層は溶融物を作りやすく、よって電極層16の形成時の反応溶融が推進される。
【0010】
また、この無機物層14は後述する焼付け電極層16を形成するときの焼成温度より高い融点又は軟化点を有することが必要である。例えば、Agのペーストを焼付ける場合にはその焼成温度は600〜850℃であるため、この温度より高い融点又は軟化点を有するものが選ばれる。この理由はペーストの焼付け温度より融点又は軟化点が大幅に低いと、ペースト焼付け時に無機物層14が電極表面に浮き上がったり、或いはセラミック素体10同士又は素体10と焼成治具との貼り付きが生じて歩留りが低下し易いからである。
【0011】
無機物層14の厚さについては、5μmより厚いと、後述する電極層16の形成時に溶融した無機物層14が電極層中に完全に吸収されず、電極層16とセラミック素体10の界面に残留するため電極のセラミック素体10に対する導電性が十分に得られない。また2μmより薄いと、後述するめっき処理に際して、まためっき処理後のセラミック素体10の保護機能に劣る。無機物層14は、この要件以外は耐めっき性があれば特に制限はなく、結晶質であっても非結晶質であってもよい。
このセラミック素体10への無機物層14の被覆は真空蒸着法、スッパタリング法、イオンプレーティング法のような物理蒸着法(PVD法)又は化学蒸着法(CVD法)により行われる。この中でスパッタリング法が量産に適しているため好ましい。
【0012】
(c) 焼付け電極層の形成
図3(d)に示すように、絶縁性無機物層14を被覆したセラミック素体10の両端部表面に金属粉末と無機結合材を含む導電性ペースト30を塗布する。この塗布は導電性ペースト中にセラミック素体の両端部を浸漬させるディッピング法が好ましい。金属粉末を例示すれば、Ag,Au,Pd,Pt等の貴金属、又はこれらを混合した粉末が挙げられる。無機結合材は前述したので繰り返しての説明を省略する。図4に示すように、塗布された導電性ペースト30中には無機結合材32が均一に分散しており、この無機結合材32は導電性ペーストの焼付け時にペースト30に接触する無機物層14と反応して、図5に示すようにこの無機物層14を溶融させる性質を有することが必要である。
【0013】
(d) めっき層の形成
焼付け電極層の表面にめっき層が形成される。このめっき層は図3(f)に示すようにNiめっき層18を形成した後、図3(g)に示すようにSnめっき層19を形成して二重構造にすることが好ましい。Niめっき層18ははんだ耐熱性を向上して、はんだによる焼付け電極層の電極食われを防止し、Snめっき層19ははんだ付着性を向上する。焼付け電極層16、めっき層18及び19により端子電極12が形成される。
【0014】
【実施例】
次に本発明を実施例に基づいて説明する。以下に述べる実施例は本発明の技術的範囲を限定するものではない。
<実施例1>
次の方法により導電性チップ型セラミック素子として、図1及び図2に示すチップ型サーミスタを作製した。
先ず市販の炭酸マンガン、炭酸ニッケル、炭酸コバルトを出発原料とし、これらをMnO2:NiO:CoOに換算して金属原子比3:1:2の割合でそれぞれ秤量した。秤量物をボールミルで16時間均一に混合した後に脱水乾燥した。次いでこの混合物を900℃で2時間仮焼し、この仮焼物を再びボールミルで粉砕して脱水乾燥した。粉砕物100重量%に対してポリビニルブチラール6重量%、エタノール30重量%及びメタノール30重量%の結合材を加え、均一に混合してスラリーを調製した。このスラリーをドクターブレード法により成膜乾燥して厚さ0.80mmのグリーンシートを成形した。このシートから2.34mm×1.48mmの大きさのチップ体を打抜き、大気圧下、1200℃で4時間焼成し、長さ1.9mm、幅1.2mm、厚さ0.65mmの焼結体を得た。
【0015】
この焼結体を図3(b)に示すサーミスタ用のセラミック素体10とし、スパッタリング装置を用いてその表面全体に組成比が各重量%で、SiO2が5〜7%,PbOが76〜82%、で残部がB2O3からなる絶縁性無機物層14を5μmの厚さで形成した(図3(c))。
次の方法によりセラミック素体10の両端部に端子電極12を設けた。この端子電極12は、焼付け電極層16とNiめっき層18とSnめっき層19により構成される。
先ず無機物層を形成したセラミック素体の両端部表面に導電性ペーストをディッピング法により塗布した(図3(d))。導電性ペーストは、 Ag粉末と、組成比が各重量%で、SiO2が3〜5%,PbOが88〜94%で残部がB2O3のガラス微粒子により構成された無機結合材と、有機ビヒクルとからなる。導電性ペーストを塗布したセラミック素体を大気圧下、乾燥した後、30℃/分の速度で650℃まで昇温し、そこで10分間保持し、30℃/分の速度で室温まで降温してAgからなる焼付け電極層16を得た(図3(e))。
次いで電解バレルめっき法で電極層16の表面に厚さ2〜3μmのNiめっき層18と形成し、続いて厚さ1〜2μmのSnめっき層19を形成した。
【0016】
<比較例1>
無機物層14の厚さが1μmであること以外は上記実施例1と同じ方法で、めっき層付きチップ型サーミスタを作製した。
<比較例2>
絶縁性無機物層14が50重量%以上のSiO2と残部がAl2O3,MgO,ZrO2又はTiO2の酸化物により構成され、導電性ペーストが市販の銀ペースト(デュポン社製JPN−1176)であって、 Ag粉末と、SiO2,TiO2,B2O3,Na2O及びK2Oからなるガラス微粒子と、有機ビヒクルとからなること以外は上記実施例1と同じ方法で、めっき層付きチップ型サーミスタを作製した。
【0017】
<比較試験と結果>
・素体のめっき後の外観不良発生率
めっき処理後の実施例1のチップ型サーミスタと比較例1のチップ型サーミスタの各100個についてセラミック素体表面を光学顕微鏡で観察した。この観察によりサーミスタの無機物層がセラミックス素体表面から部分的に又は全面で剥がれ落ちているものを不良とし、全体における不良率を調査した。この結果を表1に示す。
・素子の抗折強度
めっき処理後の実施例1のチップ型サーミスタと比較例1のチップ型サーミスタの各100個について抗折強度試験器により抗折強度を測定した。この結果から抗折強度の平均値を計算した。その結果を表1に示す。
・素子の抵抗値の不良発生率
めっき処理後の実施例1のチップ型サーミスタと比較例2のチップ型サーミスタの各100個について抵抗値を測定した。測定値が目標とする抵抗値許容差(±5%)から外れているものを不良とし、全体における不良率を調査した。この結果を表1に示す。
【0018】
【表1】
【0019】
表1から明らかなように、比較例1の半数を越えるサーミスタにおいて無機物層がセラミックス素体表面から部分的に又は全面で剥がれ落ちているのに対して、実施例1のサーミスタでは無機物層がセラミックス素体表面から剥がれ落ちているものは発見できなかった。また、抗折強度試験によれば、実施例1のチップ型サーミスタの方が比較例1のチップ型サーミスタより抗折強度が高いことがわかる。更に、素子の抵抗値では、比較例2のチップ型サーミスタでは電極のセラミックス素体に対する導電性が十分に得られていないが、実施例1のチップ型サーミスタでは問題なく導電性が得られていることが判る。これは比較例2のチップ型サーミスタではセラミックス素体と焼付け電極層の界面に無機質層が残留するためと考えられる。
【0020】
【発明の効果】
以上述べたように、本発明によれば、少ない工程で大量に導電性チップ型セラミックス素子を製造することができるために量産に適し、かつ従来のものよりも無機物層の厚さが2〜5μmと厚いため、メッキ処理時にもセラミックス素体から無機物層が剥がれ難く、メッキ処理時に無機物層の膜生成が容易である。また、従来の導電性チップ型セラミックス素子に比べて強度が高くなる。
【図面の簡単な説明】
【図1】本発明のチップ型セラミック素子の要部破断斜視図。
【図2】その中央断面図。
【図3】本発明の第一の導電性チップ状セラミック素体からチップ型セラミック素子を作るまでの工程における素体の斜視図。
【図4】そのセラミック素体に導電性ペーストを塗布した状態の要部拡大断面図。
【図5】その導電性ペーストを焼付けた状態の要部拡大断面図。
【図6】その絶縁性無機物層及び無機結合材の組成図。
【符号の説明】
10 導電性チップ状セラミック素体
12 端子電極
14 絶縁性無機物層
16 焼付け電極層
18 Niめっき層
19 Snめっき層
Claims (1)
- 導電性チップ状セラミック素体(10)を得る工程と、このセラミック素体(10)の全面に絶縁性無機物層 (14) を被覆する工程と、前記絶縁性無機物層 (14) を被覆したセラミック素体 (10) の両端部表面に金属粉末と無機結合材を含む導電性ペーストを塗布する工程と、前記ペーストを塗布したセラミック素体 (10) を前記無機物層 (14) の融点又は軟化点より低い温度で焼成し、前記塗布したペーストの無機結合材にそのペーストの下地部分の前記無機物層 (14) を反応溶融させることにより消滅させて焼付け電極層 (16) を形成する工程と、この焼付け電極層 (16) の表面にめっき層 (18,19) を形成して前記焼付け電極層 (16) とめっき層 (18,19) からなる端子電極 (12) を形成する工程とを含む導電性チップ型セラミック素子の製造方法において、
前記無機物層(14)が各重量%で、SiO2が5〜7%,PbOが76〜82%で残部がB2O3により構成され、
前記導電性ペーストにおける無機結合材が各重量%で、SiO2が3〜5%,PbOが88〜94%で残部がB2O3のガラス微粒子により構成され、
かつ前記無機物層(14)は厚さが2〜5μmである
ことを特徴とする導電性チップ型セラミック素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07591696A JP3580391B2 (ja) | 1996-03-29 | 1996-03-29 | 導電性チップ型セラミック素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07591696A JP3580391B2 (ja) | 1996-03-29 | 1996-03-29 | 導電性チップ型セラミック素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09266102A JPH09266102A (ja) | 1997-10-07 |
JP3580391B2 true JP3580391B2 (ja) | 2004-10-20 |
Family
ID=13590133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07591696A Expired - Fee Related JP3580391B2 (ja) | 1996-03-29 | 1996-03-29 | 導電性チップ型セラミック素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3580391B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100611190B1 (ko) * | 2005-01-27 | 2006-08-10 | 조인셋 주식회사 | 반도체 세라믹 칩 어레이 제조방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103261651A (zh) * | 2010-12-22 | 2013-08-21 | 株式会社马勒滤清系统 | 用于罐的感测装置 |
JP7106817B2 (ja) * | 2017-05-19 | 2022-07-27 | Tdk株式会社 | 電子部品 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62290104A (ja) * | 1986-06-09 | 1987-12-17 | 松下電器産業株式会社 | 電圧非直線抵抗体用電極材料 |
JP3036567B2 (ja) * | 1991-12-20 | 2000-04-24 | 三菱マテリアル株式会社 | 導電性チップ型セラミック素子及びその製造方法 |
-
1996
- 1996-03-29 JP JP07591696A patent/JP3580391B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100611190B1 (ko) * | 2005-01-27 | 2006-08-10 | 조인셋 주식회사 | 반도체 세라믹 칩 어레이 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH09266102A (ja) | 1997-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5339068A (en) | Conductive chip-type ceramic element and method of manufacture thereof | |
KR100204255B1 (ko) | 도전성 칩형 세라믹소자 및 그 제조방법 | |
JPH06231906A (ja) | サーミスタ | |
JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
GB2383897A (en) | A conductive paste, laminated ceramic electronic component and method of manufacuture | |
JP4431052B2 (ja) | 抵抗器の製造方法 | |
JP2007066671A (ja) | チップ型ヒューズ素子及びその製造方法 | |
JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
JP3109700B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3257036B2 (ja) | チップ型電子部品用導電性ペースト | |
JP3831537B2 (ja) | 電子デバイスおよびその製造方法 | |
JP2001135501A (ja) | チップ型サーミスタ | |
JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP3291831B2 (ja) | チップ型電子部品用導電性ペースト | |
JP2996016B2 (ja) | チップ型電子部品の外部電極 | |
JPH07201527A (ja) | 導電性チップ型セラミック素子の製造方法 | |
JP3622852B2 (ja) | サーミスタの製造方法 | |
JP3336198B2 (ja) | 積層セラミックバリスタ | |
JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
JP2003124006A (ja) | サーミスタ | |
JP2996015B2 (ja) | チップ型電子部品の外部電極 | |
JP3148026B2 (ja) | サーミスタ及びその製造方法 | |
JP2003151805A (ja) | チップ型電子部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040714 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |