JPH09266102A

JPH09266102A - 導電性チップ型セラミック素子

Info

Publication number: JPH09266102A
Application number: JP8075916A
Authority: JP
Inventors: Wataru Ito; 亘伊藤; Hiroaki Nakajima; 弘明中島
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 1996-03-29
Filing date: 1996-03-29
Publication date: 1997-10-07
Anticipated expiration: 2016-03-29
Also published as: JP3580391B2

Abstract

(57)【要約】【課題】はんだ耐熱性及びはんだ付着性に優れ、電極の
めっき処理による抵抗値の変化がなく、比較的容易にか
つ安価に製造でき、量産に適する。【解決手段】導電性チップ状セラミック素体１０と、こ
の両端部表面に設けられた二つの端子電極１２と、セラ
ミック素体１０の表面を被覆する絶縁性無機物層１４と
を備える。端子電極１２が焼付け電極層１６と、めっき
層１８，１９とを有し、無機物層１４が電極層１６の焼
成温度より高い融点又は軟化点を有する。電極層１６が
金属粉末と無機結合材を含む導電性ペーストを焼付けて
形成される。無機物層１４は２〜５μｍであって、かつ
無機物層１４の組成と無機結合材の組成を、両者を反応
させたときの融点又は軟化点を焼付け電極層１６の焼付
け温度より低い温度になるように限定される。導電性ペ
ーストの下地部分の無機物層が焼付け電極層１６の形成
時に無機結合材に反応溶融して吸収され消滅する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器の温
度補償用のセンサに、また表面温度測定用のセンサにそ
れぞれ適するチップ型セラミックス素子に関する。更に
詳しくは、プリント回路基板等に表面実装されるチップ
型のＮＴＣサーミスタ、ＰＴＣサーミスタ等の導電性チ
ップ型セラミックス素子に関するものである。

【０００２】

【従来の技術】従来、チップ型サーミスタのような導電
性チップ型セラミック素子は、導電性セラミック素体の
両端部に銀−パラジウムを主成分とする電極が焼付けら
れている。この焼付け電極の表面には基板実装時のはん
だ耐熱性とはんだ付着性を向上させるためにめっき層が
設けられているのが普通である。しかし、セラミック素
体を露出したままめっき処理した場合、素体表面にめっ
きが付着してセラミック素子の抵抗値が初期の値と異な
り、しかもセラミック素体がめっき液で浸食されてセラ
ミック素子の信頼性が低下する等の不具合を生じる。こ
の点を解決するため、従来の導電性チップ型セラミック
素子では、焼付け電極層が接触する部分以外のセラミッ
ク素体の表面をガラス層で被覆し、焼付け電極層の表面
にめっき層を形成している。このようにセラミック素体
の表面をガラス層で被覆した導電性チップ型セラミック
素子として、最も容易にかつ安価に製造でき、量産に適
したものを本出願人は特許出願した（特開平５−２５１
２１０）。

【０００３】つまり図１及び図２に示すように、この導
電性チップ型セラミック素子は導電性チップ状セラミッ
ク素体１０と、このセラミック素体１０の両端部表面に
設けられた二つの端子電極１２と、これら二つの端子電
極がそれぞれ電気的に接触する部分を除いてセラミック
素体１０の表面を被覆する絶縁性無機物層１４とを備
え、端子電極１２がセラミック素体１０の表面に形成さ
れた焼付け電極層１６と、この焼付け電極層１６の表面
に形成されためっき層１８，１９とを有し、無機物層１
４が焼付け電極層１６を形成するときの焼成温度より高
い融点又は軟化点を有する導電性チップ型セラミック素
子において、焼付け電極層１６が金属粉末と無機結合材
を含む導電性ペーストを焼付けて形成され、無機物層１
４は厚さが０．１〜２μｍであって、かつペーストの下
地部分の無機物層が焼付け電極層１６の形成時に無機結
合材に反応溶融して電極層１６に吸収され消滅したこと
を特徴とした導電性チップ型セラミック素子である。

【０００４】

【発明が解決しようとする課題】しかし、従来の導電性
チップ型セラミック素子では、セラミック素体１０を被
覆する絶縁性無機物層１４の厚さが０．１〜２μｍと薄
いため、メッキ処理時にセラミック素体１０から無機物
層１４が剥がれ易く、メッキ処理の条件や無機物層１４
の膜性状を厳しく管理する必要があった。また、無機物
層１４はセラミックス素子自体の強度を上げる効果を有
するものの、無機物層１４が２〜５μｍある導電性チッ
プ型セラミックス素子に比べて強度が低くなる。これら
の点を解決するために無機物層１４の厚さを２μｍ以上
にすると、電極層１６の形成時に無機結合材との反応溶
融によって無機物層１４を電極層１６に吸収し消滅させ
ることができなくなるという問題があった。

【０００５】本発明の目的は、はんだ耐熱性及びはんだ
付着性に優れ、電極のめっき処理による抵抗値の変化が
なく、信頼性の高い導電性チップ型セラミック素子を提
供することにある。本発明の別の目的は、上記優れた導
電性チップ型セラミック素子を比較的容易にかつ安価に
製造でき、量産に適する導電性チップ型セラミック素子
を提供することにある。

【０００６】

【課題を解決するための手段】請求項１に係る発明は、
図１及び図２に示すように、導電性チップ状セラミック
素体１０と、このセラミック素体１０の両端部表面に設
けられた二つの端子電極１２と、これら二つの端子電極
がそれぞれ電気的に接触する部分を除いてセラミック素
体１０の表面を被覆する絶縁性無機物層１４とを備え、
端子電極１２がセラミック素体１０の表面に形成された
焼付け電極層１６と、この焼付け電極層１６の表面に形
成されためっき層１８，１９とを有し、無機物層１４が
焼付け電極層１６を形成するときの焼成温度より高い融
点又は軟化点を有する導電性チップ型セラミック素子の
改良である。その特徴ある構成は、焼付け電極層１６が
金属粉末と無機結合材を含む導電性ペーストを焼付けて
形成され、無機物層１４は厚さが２〜５μｍであって、
かつ無機物層１４の組成と導電性ペーストにおける無機
結合材の組成を、両者を反応させたときの融点又は軟化
点を焼付け電極層１６の焼付け温度より低い温度になる
ように限定し、導電性ペーストの下地部分の無機物層１
４が焼付け電極層１６の形成時に無機結合材に反応溶融
して電極層１６に吸収され消滅したことにある。

【０００７】無機物層１４の組成と導電性ペーストにお
ける無機結合材の組成を、両者を反応させたときの融点
又は軟化点を焼付け電極層１６の焼付け温度より低い温
度になるように限定することにより電極層１６の形成時
の反応溶融が推進される。これにより従来は実現するこ
とのできなかった、無機物層１４の厚さが２〜５μｍで
あっても無機物層１４を電極層１６に吸収し消滅させる
ことができる。請求項２に係る発明は、請求項１に係る
発明であって、絶縁性無機物層１４が各重量％で、Ｓｉ
Ｏ₂が５〜７％，ＰｂＯが７６〜８２％で残部がＢ₂Ｏ₃
により構成され、無機結合材が各重量％で、ＳｉＯ₂が
３〜５％，ＰｂＯが８８〜９４％で残部がＢ₂Ｏ₃のガラ
ス微粒子により構成された導電性チップ型セラミックス
素子である。

【０００８】

【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて詳しく説明する。 (a) チップ状セラミック素体の製造本発明のチップ状セラミック素体は次の方法により作ら
れる。先ずセラミック素子の用途に応じて金属酸化物粉
末を採取する。例えば、サーミスタであればＭｎ，Ｆ
ｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａｌ等の金属の酸化物粉末を、
またバリスタであればＴｉ，Ｃｅ，Ｃａ，Ｓｂ，Ｎｂ等
の金属の酸化物粉末を、更にインダクタであればＦｅ，
Ｃｏ，Ｎｉ，Ｚｎ，Ｍｎ等の金属の酸化物粉末を１種又
は２種以上採取して混合する。２種以上混合するとき
は、所定の金属原子比になるように各金属酸化物を秤量
する。この混合物を仮焼し粉砕した後、有機結合材及び
溶剤を加え混練してスラリーを調製する。次いでこのス
ラリーをドクターブレード法等により成膜乾燥してグリ
ーンシートを成形する。このグリーンシートから図３
（ａ）に示すチップ体２を打抜き、これを焼成して図３
（ｂ）に示すチップ状のセラミック素体１０を得る。

【０００９】(b) セラミック素体への絶縁性無機物層の
被覆得られたセラミック素体１０はその全面に厚さ２〜５μ
ｍの絶縁性無機物層１４が被覆される（図３（ｃ））。
この絶縁性無機物層１４の組成は、焼付け電極層１６を
形成する金属粉末と、無機結合材を含む導電性ペースト
における無機結合材の組成とを、両者を反応させたとき
の融点又は軟化点を焼付け電極層１６の焼付け温度より
低い温度になるように限定する。例えば、無機結合材の
組成比が各重量％で、ＳｉＯ₂が３〜５％，ＰｂＯが８
８〜９４％で残部がＢ₂Ｏ₃である場合（図６のＡ領域）
では、絶縁性無機物層１４の組成を各重量％で、ＳｉＯ
₂が５〜７％，ＰｂＯが７６〜８２％で残部がＢ₂Ｏ
₃（図６のＢ領域）とする。これにより、電極層焼き付
け時に無機結合材と絶縁性無機物層が反応する際、その
反応層の組成比は両者の中間の組成領域である図６のＣ
の領域付近になる。この領域付近は、この組成系（Ｓｉ
Ｏ₂−ＰｂＯ−Ｂ₂Ｏ₃）の共晶点に近く低温で溶融相に
なりやすいため、無機結合材と絶縁性無機物層の反応層
は溶融物を作りやすく、よって電極層１６の形成時の反
応溶融が推進される。

【００１０】また、この無機物層１４は後述する焼付け
電極層１６を形成するときの焼成温度より高い融点又は
軟化点を有することが必要である。例えば、Ａｇのペー
ストを焼付ける場合にはその焼成温度は６００〜８５０
℃であるため、この温度より高い融点又は軟化点を有す
るものが選ばれる。この理由はペーストの焼付け温度よ
り融点又は軟化点が大幅に低いと、ペースト焼付け時に
無機物層１４が電極表面に浮き上がったり、或いはセラ
ミック素体１０同士又は素体１０と焼成治具との貼り付
きが生じて歩留りが低下し易いからである。

【００１１】無機物層１４の厚さについては、５μｍよ
り厚いと、後述する電極層１６の形成時に溶融した無機
物層１４が電極層中に完全に吸収されず、電極層１６と
セラミック素体１０の界面に残留するため電極のセラミ
ック素体１０に対する導電性が十分に得られない。また
２μｍより薄いと、後述するめっき処理に際して、また
めっき処理後のセラミック素体１０の保護機能に劣る。
無機物層１４は、この要件以外は耐めっき性があれば特
に制限はなく、結晶質であっても非結晶質であってもよ
い。このセラミック素体１０への無機物層１４の被覆は
真空蒸着法、スッパタリング法、イオンプレーティング
法のような物理蒸着法（ＰＶＤ法）又は化学蒸着法（Ｃ
ＶＤ法）により行われる。この中でスパッタリング法が
量産に適しているため好ましい。

【００１２】(c) 焼付け電極層の形成図３（ｄ）に示すように、絶縁性無機物層１４を被覆し
たセラミック素体１０の両端部表面に金属粉末と無機結
合材を含む導電性ペースト３０を塗布する。この塗布は
導電性ペースト中にセラミック素体の両端部を浸漬させ
るディッピング法が好ましい。金属粉末を例示すれば、
Ａｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれらを混合
した粉末が挙げられる。無機結合材は前述したので繰り
返しての説明を省略する。図４に示すように、塗布され
た導電性ペースト３０中には無機結合材３２が均一に分
散しており、この無機結合材３２は導電性ペーストの焼
付け時にペースト３０に接触する無機物層１４と反応し
て、図５に示すようにこの無機物層１４を溶融させる性
質を有することが必要である。

【００１３】(d) めっき層の形成焼付け電極層の表面にめっき層が形成される。このめっ
き層は図３（ｆ）に示すようにＮｉめっき層１８を形成
した後、図３（ｇ）に示すようにＳｎめっき層１９を形
成して二重構造にすることが好ましい。Ｎｉめっき層１
８ははんだ耐熱性を向上して、はんだによる焼付け電極
層の電極食われを防止し、Ｓｎめっき層１９ははんだ付
着性を向上する。焼付け電極層１６、めっき層１８及び
１９により端子電極１２が形成される。

【００１４】

【実施例】次に本発明を実施例に基づいて説明する。以
下に述べる実施例は本発明の技術的範囲を限定するもの
ではない。＜実施例１＞次の方法により導電性チップ型セラミック
素子として、図１及び図２に示すチップ型サーミスタを
作製した。先ず市販の炭酸マンガン、炭酸ニッケル、炭
酸コバルトを出発原料とし、これらをＭｎＯ2：Ｎｉ
Ｏ：ＣｏＯに換算して金属原子比３：１：２の割合でそ
れぞれ秤量した。秤量物をボールミルで１６時間均一に
混合した後に脱水乾燥した。次いでこの混合物を９００
℃で２時間仮焼し、この仮焼物を再びボールミルで粉砕
して脱水乾燥した。粉砕物１００重量％に対してポリビ
ニルブチラール６重量％、エタノール３０重量％及びメ
タノール３０重量％の結合材を加え、均一に混合してス
ラリーを調製した。このスラリーをドクターブレード法
により成膜乾燥して厚さ０．８０ｍｍのグリーンシート
を成形した。このシートから２．３４ｍｍ×１．４８ｍ
ｍの大きさのチップ体を打抜き、大気圧下、１２００℃
で４時間焼成し、長さ１．９ｍｍ、幅１．２ｍｍ、厚さ
０．６５ｍｍの焼結体を得た。

【００１５】この焼結体を図３（ｂ）に示すサーミスタ
用のセラミック素体１０とし、スパッタリング装置を用
いてその表面全体に組成比が各重量％で、ＳｉＯ₂が５
〜７％，ＰｂＯが７６〜８２％、で残部がＢ₂Ｏ₃からな
る絶縁性無機物層１４を５μｍの厚さで形成した（図３
（ｃ））。次の方法によりセラミック素体１０の両端部
に端子電極１２を設けた。この端子電極１２は、焼付け
電極層１６とＮｉめっき層１８とＳｎめっき層１９によ
り構成される。先ず無機物層を形成したセラミック素体
の両端部表面に導電性ペーストをディッピング法により
塗布した（図３（ｄ））。導電性ペーストは、Ａｇ粉
末と、組成比が各重量％で、ＳｉＯ₂が３〜５％，Ｐｂ
Ｏが８８〜９４％で残部がＢ₂Ｏ₃のガラス微粒子により
構成された無機結合材と、有機ビヒクルとからなる。導
電性ペーストを塗布したセラミック素体を大気圧下、乾
燥した後、３０℃／分の速度で６５０℃まで昇温し、そ
こで１０分間保持し、３０℃／分の速度で室温まで降温
してＡｇからなる焼付け電極層１６を得た（図３
（ｅ））。次いで電解バレルめっき法で電極層１６の表
面に厚さ２〜３μｍのＮｉめっき層１８と形成し、続い
て厚さ１〜２μｍのＳｎめっき層１９を形成した。

【００１６】＜比較例１＞無機物層１４の厚さが１μｍ
であること以外は上記実施例１と同じ方法で、めっき層
付きチップ型サーミスタを作製した。＜比較例２＞絶縁性無機物層１４が５０重量％以上のＳ
ｉＯ₂と残部がＡｌ₂Ｏ₃，ＭｇＯ，ＺｒＯ₂又はＴｉＯ₂
の酸化物により構成され、導電性ペーストが市販の銀ペ
ースト（デュポン社製ＪＰＮ−１１７６）であって、
Ａｇ粉末と、ＳｉＯ₂，ＴｉＯ₂，Ｂ₂Ｏ₃，Ｎａ₂Ｏ及び
Ｋ₂Ｏからなるガラス微粒子と、有機ビヒクルとからな
ること以外は上記実施例１と同じ方法で、めっき層付き
チップ型サーミスタを作製した。

【００１７】＜比較試験と結果＞・素体のめっき後の外観不良発生率めっき処理後の実施例１のチップ型サーミスタと比較例
１のチップ型サーミスタの各１００個についてセラミッ
ク素体表面を光学顕微鏡で観察した。この観察によりサ
ーミスタの無機物層がセラミックス素体表面から部分的
に又は全面で剥がれ落ちているものを不良とし、全体に
おける不良率を調査した。この結果を表１に示す。・素子の抗折強度めっき処理後の実施例１のチップ型サーミスタと比較例
１のチップ型サーミスタの各１００個について抗折強度
試験器により抗折強度を測定した。この結果から抗折強
度の平均値を計算した。その結果を表１に示す。・素子の抵抗値の不良発生率めっき処理後の実施例１のチップ型サーミスタと比較例
２のチップ型サーミスタの各１００個について抵抗値を
測定した。測定値が目標とする抵抗値許容差（±５％）
から外れているものを不良とし、全体における不良率を
調査した。この結果を表１に示す。

【００１８】

【表１】

【００１９】表１から明らかなように、比較例１の半数
を越えるサーミスタにおいて無機物層がセラミックス素
体表面から部分的に又は全面で剥がれ落ちているのに対
して、実施例１のサーミスタでは無機物層がセラミック
ス素体表面から剥がれ落ちているものは発見できなかっ
た。また、抗折強度試験によれば、実施例１のチップ型
サーミスタの方が比較例１のチップ型サーミスタより抗
折強度が高いことがわかる。更に、素子の抵抗値では、
比較例２のチップ型サーミスタでは電極のセラミックス
素体に対する導電性が十分に得られていないが、実施例
１のチップ型サーミスタでは問題なく導電性が得られて
いることが判る。これは比較例２のチップ型サーミスタ
ではセラミックス素体と焼付け電極層の界面に無機質層
が残留するためと考えられる。

【００２０】

【発明の効果】以上述べたように、本発明によれば、少
ない工程で大量に導電性チップ型セラミックス素子を製
造することができるために量産に適し、かつ従来のもの
よりも無機物層の厚さが２〜５μｍと厚いため、メッキ
処理時にもセラミックス素体から無機物層が剥がれ難
く、メッキ処理時に無機物層の膜生成が容易である。ま
た、従来の導電性チップ型セラミックス素子に比べて強
度が高くなる。

【図面の簡単な説明】

【図１】本発明のチップ型セラミック素子の要部破断斜
視図。

【図２】その中央断面図。

【図３】本発明の第一の導電性チップ状セラミック素体
からチップ型セラミック素子を作るまでの工程における
素体の斜視図。

【図４】そのセラミック素体に導電性ペーストを塗布し
た状態の要部拡大断面図。

【図５】その導電性ペーストを焼付けた状態の要部拡大
断面図。

【図６】その絶縁性無機物層及び無機結合材の組成図。

【符号の説明】

１０導電性チップ状セラミック素体１２端子電極１４絶縁性無機物層１６焼付け電極層１８Ｎｉめっき層１９Ｓｎめっき層

Claims

【特許請求の範囲】

【請求項１】導電性チップ状セラミック素体(10)と、
このセラミック素体(10)の両端部表面に設けられた二つ
の端子電極(12)と、前記二つの端子電極がそれぞれ電気
的に接触する部分を除いて前記セラミック素体(10)の表
面を被覆する絶縁性無機物層(14)とを備え、前記端子電極(12)は前記セラミック素体(10)の表面に形
成された焼付け電極層(16)と、この焼付け電極層(16)の
表面に形成されためっき層(18,19)とを有し、前記無機物層(14)は前記焼付け電極層(16)を形成すると
きの焼成温度より高い融点又は軟化点を有する導電性チ
ップ型セラミック素子において、前記焼付け電極層(16)は金属粉末と無機結合材を含む導
電性ペーストを焼付けて形成され、前記無機物層(14)は厚さが２〜５μｍであって、かつ前
記無機物層(14)の組成と前記導電性ペーストにおける無
機結合材の組成を、両者を反応させたときの融点又は軟
化点を前記焼付け電極層(16)の焼付け温度より低い温度
になるように限定し、前記導電性ペーストの下地部分の
前記無機物層(14)が前記焼付け電極層(16)の形成時に前
記無機結合材に反応溶融して前記電極層(16)に吸収され
消滅したことを特徴とする導電性チップ型セラミック素
子。
【請求項２】絶縁性無機物層(14)が各重量％で、Ｓｉ
Ｏ₂が５〜７％，ＰｂＯが７６〜８２％で残部がＢ₂Ｏ₃
により構成され、無機結合材が各重量％で、ＳｉＯ₂が
３〜５％，ＰｂＯが８８〜９４％で残部がＢ₂Ｏ₃のガラ
ス微粒子により構成された請求項１記載の導電性チップ
型セラミックス素子。