JPH03129810A - 積層型セラミックチップコンデンサおよびその製造方法 - Google Patents

積層型セラミックチップコンデンサおよびその製造方法

Info

Publication number
JPH03129810A
JPH03129810A JP26882289A JP26882289A JPH03129810A JP H03129810 A JPH03129810 A JP H03129810A JP 26882289 A JP26882289 A JP 26882289A JP 26882289 A JP26882289 A JP 26882289A JP H03129810 A JPH03129810 A JP H03129810A
Authority
JP
Japan
Prior art keywords
zinc oxide
chip capacitor
content
oxide
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26882289A
Other languages
English (en)
Inventor
Katsuhiko Igarashi
克彦 五十嵐
Takeshi Nomura
武史 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP26882289A priority Critical patent/JPH03129810A/ja
Publication of JPH03129810A publication Critical patent/JPH03129810A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、積層型セラミックチップコンデンサおよびそ
の製造方法に関する。
〈従来の技術〉 積層型セラミックチップコンデンサ(以下、チップコン
デンサと略称する。)は、体積が小さいこと、堅牢性お
よび信頼性が高いことなどから、各種電子機器に多用さ
れている。
チップコンデンサは、誘電体層と内部電極層とを厚膜技
術によって積層一体止して形成されたチップ体を有し、
チップ体表面には、内部電極層と導通する外部電極が設
けられる。
チップコンデンサの誘電体層は、各種セラミック等の誘
電体で構成され、また、内部電極層は、誘電体材料であ
るB a T i Os糸材料、Ca T i Os糸
材料、Ba (Ca)ZrOs系材料の焼結温度が通常
1000℃以上の高温であることから、通常、Pdまた
はPd合金で構成される。 そして、外部電極は、空気
中で酸化せずかつ電気伝導度が良好であることから、通
常、AgまたはAg合金で構成される。
このようなチップコンデンサは、通常、誘電体層用ペー
ストと内部電極層用ペーストとを積層印刷した後、焼成
し、得られた焼結体に外部電極用ペーストを印刷あるい
は転写した後、焼成することにより製造されるか、ある
いは、すべてのペーストが同時焼成される。
外部電極用ペーストには、チップ体との接着性を向上さ
せるために無機材料が添加されるが、従来、この無機材
料としては、ホウケイ酸鉛ガラスを主成分とするガラス
フリットが用いられていた。
〈発明が解決しようとする課題〉 しかし、内部電極層がPdまたはPd合金であり、かつ
外部電極がAgまたはAg合金である場合、ガラスフリ
ットがPdとAgとの溶解析出反応を促進し、このとき
Agの拡散速度がPdの拡散速度よりも速いために、内
部電極層がチップ体外部へ突出してしまう。
このため、外部電極は内部電極層によりチップ体から離
れる方向の力を受けることになり、外部電極とチップ体
との接着強度が低下したり、あるいは外部電極にクラッ
クが生じたりし、耐久性の低下、不良品の発生が問題と
なる。
また、ガラスフリットが誘電体層を構成するセラミック
と過剰に反応することにより誘電体層の体積膨張が生じ
、誘電体層にクラックが発生したり、あるいは誘電体層
内に応力が生じて電気的特性が劣化したりするという問
題も生じる。 さらに、誘電体層内に残存する応力が半
田付は時の熱衝撃により開放されるため、誘電体層にク
ラックが発生し易い。
本発明は、外部電極の接着強度が高(、良好な電気的特
性を有し、耐熱衝撃性の高い積層型セラミックチップコ
ンデンサと、その製造方法とを提供することを目的とす
る。
く課題を解決するための手段〉 このような目的は下記(1)〜(10)の本発明によっ
て達成される。
(1)セラミック誘電体層と内部電極層とが交互に積層
されて構成されるチップ体を有し、このチップ体の表面
に前記内部電極層と導通する外部電極を有する積層型セ
ラミックチップコンデンサにおいて、 前記内部電極が、Pdを主体とする導電材を含有し、 前記外部電極が、Agを主体とする導電材と、酸化亜鉛
および/または酸化カドミウムとを含むガラス相を含有
することを特徴とする積層型セラミックチップコンデン
サ。
(2)前記ガラス相の含有量が、前記Agを主体とする
導電材の金属分100重量部に対し5〜20重量部であ
る上記(1)に記載の積層型セラミックチップコンデン
サ。
(3)前記ガラス相中において、ZnOに換算したとき
の酸化亜鉛の含有量とCdOに換算したときの酸化カド
ミウムの含有量との合計が、50wt%以上である上記
(1)または(2)に記載の積層型セラミツ′クチツブ
コンデンサ。
(4)前記外部電極中において、ZnOに換算したとき
の酸化亜鉛の含有量とCdOに換算したときの酸化カド
ミウムの含有量との合計が、前記Agを主体とする導電
材の金属分100重量部に対し2.5〜18重量部であ
る上記(1)ないしく3)のいずれかに記載の積層型セ
ラミックチップコンデンサ。
(5)前記セラミック誘電体層がチタン酸系複合酸化物
を含有し、 前記外部電極と前記セラミック誘電体層と
の界面に、酸化亜鉛および/または酸化カドミウムとチ
タン酸系複合酸化物との反応生成物を含有する反応層を
有する上記(1)ないしく4)のいずれかに記載の積層
型セラミックチップコンデンサ。
(6)上記(1)ないしく5)のいずれかに記載の積層
型セラミックチップコンデンサの製造方法であって、 Pdを主体とする導電材原料を含有する内部電極層用ペ
ーストを焼成して内部電極層を形成する工程と、 Agを主体とする導電材原料と、酸化亜鉛もしくは焼成
により酸化亜鉛となる物質および/または酸化カドミウ
ムもしくは焼成により酸化カドミウムとなる物質と、ガ
ラスとを含有する外部電極用ペーストを焼成して外部電
極を形成する工程とを有することを特徴とする積層型セ
ラミックチップコンデンサの製造方法。
(7)前記酸化亜鉛もしくは焼成により酸化亜鉛となる
物質および/または前記酸化カドミウムもしくは焼成に
より酸化カドミウムとなる物質の50wt%以上が、ガ
ラスフリット中に含有される上記(6)に記載の積層型
セラミックチップコンデンサの製造方法。
(8)前記外部電極用ペーストにおいて、前記ガラスフ
リットの含有量が前記Agを主体とする導電材原料の金
属分100重量部に対し5〜20重量部である上記(7
)に記載の積層型セラミックチップコンデンサの製造方
法。
(9)前記外部電極用ペーストにおいて、ZnOに換算
したときの前記酸化亜鉛もしくは焼成により酸化亜鉛と
なる物質の含有量と、CdOに換算したときの前記酸化
カドミウムもしくは焼成により酸化カドミウムとなる物
質の含有量との合計が、前記Agを主体とする導電材原
料の金属分100重量部に対し2.5〜18重量部であ
る上記(6)ないしく8)のいずれかに記載の積層型セ
ラミックチップコンデンサの製造方法。
(10)焼成によりチップ体を形成後、前記外部電極用
ペーストを焼成する上記(6)ないしく9)のいずれか
に記載の積層型セラミックチップコンデンサの製造方法
く作用〉 本発明では、従来、外部電極の接着性向上のために添加
されているガラスフリットの一部に替え、あるいはガラ
スフリット中に、酸化亜鉛もしくは焼成後に酸化亜鉛と
なる物質および/または酸化カドミウムもしくは焼成後
に酸化カドミウムとなる物質を含有するペーストを焼成
して外部電極を形成する。
このため、ガラスフリットの存在により加速される外部
電極中のAgと内部電極層中のPdとの反応が抑制され
、内部電極層のチップ体外部への突出が減少する。 従
って、得られるチップコンデンサは、外部電極とチップ
体との接着強度が良好であり、また、外部電極にクラッ
クが発生することが殆どない。
そして、誘電体層とガラスとが反応することによる誘電
体層の体積膨張が減少するので、誘電体層にクラックが
発生することが殆どなく、また、応力による誘電体層の
電気特性の劣化が防止される。
また、本発明において、誘電体層がチタン酸系複合酸化
物を含有する場合、外部電極と誘電体層との界面に、酸
化亜鉛および/または酸化カドミウムとチタン酸系複合
酸化物との反応生成物を含有する反応層が形成される。
この反応層は、外部電極中のAgと内部電極層中のPd
との反応による内部電極の体積膨張を吸収するので、半
田付は時に熱衝撃が加わっても誘電体層にクラックが発
生することがない。
く具体的構成〉 以下、本発明の具体的構成について詳細に説明する。
第1図に、本発明のチップコンデンサの断面図を示す。
第1図において、チップコンデンサ1は、セラミック誘
電体層2と内部電極層3とが交互に積層一体止されて構
成されるチップ体10を有し、このチップ体10の表面
に内部電極層3と導通する外部電極40を有する。
チップ体10の形状に特に制限はないが、通常、直方体
状とされる。 また、その寸法にも特に制限はなく、用
途に応じて適当な寸法とすればよいが、通常、(1,0
〜5.60111)X(0,5〜5.0am)X (0
,6〜1.9mm)程度である。
そして、内部電極層3は、その端面がチップ体10の対
向する2表面に交互に露出するように積層され、外部電
極40は、チップ体10の前記対向する2表面に形成さ
れ、所定のコンデンサ回路を構成する。
本−発明では、外部電極40が、Agを主体とする導電
材と、酸化亜鉛および/または酸化カドミウムを含むガ
ラス相を含有する。
Agを主体とする導電材としては、AgまたはAg合金
が好ましく、特にAgが好ましい、  Ag合金を用い
る場合%Ag−Pd合金、Ag−Cu合金が好ましく、
これらのうちではAg−Pd合金が好ましい。 Ag−
Pd合金等のAg合金中のAgの含有量は、0.5〜2
5wt%であることが好ましい。
本発明では、外部電極に含有される導電材中の金属分1
00重量部に対して、酸化亜鉛と酸化カドミウムとの合
計含有量が2.5〜18重量部、特に4〜12重量部で
あることが好ましい。 なお、この場合の含有量とは、
酸化亜鉛および酸化カドミウムをそれぞれZnOおよび
CdOに換算したときの値である。 これらの含有量が
上記範囲未満となると、本発明の効果が不十分となり、
上記範囲を超えると外部電極の焼結が不十分となるため
に、外部電極と素地との接着強度が低下してしまう。
なお、本発明では、酸化亜鉛および酸化カドミウムは、
ガラス相中に含有される。
ガラス相を構成するガラスとしては、ZnOおよび/ま
たはCdOを含有し、他にPPbolBoo  SiO
□等を含有するものが好ま、しい。 ZnOおよび/ま
たはCdOの含有量は、50〜90wt%程度であるこ
とが好ましい。
外部電極中におけるこのよう、なガラス相の含有量は、
外部電極中の導電材の金属分に対し5〜20wt%であ
ることが好ましい。 ガラス相は、外部電極用ペースト
に含まれるガラスフリットが焼成されて形成されるもの
であり、ガラス相の含有量がこの範囲未満となるように
ガラスフリットをペーストに添加した場合、外部電極の
焼結が不十分となり、外部電極とチップ体素地との接着
強度が低下してしまう。
また、ガラス相の含有量がこの範囲を超えるようにガラ
スフリットをペーストに添加した場合、外部電極用ペー
スト中のAgと内部電極層用ペースト中のPdとが過剰
に反応し、本発明の効果が不十分となる。
ガラス相中の酸化亜鉛および酸化カドミウムの合計含有
量は、それぞれZnOおよびCd0に換算したとき、5
0wt%以上であることが好ましい。 ガラス相がこの
ような範囲にて酸化亜鉛および酸化カドミウムを含有す
ることにより、酸化亜鉛および酸化カドミウムの外部電
極中における含有量を最適範囲とすることができる。
なお、外部電極中の各化合物の含有量は、EPMA、蛍
光X線分析等により測定することができる。
なお、酸化亜鉛と酸化カドミウムはいずれか一方だけが
含有される場合でも本発明の効果は実現する。
本発明において、セラミック誘電体層2がチタン酸系複
合酸化物を含有する誘電体から構成される場合、外部電
極40とセラミック誘電体層2との界面には、酸化亜鉛
および/または酸化カドミウムとチタン酸系複合酸化物
との反応生成物を含有する反応層41が存在する。
このような反応生成物としては、 Znz Tis Os 、BaZn* Sls Ot等
のZnあるいはCdを含む複合酸化物などである。
反応層41の厚さは、外部電極用ペースト中のガラスフ
リット含有量、焼付温度、焼付時間等によっても異なる
が、通常、1〜5pIA程度である。
本発明において、外部電極40は、第2図に示される部
分断面図のように、被覆層43.44により被覆されて
いることが好ましい。
被覆層43はNZ、被覆層44はSnまたは半田で形成
され、半田付の際の半田濡れ性、半田耐熱性を向上させ
る作用を有する。
外部電極40の厚さは、通常10〜50−であり、被覆
層を含めた合計厚さは通常15〜100Jffl程度と
される。 また、その巾は必要に応じ選定されるが、通
常0.2mm以上、特に0.2〜0.4腸園とされる。
本発明において内部電極層3は、Pdを主体とする導電
材を含有する。
Pdを主体とする導電材としては、PdまたはPd合金
が好ましく、特にPdが好ましい、  Pd合金を用い
る場合、Pd−Ag合金、Pd−Pt合金、Pd−Au
合金、Pd−Au−Pt合金、が好ましく、これらのう
ちではPd−Ag合金が好ましい、  Pd−Ag合金
等のPd合金中のPdの含有量は、30〜100wt%
であることが好ましい。
内部電極層3の厚さに特に制限はないが、通常、2〜3
Jffl程度である。
セラミック誘電体層2を構成する材質に特に制限はなく
、種々の誘電体材料、例えば、酸化チタン系およびチタ
ン酸系複合酸化物あるいはこれらの混合物や、さらにジ
ルコン酸系複合酸化物が添加されたものが好ましい。
チタン酸系複合酸化物としては。
BaTiOs  5rTiOs、CaTi05M g 
T i Osやこれらの混合物等が挙げられ、ジルコン
酸系複合酸化物としては、 BaZr0* 、5rZrOs 、CaZrOs、Mg
Zr0mやこれらの混合物等が挙げられる。
セラミック誘電体層2には、焼成温度、線膨張率の調整
等のために、ホウケイ酸ガラス等のガラスが含有されて
いてもよい。
セラミック誘電体層2の積層数は目的に応じて定めれば
よいが、通常1〜100程度である。 また、−層あた
りの厚さは、通常5〜50−程度である。
本発明のチップコンデンサ1は、通常の印刷法やシート
法により形成されることが好ましい。
すなわち、セラミック誘電体層用ペーストおよび内部電
極層用ペーストを印刷法によりPET等の基板上に一層
ごとに積層してグリーンチップを形成する。 次に、所
定形状に切断した後、基板から剥離する。 それから、
外部電極用ペーストをグリーンチップに印刷ないし転写
する。
なお、セラミック誘電体層用ペーストを用いてグリーン
シートを形成し、この上に内部電極層用ペーストを印刷
した後、これらを積層してグリーンチップを形成しても
よい。
次いで、焼成する。
外部電極用ペーストは、Agを主体とする導電材原料と
、酸化亜鉛もしくは焼成により酸化亜鉛になる物質およ
び/または酸化カドミウムもしくは焼成により酸化カド
ミウムになる物質とガラスと、バインダおよび溶剤とを
含有する。
Agを主体とする導電材原料とは、AgもしくはAg合
金または焼成後にAgもしくはAg合金となるものであ
る。
Ag合金としては、上記した合金が好ましく、また、焼
成後にAgまたはAg合金となるものとしては、酸化物
、有機金属化合物、レジネート等が挙げられる。
このような導電材原料の平均粒径は、0.1〜2JJJ
1程度とすることが好ましい。
酸化亜鉛もしくは焼成により酸化亜鉛になる物質(以下
、酸化亜鉛原料と略称する。)としては、ZnOlZn
%Zn (C* 04)Z n COa等であり、酸化
カドミウムもしくは焼成により酸化カドミウムになる物
質(以下、酸化カドミウム原料と略称する。)としては
、Cd01Cd、Cd (ci 04)、cacom等
である。
酸化亜鉛原料および酸化カドミウム原料のペースト中に
おける含有量は、それぞれZnOおよびCdO換算で上
記した外部電極中における含有量と同様になるようにす
ればよい。
これら原料の平均粒径に特に制限はないが。
酸化亜鉛原料は0.01〜0.5−程度、酸化カドミウ
ム原料は0.05〜1−程度であることが好ましい。
本発明では、外部電極用ペースト中にガラスフリットが
含有される。 ガラスフリットは、外部電極と誘電体素
地との接着強度を高めるために含有される。
本発明では、酸化亜鉛原料および/または酸化カドミウ
ム原料を含有するガラスフリットを用いてもよく、また
、このようなガラスフリットと酸化亜鉛原料および/ま
たは酸化カドミウム原料とを併用してもよい。 さらに
は、これらの原料を含有するペーストに、これらの原料
を含有しないガラスフリットを添加してもよい。
これらのいずれの場合でも、酸化亜鉛と酸化カドミウム
とは、外部電極のガラス相中に含有されることになる。
ガラスフリットの形状に特に制限はなく、粒状、扁平状
等のいずれであってもよい。 また、ガラスフリットの
平均粒径は0.1〜30−程度とすればよい。
外部電極用ペースト中のガラスフリットの含有量および
ガラスフリットの組成は、外部電極中におけるガラス相
の含有量およびガラス相の組成にそれぞれ対応して決定
すればよい。
用いるバインダおよび溶剤に特に制限はな(、例えばバ
インダとしてはエチルセルロース、アクリル樹脂、ブチ
ラール樹脂等、溶剤としてはテルピネオール、ブチルカ
ルピトール、ケロシン等の通常用いられるものであって
よい、 ペースト中のバインダおよび溶剤の含有量にも
特に制限はなく、通常の含有量、例えばバインダは1〜
5wt%程度、溶剤は10〜50wt%程度とすればよ
い。
さらに、ペースト中には、必要に応じて各種分散剤、可
塑剤、誘電体、絶縁体等が含有されていてもよい、 こ
れらの総含有量は、10wt%以下であることが好まし
い。
セラミック誘電体層用ペーストは、上記したようなセラ
ミック誘電体層の組成に応じて各種誘電体材料あるいは
焼成により誘電体となる原料粉末を選択し、バインダお
よび溶剤と混練して調製すればよい。
原料粉末としては、通常、酸化チタン系およびチタン酸
系複合酸化物等を構成する酸化物を用いればよく、対応
する酸化物誘電体の組成に応じ、Ti%Ba、Sr%C
a、Zr等の酸化物を用いればよい。
またこれらは焼成により酸化物になる化合物、例えば炭
酸塩、硫酸塩、硝酸塩、シュウ酸塩、有機金属化合物、
等を用いてもよい。
これらの原料粉末は、通常、平均粒子径0.1〜51m
程度のものが用いられる。
また、焼結助剤ないし鉱化剤としてS i Osを0.
2wt%程度以下含有するものが好ましい。
また、必要に応じ、ガラス、分散剤等の各種添加物が含
有されていてもよい。
バインダおよび溶剤は、上記した外部電極用ペーストに
用いるものと同様でよく、これらの含有量も上記と同様
でよい。
内部電極層用ペーストは、Pdを主体とする導電材原料
、すなわち、PdもしくはPd合金ま−たけ焼成後にP
dもしくはPd合金となる導電材原料を、バインダおよ
び溶剤と混練して作製される。
Pd合金としては、上記した合金が好ましく、また、焼
成後にPdまたはPd合金となるものとしては、酸化物
、塩化物、有機金属化合物、レジネート等が挙げられる
バインダおよび溶剤とその含有量とは、上記した外部電
極用ペーストと同様なものでよい。
なお、ペースト中には、必要に応じて各種分散剤、可塑
剤、誘電体、絶縁体等が含有されていてもよい、 これ
らの総含有量は、30wt%以下であることが好ましい
焼成温度は、650〜950℃、特に750〜850℃
とすることが好ましい、 また、焼成時間は、0.5〜
5時間、特に0.5〜2時間とすることが好ましい。 
焼成は、通常、空気中で行なう。
誘電体層用ペーストがチタン酸系複合酸化物を含有する
場合、誘電体層と外部電極との間には、焼成により上記
したような反応層が形成される。
このようにして得られたチップコンデンサは、リフロー
法、デイツプ法等により半田付され、表面実装用基板に
実装され、各種電子機器に用いられる。
〈実施例〉 以下、本発明の具体的実施例を挙げ、本発明をさらに詳
細に説明する。
〔実施例1〕 (外部電極用ペースト) 酸化亜鉛原料を含有するガラスフリットを用いて、外部
電極用ペーストを調製した。
出発原料 導電材原料 平均粒径0.8−のAglOO重量部 ガラスフリット 下記表1に示す組成の平均粒径8−の酸化亜鉛系ガラス テルピネオール 10重量部 ラッカー    30重量部 導電材原料中の金属分に対するガラスフリット、酸化亜
鉛および酸化カドミウムの重量比を、表1に示す、 な
お、酸化亜鉛および酸化カドミウムの重量比は、それぞ
れZnOおよびCdOに換算したときの値である。
上記出発原料を3本ロールにて混練し、ペーストとした
(内部電極層用ペースト) 出発原料 導電材原料   :平均粒径0.6−のPd55wt% 金レジネート  :0.5wt% 白金レジネート :1.0wt% テルピネオール :22.9wt% ラッカー    :20.6wt% これらを3本ロールにて混練し、ペーストとした。
(誘電体層用ペースト) 出発原料 Bacon   : 67.9wt% Ti0g    :2B、3wt% ZrO*    :  0.9wt% Ce0z    :  2.6wt% MnCO5:  0.2wt% Stow    :  O,1wt% これらをボールミルにて16時間混合した後、空気中に
て1100℃で3時間仮焼を行なった。
仮焼後、ボールミルで16時間粉砕して誘電体粉末を得
た。
次に、誘電体粉末100重量部に対して、テルピネオー
ル :28重量部 トルエン    :14重量部 分散剤     :0.2重量部 ラッカー    :36.5重量部 を加え、3本ロールにて混練して、ペーストとした。
上記の誘電体層用ペーストと内部電極層用ペーストとを
印刷法により基板上に積層し、切断し、基板から剥離し
てグリーンチップを得た。 誘電体層用ペーストの積層
数は、29層とした。 グリーンチップを空気中で13
80℃にて2時間焼成し、チップ体を作製した。
次いで、外部電極用ペーストなバロマ製ターミネート機
によりチップ体表面に塗布し、空気中で800℃にて0
.2時間焼成を行なって、外部電極の組成が異なる種々
のチップコンデンササンプルを得た。
サンプル各部の寸法は、下記のとおりであった。
外寸: 3.2mmX 1 、6m5ox 1 、 O
m、m誘電体層厚さ:21.6p 内部電極層厚さ:2.6pm 外部電極厚さ:30− 外部電極幅:0.25a+m 得られた各サンプルを350℃の半田槽に5秒間浸漬し
、耐熱衝撃性を調べた。 耐熱衝撃性の評価は、実体顕
微鏡にてクラックの有無を観察し、サンプル100個あ
たりの不良品(クラック発生品)の数により行なった。
結果を表1に示す。
なお、各サンプルの誘電体層と外部電極との界面なEP
MAにて解析したところ、酸化亜鉛を含有するガラスフ
リットを用いたサンプルでは、厚さ2.5〜3.5μの
反応層が形成されていることが確認された。 また、こ
れらの反応層をEPMAにより組成分析したところ、Z
nOが含有されていることが確認された。
また、X線回折により相分析を行なったところ、Zn*
 Tis Os 、BaZn* Sin Otが含有さ
れていることが確認された。
【実施例2] 外部電極用ペーストに含有させるガラスフリットとして
、下記表2に示す組成のものを用い、実施例1と同様に
してチップコンデ・ンササンプルを作製した。 ただし
、焼成は、空気中でSOO℃、0.2時間行なった。
ガラスフリットの使用量が異なる各サンプルについて、
実施例1と同様な耐熱衝撃性試験を行なった。
また、外部電極の引っ張り強度を測定し、3 kgf以
下のものを不良品とした。
これらの結果を表2に示す。
なお、表2に示す各サンプルでは、誘電体層と外部電極
との間に実施例1のサンプルと同様な反応層が確認され
た。
〔実施例3] 酸化亜鉛原料および酸化カドミウム原料のいずれも含有
しないガラスフリット(組成:Pb079.6wt%%
 Bx On 9.65wt%、S i Os 10.
 1wt%、Aρ、O,0,65wt%、平均粒径4μ
)と、ZnO(平均粒径0.1μ)と、CdO(平均粒
径0.3戸)とを用い、これらの含有量を変えて種々の
外部電極用ペーストを調製した。 導電材原料等の他の
添加物は、実施例1と同様とした。
これらの外部電極用ペーストを用い、その他は実施例1
と同様な条件にてチップコンデンササンプルを作製した
得られた各サンプルについて、実施例2と同様にして耐
熱衝撃性試験および外部電極引っ張り強度の測定を行な
った。
結果を表3に示す。
表3に示されるように、ZnOおよび/またはCdOを
含有する本発明のサンプルでは、耐熱衝撃性が高く、し
かも外部電極の引っ張り強度が高い。
一方、ZnOおよびCdOのいずれも含まないサンプル
でも、サンプルNo、 314のように耐熱衝撃性の高
いものもあるが、サンプルNo、 314では引っ張り
強度が不足している。
なお、ZnOおよび/またはCdOを含有する外部電極
を有するサンプルでは、実施例1および2と同様な反応
層が確認された。
以上の実施例の結果から、本発明の効果が明らかである
【図面の簡単な説明】
第1図は、本発明のチップコンデンサの断面図である。 第2図は、本発明のチップコンデンサの部分断面図であ
る。 符号の説明 l・・・チップコンデンサ 2・・・誘電体層 3・・・内部電極層 40・・・外部電極 41・・・反応層 43.44・・・被覆層 〈発明の効果〉 本発明によれば、外部電極の接着性が高いチップコンデ
ンサが得られ、また、外部電極および誘電体層のクラッ
クが防止される。 さらに、電気特性が良好で、耐熱衝
撃性にも優れたチップコンデンサが得られる。 出 願 人 ティーデイ−ケイ株式会社代  理  人
  弁理士   石  井  隔間     弁理士 
  増  1) 達  哉F 工 G。 F 工 G。 0 41 40 43 44

Claims (10)

    【特許請求の範囲】
  1. (1)セラミック誘電体層と内部電極層とが交互に積層
    されて構成されるチップ体を有し、このチップ体の表面
    に前記内部電極層と導通する外部電極を有する積層型セ
    ラミックチップコンデンサにおいて、 前記内部電極が、Pdを主体とする導電材を含有し、 前記外部電極が、Agを主体とする導電材 と、酸化亜鉛および/または酸化カドミウムとを含むガ
    ラス相を含有することを特徴とする積層型セラミックチ
    ップコンデンサ。
  2. (2)前記ガラス相の含有量が、前記Agを主体とする
    導電材の金属分100重量部に対し5〜20重量部であ
    る請求項1に記載の積層型セラミックチップコンデンサ
  3. (3)前記ガラス相中において、ZnOに換算したとき
    の酸化亜鉛の含有量とCdOに換算したときの酸化カド
    ミウムの含有量との合計が、50wt%以上である請求
    項1または2に記載の積層型セラミックチップコンデン
    サ。
  4. (4)前記外部電極中において、ZnOに換算したとき
    の酸化亜鉛の含有量とCdOに換算したときの酸化カド
    ミウムの含有量との合計が、前記Agを主体とする導電
    材の金属分100重量部に対し2.5〜18重量部であ
    る請求項1ないし3のいずれかに記載の積層型セラミッ
    クチップコンデンサ。
  5. (5)前記セラミック誘電体層がチタン酸系複合酸化物
    を含有し、 前記外部電極と前記セラミック誘電体層との界面に、酸
    化亜鉛および/または酸化カドミウムとチタン酸系複合
    酸化物との反応生成物を含有する反応層を有する請求項
    1ないし4のいずれかに記載の積層型セラミックチップ
    コンデンサ。
  6. (6)請求項1ないし5のいずれかに記載の積層型セラ
    ミックチップコンデンサの製造方法であって、 Pdを主体とする導電材原料を含有する内部電極層用ペ
    ーストを焼成して内部電極層を形成する工程と、 Agを主体とする導電材原料と、酸化亜鉛もしくは焼成
    により酸化亜鉛となる物質および/または酸化カドミウ
    ムもしくは焼成により酸化カドミウムとなる物質と、ガ
    ラスとを含有する外部電極用ぺーストを焼成して外部電
    極を形成する工程とを有することを特徴とする積層型セ
    ラミックチップコンデンサの製造方法。
  7. (7)前記酸化亜鉛もしくは焼成により酸化亜鉛となる
    物質および/または前記酸化カドミウムもしくは焼成に
    より酸化カドミウムとなる物質の50wt%以上が、ガ
    ラスフリット中に含有される請求項6に記載の積層型セ
    ラミックチップコンデンサの製造方法。
  8. (8)前記外部電極用ペーストにおいて、前記ガラスフ
    リットの含有量が前記Agを主体とする導電材原料の金
    属分100重量部に対し5〜20重量部である請求項7
    に記載の積層型セラミックチップコンデンサの製造方法
  9. (9)前記外部電極用ペーストにおいて、 ZnOに換算したときの前記酸化亜鉛もしくは焼成によ
    り酸化亜鉛となる物質の含有量と、CdOに換算したと
    きの前記酸化カドミウムもしくは焼成により酸化カドミ
    ウムとなる物質の含有量との合計が、前記Agを主体と
    する導電材原料の金属分100重量部に対し2.5〜1
    8重量部である請求項6ないし8のいずれかに記載の積
    層型セラミックチップコンデンサの製造方法。
  10. (10)焼成によりチップ体を形成後、前記外部電極用
    ぺーストを焼成する請求項6ないし9のいずれかに記載
    の積層型セラミックチップコンデンサの製造方法。
JP26882289A 1989-10-16 1989-10-16 積層型セラミックチップコンデンサおよびその製造方法 Pending JPH03129810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26882289A JPH03129810A (ja) 1989-10-16 1989-10-16 積層型セラミックチップコンデンサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26882289A JPH03129810A (ja) 1989-10-16 1989-10-16 積層型セラミックチップコンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH03129810A true JPH03129810A (ja) 1991-06-03

Family

ID=17463736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26882289A Pending JPH03129810A (ja) 1989-10-16 1989-10-16 積層型セラミックチップコンデンサおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH03129810A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539680A (ja) * 2007-09-10 2010-12-16 エプコス アクチエンゲゼルシャフト 多層素子の製造方法
JP2012009548A (ja) * 2010-06-23 2012-01-12 Tdk Corp 電子部品
US8253997B2 (en) 2008-05-21 2012-08-28 Fuji Xerox Co., Ltd. Correction information creation device, image formation device, correction information creation program storage medium and correction information creation method
US8441677B2 (en) 2009-08-06 2013-05-14 Fuji Xerox Co., Ltd. Velocity calculation device, image forming apparatus, and computer readable storage medium
US20140218841A1 (en) * 2013-02-01 2014-08-07 Apple Inc. Low acoustic noise capacitors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539680A (ja) * 2007-09-10 2010-12-16 エプコス アクチエンゲゼルシャフト 多層素子の製造方法
US8253997B2 (en) 2008-05-21 2012-08-28 Fuji Xerox Co., Ltd. Correction information creation device, image formation device, correction information creation program storage medium and correction information creation method
US8441677B2 (en) 2009-08-06 2013-05-14 Fuji Xerox Co., Ltd. Velocity calculation device, image forming apparatus, and computer readable storage medium
JP2012009548A (ja) * 2010-06-23 2012-01-12 Tdk Corp 電子部品
US20140218841A1 (en) * 2013-02-01 2014-08-07 Apple Inc. Low acoustic noise capacitors
US9287049B2 (en) * 2013-02-01 2016-03-15 Apple Inc. Low acoustic noise capacitors

Similar Documents

Publication Publication Date Title
CN109920644B (zh) 陶瓷电子器件及陶瓷电子器件的制造方法
EP1156498B1 (en) Multi-layer ceramic electronic device and method for producing same
US5036424A (en) Multilayer ceramic capacitive element
EP0817216A2 (en) Dielectric ceramic composition and monolothic ceramic capacitor using same
JP7193918B2 (ja) 積層セラミックコンデンサおよびその製造方法
WO2004103930A1 (en) X7r dielectric composition
US20030064873A1 (en) Conductive paste for terminal electrodes of monolithic ceramic electronic component, method for making monolithic ceramic electronic component, and monolithic ceramic electronic component
JP4682426B2 (ja) 電子部品およびその製造方法
JP2021082686A (ja) セラミック電子部品およびその製造方法
JP2666388B2 (ja) 積層セラミックコンデンサ
JP3851295B2 (ja) 低温焼成誘電体組成物、積層セラミックキャパシター及びセラミック電子部品
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2022136766A (ja) セラミック電子部品
JP7151520B2 (ja) 積層電子部品
JPH03129810A (ja) 積層型セラミックチップコンデンサおよびその製造方法
JPH0832242A (ja) コンデンサ内蔵多層配線基板
CN115036132A (zh) 陶瓷电子部件
JPH0817139B2 (ja) 積層磁器コンデンサ
JPH04293214A (ja) チップ型電子部品用導電性ペースト
JP2020167379A (ja) 積層セラミックコンデンサおよびその製造方法
JP2996016B2 (ja) チップ型電子部品の外部電極
JP2727651B2 (ja) セラミックス基板
JPH0650703B2 (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JPH0432213A (ja) セラミックコンデンサ
JP2001135501A (ja) チップ型サーミスタ