KR100204345B1 - 더어미스터 - Google Patents

더어미스터 Download PDF

Info

Publication number
KR100204345B1
KR100204345B1 KR1019930026844A KR930026844A KR100204345B1 KR 100204345 B1 KR100204345 B1 KR 100204345B1 KR 1019930026844 A KR1019930026844 A KR 1019930026844A KR 930026844 A KR930026844 A KR 930026844A KR 100204345 B1 KR100204345 B1 KR 100204345B1
Authority
KR
South Korea
Prior art keywords
glass
layer
thermistor
demister
glass layer
Prior art date
Application number
KR1019930026844A
Other languages
English (en)
Other versions
KR940019178A (ko
Inventor
마사키요 쭈노다
나카지마히로아키
코시무라마사미
Original Assignee
후지무라 마사야
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지무라 마사야, 미쓰비시 마테리알 가부시키가이샤 filed Critical 후지무라 마사야
Publication of KR940019178A publication Critical patent/KR940019178A/ko
Application granted granted Critical
Publication of KR100204345B1 publication Critical patent/KR100204345B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406Terminals or electrodes formed on resistive elements having positive temperature coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

유리층이나 베이킹전극층의 형태 유지성이 양호하고 유리층의 표면이 평활하여서 외관이 좋다. 납땜 내열성 및 납땜 부착성이 우수하며 베이킹전극층의 도금처리에 의한 저항치의 변화가 없을 뿐 아니라 항절강도가 높다.
더어미스터(10)는 더어미스터소체(11)와 이 더어미스터소체(11)의 양 단면을 제외한 소체표면을 피복하는 절연성 유리층(14)과 소체(11)의 양 단면을 포함하는 양 단부에 설치된 한쌍의 단자전극(12,12)을 구비한다. 단자전극(12,12)이 소체(11)의 양 단부에 형성된 베이킹전극층(16)과 이 전극층(16)의 표면에 형성된 도금층(18,19)을 각각 보유한다. 유리층(14)의 일부 또는 전부가 결정화 유리로 구성되는 것을 특징으로 한다.

Description

더어미스터
제1도는 본 발명의 더어미스터의 외관사시도.
제2도는 제1도의 A-A선 단면도.
제3도는 제1도의 더어미스터의 제조공정을 설명하는 도면.
제4도는 본 발명의 저항치 조정용 내부전극을 설치한 더어미스터의 단면도.
제5도는 본 발명의 저항치 조정용 내부전극을 설치한 다른 더이미스터의 단면도.
제6도는 제4도의 더어미스터의 제조공정을 설명하는 도면.
제7도는 본 발명의 저항치 조정용 내부전극을 설치한 다른 더어미스터의 단면도.
제8도는 본 발명의 저항치 조정용 내부전극을 설치한 다른 더어미스터의 단면도.
제9도는 본 발명의 내부전극을 설치한 다른 더어미스터의 단면도.
제10도는 종래의 더어미스터의 외관사시도.
a도는 도면중의 B-B선 단면확대도.
b도는 도면중의 C-C선 단면확대도.
* 도면의 주요부분에 대한 부호의 설명
10, 20, 30, 40 : 더어미스터 11 : 더어미스터소체
12 : 단자전극 14 : 유리층
16 : 베이킹전극층 18 : Ni도금층
19 : Sn 또는 Sn/Pb도금층 21, 22, 23 : 저항치 조정용 내부전극
본 발명은 각종 전자기기의 온도보상용 더어미스터나 표면온도측정용 센서에 적합한 더어미스터에 관한다. 더욱 상세하게는 베이킹회로기판 등에 표면실장되는 칩형 더어미스터에 관한 것이다.
종래 이 종류의 칩형 더어미스터는 더어미스터소체의 양 단부에 은-팔라듐을 주성분으로 하는 전극이 베이킹되어 있다. 전극성분에 은 외에 팔라듐을 함유하는 이유는 기판에 칩형 더어미스터를 납땜할 때에 은이 땜납 속으로 용출하여 소실되는 것을 방지하고 전극의 납땜 내열성을 얻기 위함이다.
그러나, 팔라듐의 함유량을 증가하면 전극의 납땜 부착성이 저하되어 기판에 대한 더어미스터의 고착력이 약해지기 때문에 팔라듐의 함유량에는 일정한 한계가 있었다. 이것 때문에 전극의 납땜질이 고온으로 장시간 실시될 경우에는 종래의 칩형 더어미스터는 더욱 납땜 내열성이 불충분하였다.
납땜 내열성과 납땜 부착성을 향상시키기 위하여 칩형 콘덴서와 마찬가지로 베이킹 전극인 기초전극의 표면에 도금층을 설치하는 것을 생각할 수 있지만, 더어미스터소체는 콘덴서소체와는 달라서 도전성을 보유하므로 이 더어미스터소체를 노출한 채로 도금처리했을 경우, 소체표면에 도금이 부착하여 더어미스터의 저항치가 기대한 값과 다르고, 또한 더어미스터소체가 도금액에 의해 침식되어서 더어미스터의 신뢰성이 저하하는 등의 결점이 발생한다.
이 점을 개선하기 위하여 본 출원인은 베이킹전극층이 접촉하는 부분 이외의 더어미스터소체의 표면을 연화점이 이 전극층의 베이킹온도와 대략 동등한 유리층으로 피복하고, 또 베이킹전극층의 표면에 도금층을 형성한 칩형 더어미스터를 특허 출원하였다(특개평3-250603).
그러나, 상기한 더어미스터는 납땜 부착성 및 납땜 내열성에 우수하고 또 저항치의 분산을 감소시킬 수 있는 반면에, 그 유리층은 그 연화점이 전극층의 베이킹온도와 거의 동등한 까닭에 다음과 같은 문제점이 있다.
(1). 유리층형성 후에 전극층을 베이킹할 때에 제10도 (a)에 표시하듯이 디어미스터소체(1)의 모서리부의 유리층(2)이 연화하여 모서리부로부터 하방으로 이행하기 쉽고, 그 정도가 심하면 모서리부의 유리층(2)이 소실되어서 더어미스터소체(1)가 노출되는 일이 있으므로 유리층(2)의 형태 유지성이 나쁘다.
(2). 더어미스터소체를 소성대, 소성외장 등의 소정지그(jig)위에 재치시키거나 혹은 소체끼리를 접촉시켜서 전극층을 베이킹했을 때에, 제10도의 사시도에 표시하듯이 연화된 유리층(2)이 소성지그나 다른 더어미스터소체에 융착하여서 그 접촉자국 또는 융창자국(3)이 유리층(2)에 생긴다.
(3). 전극층을 베이킹했을 때, 제10도 (b)에 표시하듯이 베이킹전극층(4)에 포함되는 유리프릿(frit)성분이 그 하부층의 유리층(2)과 반응하여 유리층(2)에 용해하고, 그 정도가 심하면 모서리부의 유리층(2)과 베이킹전극층(4)이 함께 소실되어서 더어미스터소체(1)가 노출해버린다.
그래서 본 출원인 상기한 유리층을 유리와 알루미나, 지르코니아, 마그네시아 등의 무기결정물을 포함하는 무기복합재료로 구성한 더어미스터를 특허출원하였다(특개평3-250604). 이 더어미스터에서는 유리성분과 무기결정물을 각각 분말상태로 혼합하고, 이 혼합분말에 유기결합제와 용제를 첨가하여 페이스트(paste)로 한 후, 이 페이스트를 더어미스터소체의 표면에 인쇄·소성하여 유리층을 형성하고 있다. 이 더어미스터의 유리층은 무기결정물분말의 존재에 의하여 상기한 특개평3-250603호 공보에서 표시되는 더어미스터의 유리층보다 연화점이 높아져 상기한 문제점은 해결된다.
그러나, 특개평3-250604호 공보에 개시한 더어미스터에서는 이 유리층을 형성하기 위한 페이스트 안에서 유리분말과 무기결정물분말이 균일하게 혼합되기 어려우므로 이 페이스트가 인쇄성에 뒤떨어져서 인쇄후의 더어미스터소체의 표면이 평활하게 되지 않는 결점이 있다.
또 무기복합재료의 소성시에 무기결정물이 존재하므로써 무기복합재료 속에 기포가 잔존되기 쉽다. 이 잔존된 기포는 개기구멍(open pore)으로 되기 쉽고, 후공정인 도금처리시에 도금액이 개기구멍 내에 침입하여 더어미스터소체를 도금액으로 침식하여서 더어미스터의 신뢰성을 저하시키는 결점이 있었다. 또, 전극층의 베이킹 후에 유리층의 표면이 거칠어지므로 더어미스터의 외관을 손상시키는 문제점이 있었다.
본 발명의 목적은 더어미스터소체의 모서리부의 유리층이나 모서리부의 베이킹전극층이 소실되지 않고, 유리층이나 베이킹전극층의 형태 유지성이 양호한 더어미스터를 제공하는 데에 있다.
본 발명의 다른 목적은 소성후의 유리층에 소성지그 등과의 융착자국 또는 접촉자국이 남지 않고, 유리층의 표면이 평활하고 외양이 좋은 더어미스터를 제공하는 데에 있다.
본 발명의 다른 목적은 납땜 내열성 및 납땜 부착성에 우수하고 베이킹전극층의 도금처리에 의한 저항치의 변화가 없고, 신뢰성이 높은 더어미스터를 제공하는 데에 있다.
본 발명의 또 다른 목적은 열적 압력에 기인한 인장응력에 대한 강도가 높은 더어미스터를 제공하는 데에 있다.
제1도 및 제2도에 표시하듯이 본 발명의 더어미스터(10)는 더어미스터소체(11)와 이 더어미스터소체(11)의 양 단면을 제외한 소체표면을 피복하는 절연성 유리층(14)과, 이 더어미스터소체(11)의 양 단면을 포함하는 양 단부에 설치된 한쌍의 단자전극(12,12)을 구비하고, 이들 단자전극(12,12)이 더어미스터소체(11)의 양단부에 형성된 베이킹전극층(16)과 이 베이킹전극층(16)의 표면에 형성된 Ni도금층(18) 및 Sn 또는 Sn/Pb도금층(19)을 각각 보유하는 더어미스터의 개량이다.
이 특징있는 구성은 유리층(14)의 일부 또는 전부가 결정화 유리로 구성되고, 이 결정화 유리를 결정화하기 위하여 열처리하기 전의 유리의 유리전이점(轉移點)이 400 내지 1000℃의 범위에 있어서 그 결정화 온도가 상기한 유리전이점보다 높은 온도인 데에 그 특징이 있다.
본 발명의 더어미스터는 제1도 및 제2도에 표시되는 것 이외에 제4도 또는 제5도에 표시하듯이 더어미스터소체(11)의 양 단면 이외의 소체표면에 이들 단자전극(12,12)에 전기적으로 접속하는 저항치 조정용 내부전극(21)을 보유하고, 유리층(14)이 내부전극(21)을 포함하는 양 단면 이외의 소체표면을 피복하도록 구성되고, 이 유리층(14)의 일부 또는 전부가 결정화 유리로 구성되는 더어미스터(20)를 포함한다.
또 본 발명의 더어미스터는 제7도 또는 제8도에 표시되듯이 더어미스터소체(11)의 양 단면 이외의 소체표면에 이들 단자전극(12,12)에 전기적으로 접속하지 않는 저항치 조정용 내부전극(22)을 보유하고, 유리층(14)이 내부전극(22)을 포함하는 양 단면 이외의 소체표면을 피복하도록 구성되고, 이 유리층(14)의 일부 또는 전부가 결정화 유리로 구성되는 더어미스터(30)를 포함한다.
또 본 발명의 더어미스터는 제9도에 표시하듯이 더어미스터소체(11)의 소체내부에 한쌍의 단자전극(12,12)에 전기적으로 접속하는 저항치 조정용 내부전극(23)을 보유하고, 유리층(14)이 양 단면 이외의 소체표면을 피복하도록 구성되며, 이 유리층(14)의 일부 또는 전부가 결정화 유리로 구성되는 더어미스터(40)를 포함한다. 또 도면표시하지는 않지만, 이 내부전극(23)이 한쌍의 단자전극(12,12)에 전기적으로 접속하지 않는 더어미스터도 포함한다.
제1도 및 제2도에 표시한 더어미스터(10)는 다음 방법에 의해 제조된다. 제3도에 표시하듯이 먼저 더어미스터소체용의 세라믹소결사이트(11)(동도면(a))를 준비한다. 이 소결시이트(11)는 Mn, Fe, Co, Ni, Cu, Al 등의 금속의 산화물분말을 1종류 또는 2종류 이상혼합하고, 이 혼합물을 가소(假燒)하여 분쇄하고, 유기결합재를 첨가하여 혼합하여서 직방체로 형성한 후, 소성하여 세라믹소결블록(도면표시않음)을 제작하고 계속하여 이 블록을 띠톱을 사용하여 웨이퍼형상으로 절단하여서 만들어진다. 또, 금속산화물의 혼합물을 가소하여 분쇄한 후에 유기결합재와 용제를 첨가 혼련하여 슬러리를 조제하고, 이 슬러리를 독터블레이드법 등에 의하여 성막 건조하여 그린시이트를 성형하고, 이것을 소성하여 소결시이트(11)로 해도 된다.
이 소결시이트(11)의 양면에 유리페이스트를 인쇄하여 소성하므로써 절연성의 결정화 유리로 구성되는 유리층(14)을 형성한다(동도면(b)). 이어서 양면이 유리층(14)으로 피본된 소결시이트(11)를 다이아몬드블레이드가 달린 절단기와 같은 다이싱(dicing)톱을 사용하여 조븟하게 절단한 후(동도면(c)). 이 조븟한 더어미스터소체(13)의 양쪽 절단면에 상기한 것과 같은 유리페이스트를 인쇄 소성하여 결정화 유리로 구성되는 유리층(14)을 형성한다(동도면(d)). 그 다음에 상기한 절단면과 수직방향으로 이 조븟한 형상인 더어미스터소체(13)를 잘게 절단하여 칩(15)을 만든다(동도면(e)). 이 칩(15)의 절단면을 포위하도록 칩의 양 단부에 귀금속분말과 무기결합재를 포함하는 전도성 페이스트를 도포하고 소성하여 전극층을 형성한다. 또, 이 베이킹전극층을 기초전극층으로하여 이 표면에 도금층을 형성하고, 베이킹전극층과 도금층으로 구성되는 단자전극(12)을 보유하는 더어미스터(10)를 얻는다(동도면(f)).
제4도에 표시한 더어미스터(20)는 다음 방법에 의하여 제조된다. 제6도에 표시하듯이 먼저 상기한 바와 동일하게 하여서 제조된 세라믹소결시이트(11)의 양 면에 귀금속분말과 무기결합재를 포함하는 도전성 페이스트를 띠형상으로 간격을 두고 인쇄하여 건조하여 다수열(列)의 저항치 조정용 내부전극(21)을 형성한다(동도면(a)). 계속하여 시이트(11)의 양 면에 유리페이스트를 인쇄하여 소성하므로써 절연성의 결정화 유리로 구성되는 유리층(14)을 형성한다(동도면(b)). 그 다음에 양 면이 유리층(14)으로 피복된 소결시이트(11)를 전극(21)의 열(列)방향과 직교하는 방향으로 조븟하게 절단한 후(동도면(c)), 이 조븟한 더어미스터소체(13)의 양측 절단면에 상기한 바와 동일한 유리베이스트를 인쇄 소성하여서 결정화 유리로 구성되는 유리층(14)을 형성한다(동도면(d)). 계속하여 상기한 절단면과 수직인 방향으로 그리고 또 전극(21)의 폭방향의 중심선을 따라서 이 조븟한 형상의 더어미스터소체(13)를 잘게 절단하여 칩을 만들다(동도면(e)). 이 칩(15)의 절단면을 포위하도록 칩의 양 단부에 도전성 페이스트를 도포하고 소성하여서 전극층을 형성한다. 또, 이 베이킹전극층을 기초전극층으로하여 이 표면에 도금층을 형성하고 베이킹전극층과 도금층으로 구성되는 단자전극(12)을 보유하고 더어미스터(20)를 얻는다(동도면(f)).
제5도에 표시한 더어미스터(20)는 제6도(a)에 있어서 저항치 조정용 내부전극(21)을 상하 양면에서 1열씩 번갈아 감소하여 형성하는 것 이외는 제6도와 동일하게 하여 제조된다.
제7도 또는 제8도에 표시한 더어미스터(30)는 제6도(d)에 있어서 조븟한 형상의 더어미스터소체(13)의 전극(21)과 전극(21) 사이를 그 절단면과 수직인 방향으로 절단하여 칩을 만드는 것 이외에는 제6도와 동일하게 하여 형성된다.
제9도에 표시한 더어미스터(40)는 다음 방법에 의해 제조된다. 먼저, 더어미스터소체용의 세라믹그린시이트를 극히 얇게 형성하고, 이 시이트상면에 도전성 페이스트를 인쇄하고 건조하여서 내부전극(23)을 형성후에, 복수의 그린시이트를 겹쳐 적층하여 시이트형상의 적층체로 하고, 이 적층체를 소성하여서 소결시이트를 만든다. 이후, 제6도 (b) 내지 (f)에 표시하는 방법과 같이하여 더어미스터(40)를 얻는다.
상기한 유리층(14)에 대하여 상세하게 설명한다. 이 유리층은 그 일부 또는 전부가 결정화 유리로 구성된다. 이 유리층은 후술하는 유리페이스를 인쇄 또는 도포하여 건조한 후에, 소성하므로써 10 내지 30㎛정도의 두께로 형성된다. 유리층이 부분적으로 결정화 유리일 경우에는 결정화율은 10%이상인 것이 본 발명의 목적을 달성하기 위하여 필요하다.
여기에서 말하는 결정화 유리라는 것은 균일한 비결정질의 유리를 그 연화점 부근에서 제어된 예정에 따라서 소성하여서, 미세한 결정의 집합으로 바꾸는 방법으로 만들어진 유리세라믹이다. 결정화 유리로 하기 위해서는 유리세이스트에 함유되는 비결정질의 유리분말(원료유리분말)을 결정화 가능하게 되도록 선택하고, 또 배합하는 일 및 그 유리페이스트에 함유되는 유리가 결정화하도록 건조한 페이스트를 소정의 온도 조건으로 소성하는 것이 필요하다.
유리페이스트 소성후의 유리층의 치밀정도가 양호하게 되도록 결정화 유리를 결정화시키기 위하여 열처리하기 전의 유리(이하, 전구체 유리라고한다)는 그 유리 전이점이 400 내지 1000℃의 범위에 있고, 그 결정화 온도가 유리전이점보다 높은 것이 필요하다.
이 유리점이점의 범위는 전극층의 소성온도를 고려하여 결정된다. 이 전극층에 Ag을 사용할 때에는 그 소성온도는 600 내지 850℃이고, 그 온도보다 유리전이점이 대폭 낮을 경우, 예를 들면, 결정화 유리의 전구체 유리의 유리전이점이 400℃미만일 경우에는 결정화온도가 600℃를 하회(下回)하는 일이 있으므로 전극층 소성시에 결정화 유리가 변질될 우려가 있다. 또, 전구체 유리의 유리전이점이 1000℃ 를초과할 때에는 결정화 온도가 1000℃보다 높아져서 더어미스터소체가 변질될 우려가 있다.
결정화 유리는 그 열팽창계수가 더어미스터소체의 열팽창계수의 40%이상, 100%이하인 것이 바람직하고, 특히 50%이상, 905이하인 것이 바람직하다. 상기한 40 내지 100%인 때에는 더어미스터의 항절(抗折)강도가 유리층을 형성하지 않는 것과 비교하여 증가하는 것은 물론이고, 유리층이 미결정화 유리로 구성되는 것으로서 그 열팽창계수가 상기한 범위에 있는 것과 비교하여도 증가한다. 특히 50 내지 90%일 때에는 항절강도가 유리층을 형성하지 않는 것 및 유리층이 미결정화 유리로 구성되는 것과 비교하여 각각 20 내지 90%증가한다. 이것에 대하여 40 내지 100%의 범위 외에서는 유리층을 형성하지 않은 것 및 유리층이 미결정화 유리로 구성되는 것과 비교하여 항절강도가 저하한다.
항절강도라는 것은 간격을 두고 배치된 2개의 스탠드에 더어미스터의 양끝을 놓고, 더어미스터의 중앙부에 하증을 가했을 때의 파괴강도를 말한다. 이것은 더어미스터를 프린트회로기판에 표면실장했을 때의 실장기 등에 의한 응력(기계적 압력 혹은 납땜 등에 의한 열이나 실장후의 열사이클에 의해 발생되는 응력변형(열적압력)에 어느 정도 견딜 수가 있는가에 대한 표준이 된다.
본 발명의 더어미스터의 항절강도가 증가하는 것은 더어미스터소체 표면의 유리층에 압축 응력이 잔류하기 때문이라고 생각할 수 있다. 즉, 유리 소성시에 열팽창하고 있었던 더어미스터소체와 유리층이 냉각하면 열팽창계수가 큰 더어미스터소체쪽이 그 축소가 크므로 유리층이 압축된 상태로 된다. 이 상태의 더어미스터에 절곡력을 가하면 절곡의 내측에는 압축 응력이 발생되고 외측에는 인장 응력이 발생된다. 더어미스터소체와 유리층은 공히 압축 응력에 강하고 인장 응력에 약하다는 특징이 있다. 그러므로 미리 유리층에 의해 큰 압축 응력을 부여해 두면 유리층을 형성하지 않는 것과 유리층이 미결정화 유리로 구성되는 것에 비하여 절곡력을 가했을 때에 그 절곡 외측의 인장 응력에 대하여 균열이 잘 발생하지 않게 된다.
제2도에 표시하듯이 더어미스터소체(11)의 양 단면을 제외한 소체 표면을 절연성 유리층(14)으로 피복하고, 이 더어미스터소체(11)의 양 단면을 포함하는 양 단부에 베이킹전극층(16)을 설치한 후에 도금층(18,19)을 설치하므로서 전극층(16)만을 도금처리 할 수가 있다.
이 도금처리시에 더어미스터소체(11)로의 도금액의 침식 및 소체(11)로의 도금의 부착이 방지되기 때문에 더어미스터의 저항치가 기대의 값에 대하여 변동하지 않는다. Ni도금층(18)에 의하여 납땜 내열성이 향상되므로 더어미스터를 기판에 납땜질 할 때에 납땜에 의한 전극층(16)의 전극 침식이 방지된다. 또 Sn 또는 Sn/Pb도금층(19)에 의하여 단자 전극(12)의 납땜 부착성이 향상된다. 이들 도금층(18,19)은 귀금 속의 베이킹전극층(16)의 표면을 피복하는 까닭에 귀금 속의 이온이동이 잘 발생하지 않는다.
또, 유리층(14)이 유리페이스트의 소성에 의하여 결정화 유리가 되기 때문에 전극층(16) 형성 중에 유리 자신의 점도 저하가 적고, 더어미스터소체의 모서리부의 유리층이나 모서리부의 베이킹전극층(16) 소실되지 않고, 전극층 형성 후의 유리층(14)에 소성지금 등과의 융착자국 또는 접촉자국이 남지 않는다.
이 결정화 유리가 되는 유리페이스트는 종래와 같이 무기결정물을 포함하지 않으므로 인쇄성이 양호할 뿐 아니라, 유리층 성형시에 유리전이점을 경유하여 결정화 온도에 도달하므로 소성후의 유리 자신의 치밀정도가 양호하며, 종래와 같이 기포가 잔존하지 않으므로 표면이 평활한 더어미스터를 얻을 수 있다.
또, 결정화 유리의 열팽창계수를 더어미스터소체의 열팽창계수보다 적당하게 작게 하면, 제작된 더어미스터의 유리층에 보다 큰 압축 응력이 부여되므로 유리층이 없는 더어미스터 혹은 미결정화 유리의 유리층을 보유하는 더어미스터에 비하여 절곡력을 가했을 때에 그 절곡 외측의 인장 응력에 대하여 균열이 잘 발생되지 않게 된다.
이상 설명한 바와 같이 본 발명에 의하면, 유리층을 결정화 유리에 의해 구성하므로써 베이킹전극층 형성시에 유리층이 연화하여 변형되거나 소성지그 등에 융착하거나 또는 전극층이 유리층에 녹아들어가지 않으므로 유리층이나 베이킹전극층의 형태 유지성이 양호하게 되고 그 밖에도 유리층 표면이 평활하여서 더어미스터의 외관이 양호하게 된다.
전극층을 형성한 후에 도금처리 할 때에 더어미스터소체가 보호되고, 저항치의 변화가 없으며, 평활한 유리층 표면에는 도금액의 침식도 없으므로 신뢰성이 높은 더어미스터를 얻을 수 있다.
또 열팽창계수를 적절하게 선택하면 유리층이 미결정화 유리의 더어미스터보다 항절강도를 증가시킬 수가 있다.
다음에 본 발명의 구체적 형태를 나타내기 위하여 본 발명의 실시예를 비교예와 함께 설명한다. 이하에 설명하는 실시예는 본 발명의 기술적인 범위를 한정하는 것은 아니다.
[실시예 1]
다음 방법에 의해 제1도 내지 제3도에 표시하는 첩형 더어미스터를 제작하였다.
먼저 시판하고 있는 망간, 산화코발트 및 산화동을 출발 원료로 하고, 이들의 각 금속원소가 40 : 55 : 5가 되도록 상기한 금속산화물을 각각 청량하였다. 청량물을 보올밀에 의해 16시간 균일하게 혼합한 후에 탈수 건조시켰다. 계속하여 이 혼합물을 900℃로 2시간 가소하고, 이 가소물을 다시 보올밀에 의해 분쇄하여 탈수 건조시켰다. 분쇄물에 대하여 폴리비닐부티랄을 6중량%, 에탄올을 30중량%, 부탄올을 30중량%를 각각 첨가하여서 혼합 슬러리를 제작하였다. 이 슬러리를 사용하여 독터블레이드법에 의하여 두께 0.80㎜의 그린시이트를 제작하고, 이 시이트를 세로 70㎜, 가로 70㎜의 크기로 펀칭하였다.
다음에 이 시이트르 1200℃로 4시간 소성하여서 세로 50㎜, 가로 50㎜, 두께 0.65㎜의 소결시이트(11)를 얻었다(제3도(a)).
유리전이점이 약 650℃이고 소결화 온도가 약 750℃인 SiO2, Zno 및 BaO를 주성분으로 하는 원료유리분말을 함유하는 유리페이스트를 조제하였다. 페이스트속에서 유리성분은 균일하게 혼합되었다. 이 유리페이스트를 소결시이트(11)의 양면에 인쇄하여 건조시켰다.
유리페이스트가 건조된 소결시이트(11)를 실온으로부터 약 30℃/분의 속도로 850℃에까지 승온시키고, 거기에서 약 10분간 유지하고, 약 30℃/분의 속도로 실온에까지 강온시켜서 두께 약 20㎛의 유리층(14)을 시이트표면에 형성하였다(제3도(b)).
다음에 이것을 두께 0.10㎜의 다이아몬드블레이드를 사용하여 폭 1.20㎜의 조븟한 형상으로 절단하고(제3도(c)), 이 조븟한 형상체(13)의 양측 절단면에 상기한 바와 같은 방법으로 유리페이스트를 인쇄 소성하여 같은 구성의 유리층(14)을 형성하고, 그 조븟한 형상체의 4면을 유리층(14)으로 피복하였다(제3도(d)). 계속하여 상기한 절단에 의해 얻어진 절단면과 수직방향으로 조붓한 형상체(13)를 길이 1.90㎜의 칩형상으로 잘게 절단하였다(제3도(e)). 이 절단면 및 그 주위의 유리층(14)에 Ag페이스트를 도포하였다. 이 칩(15)을 실온으로부터 약 30℃/분의 속도로 850℃에까지 승온시키고, 거기에서 약 10분간 유지하고, 약 30℃/분의 속도로 실온에가지 강온시켜서 베이킹전극층을 형성하였다. 이 소성에 의해 4면의 유리층(14)은 결정화율 약 60%의 결정화 유리가 되었다. 얻어진 칩(15)의 치수는 길이 약 2.0㎜, 폭 약 1.25㎜, 두께 약 0.75㎜였다.
끝으로 이 칩(15)에 전해도금법에 따라 도금처리를 실시하여 베이킹전극층의 표면에 두께 2 내지 3㎛의 Ni도금층과 두께 4 내지 5㎛의 Su도금층을 적층하고 2중구조의 전극표면층을 형성하였다. 이것에 의하여 전극층과 도금층으로 구성되는 단자전극(12)이 양 단부에 형성된 칩형 더어미스터(10)를 얻었다(제3도(f)).
더어미스터소체인 제3도(a)에 표시하는 소결시이트(11)의 열팽창계수 및 상기한 유리페이스트를 상기한 것과 동일한 조건으로 소성하여 얻어진 결정화 유리의 열팽창계수를 각각 측정한 결과 전자는 약 130×10-7/℃이고 후자는 약 100×10-7/℃로서 전자의 약 77%였다.
[비교예 1]
SiO2, PbO 및 K2O를 주성분으로 하는 연화점이 약 500℃의 원료유리분말 80중량%와 무기결정물로서 Zr2O분말 20중량%를 함유하는 유리페이스트를 조제하고, 이 유리페이스트를 사용한 것 이외는 실시예1과 동일하게 하여서 칩형 더어미스터를 얻었다. 페이스트 속에서 유리성분과 무기결정물은 균일하게 혼합되지 않았다. 또, 실시예1의 소성 조건으로는 이 더어미스터의 유리층은 결정화되지 않고 미결정화 유리였다. 이 미결정화 유리의 열팽창계수는 약 50×10-7/℃이어서 더어미스터 소체인 소결시이트의 약 38%였다.
실시예 1 및 비교예 1에서 얻어진 칩형 더어미스터의 유리페이스트의 인쇄성, 베이킹전극층을 형성한 후의 유리층과 전극층의 형태 유지성, 유리층에 융착자국의 유무, 유리층의 기포잔존상태 및 유리층의 표면상태 및 항절강도를 각각 조사하였다. 그 결과를 표 1에 표시한다. 항절강도 이외의 표안의 모든 숫자는 조사한 더어미스터의 전체수(20)개에 대한 불량갯수를 표시한다.
표 1에서 명확하듯이 결정화유리의 유리층을 보유하는 실시예 1의 더어미스터는 모든 항목에 대하여 미결정화 유리의 유리층을 보유하는 비교예의 더어미스터보다 우수하다.
[실시예 2]
실시예 1에서 사용한 소결시이트와 동일한 세로 50㎜, 가로 50㎜, 두께 0.65㎜의 소결시이트로부터 제4도에 표시하는 저항치 조정용 내부전극(21)을 보유하는 더어미스터(20)를 제작하였다. 즉, 상기한 소결시이트(11)의 양 면에 제6도 (a)에 표시하듯이 폭 0.6㎜로 폭방향의 간격 1.4㎜의 패턴을 사용하여 Ag페이스트를 인쇄하여 건조시켰다. 이때, 소결시이트(11)의 양 면의 전극(21,21)이 소결시이트를 끼고 서로 대향하도록 인쇄하였다. 이 소결시이트(11)를 820℃로 소결하여서 두께 약 10㎛의 다수열의 전극(21)을 형성하였다.
계속하여 실시예 1과 동일한 유리페이스트를 전극(21)이 형성된 소결시이트(11)의 양 면에 인쇄하고 건조시켰다. 이 유리페이스트가 건조된 소결시이트(11)를 실시예 1과 동일한 조건으로 소성하여서 두께 약 30㎛의 유리층(14)을 시이트표면에 형성하였다(제6b도).
다음에 두께 0.10㎜의 다이아몬드블레이드를 사용하여 양 면이 유리층(14)으로 피복된 소결시이트(11)를 전극(21)의 열(列)방향과 직교되는 방향으로 폭 1.20㎜의 조붓한 형상으로 절달한 후에(제6c도), 이 조붓한 형상체(13)의 양쪽 절단면에 상기한 것과 같은 유리페이스트를 동일하게 인쇄 소성하여 동일한 구성의 유리층(14)을 형성하고, 조븟한 형상체의 4면을 유리층(14)으로 피복하였다(제6도(d)). 계속하여 상기한 절단에 의해 얻어진 절단면과 수직방향으로 또 전극(21)의 폭방향의 주심선을 따라서 이 조붓한 형상체(13)를 길이 1.90㎜의 칩형상으로 잘게 절단하였다(제6도 (e)).
이 절단면 및 그 주위의 유리층(14)에 Ag페이스트를 도포하였다. 이 칩(15)을 실시예 1과 동일하게 소성하여 베이킹전극층을 형성하였다. 이 소성에 의하여 4면의 유리층(14)은 결정화율 약 60%의 결정화 유리가 되었다. 얻어진 칩(15)의 치수는 길이 약 2.0㎜, 폭 약 1.3㎜, 두께 약 0.75㎜였다.
끝으로, 이 칩에 전해도금법에 의하여 도금처리를 하고, 베이킹전극층의 표면에 두께 2 내지 3㎛의 Ni도금층과 두께 4 내지 5㎛의 Sn도금층을 적층하여서 2중구조의 전극표면층을 형성하였다. 이것에 의하여 전극층과 도금층으로 구성되는 단자전극(12)이 양 단부에 형성된 칩형 더어미스터(20)를 얻었다(제6도(f)).
전극(21)이 형성되기 전의 소결시이트(11)의 열팽창계수 및 상기한 유리페이스트를 상기한 것과 동일 조건으로 소성하여 얻어진 결정화 유리의 열팽창계수를 각각 측정한 결과, 전자는 약 130×10 /℃이고 후자는 100×10 /℃로 전자의 약 77%였다.
[비교예 2]
비교예 1과 동일한 유리페이스트를 사용한 것 이외는 실시예 2와 동일하게 하여 칩형 더어미스터를 얻었다. 페이스트 속에서 유리성분과 무기결정물은 균일하게 혼합되지 않았다. 또, 실시예 2의 소성조건에서 상기한 원료유리는 결정화되지 않고 이 더어미스터의 유리층은 미결정화 유리였다. 이 미결정화 유리의 열팽창계수는 약 50×10 /℃로 더어미스터소체인 결정시이트의 약 38%였다.
실시예 2와 비교예 2에 의해 얻어진 칩형 더어미스터의 유리페이스트의 인쇄성, 베이킹전극층을 형성한 후의 유리층과 전극층의 형태 유지성, 유리층에 융착자국의 유무, 유리층의 기포잔존상태 및 유리층의 표면상태 및 항절강도를 각각 조사하였다. 이 결과를 표 2에 표시한다. 표가운데 숫자의 의미는 실시예 1과 동일하다.
표 2에서 명확하듯이 결정화 유리의 유리층을 보유하는 실시예 2의 더어미스터는 모든 항목에 대하여 미결정화 유리의 유리층을 보유하는 비교예 2의 더어미스터보다 우수하였다.

Claims (4)

  1. 더어미스터소체(11)와 상기한 더어미스터소체(11)의 양 단면을 제외한 소체표면을 피복하는 절연성 유리층(14)과 상기한 더어미스터소체(11)의 양 단면을 포함하는 양 단부에 설치된 한쌍의 단자전극(12,12)을 구비하고, 상기한 한쌍의 단자전극(12,12)이 상기한 더어미스터소체(11)의 양 단부에 형성된 베이킹전극층(16)과 상기한 베이킹전극층(16)의 표면에 형성된 도금층(18,19)을 각각 보유하는 더어미스터(10)에 있어서, 상기한 유리층(14)의 일부 또는 전부가 결정화 유리로 구성되고, 상기한 결정화 유리를 결정화시키기 위하여 열처리하기 전의 유리의 유리전이점이 400 내지 1000℃의 범위에 있고, 이 결정화 온도가 상기한 유리전이점보다 높은 온도인 것을 특징으로 하는 더어미스터.
  2. 제1항에 있어서, 결정화 유리는 그 열팽창계수가 더어미스터소체(11)의 열팽창계수의 40%이상 100%이하인 것을 특징으로 하는 더어미스터.
  3. 제1항에 있어서, 더어미스터소체(11)는 양 단면 이외의 소체표면에 상기한 단자전극에 전기적으로 접속하고 또는 접속하지 않는 저항치 조정용 내부전극(21,22)을 보유하고, 유리층(14)이 상기한 내부전극(21,22)을 포함하는 양 단면 이외의 소체표면을 피복하도록 구성된 것을 특징으로 하는 더어미스터.
  4. 제1항에 있어서, 더어미스터소체(11)는 소체내부에 한쌍의 단자전극(12,12)에 전기적으로 접속하고 또는 접속하지 않는 저항치 조정용 내부전극(23)을 보유하는 것을 특징으로 하는 더어미스터.
KR1019930026844A 1993-01-28 1993-12-08 더어미스터 KR100204345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-32755 1993-01-28
JP5032755A JPH06231906A (ja) 1993-01-28 1993-01-28 サーミスタ

Publications (2)

Publication Number Publication Date
KR940019178A KR940019178A (ko) 1994-08-19
KR100204345B1 true KR100204345B1 (ko) 1999-06-15

Family

ID=12367664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026844A KR100204345B1 (ko) 1993-01-28 1993-12-08 더어미스터

Country Status (4)

Country Link
US (1) US5534843A (ko)
JP (1) JPH06231906A (ko)
KR (1) KR100204345B1 (ko)
TW (1) TW269736B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807217B1 (ko) 2006-07-28 2008-02-28 조인셋 주식회사 세라믹 부품 및 그 제조방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900800A (en) * 1996-01-22 1999-05-04 Littelfuse, Inc. Surface mountable electrical device comprising a PTC element
US5907272A (en) * 1996-01-22 1999-05-25 Littelfuse, Inc. Surface mountable electrical device comprising a PTC element and a fusible link
JP3060966B2 (ja) * 1996-10-09 2000-07-10 株式会社村田製作所 チップ型サーミスタおよびその製造方法
JP3058097B2 (ja) * 1996-10-09 2000-07-04 株式会社村田製作所 サーミスタチップ及びその製造方法
JP3031268B2 (ja) * 1996-11-20 2000-04-10 株式会社村田製作所 磁器コンデンサ
JPH1154301A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd チップ型サーミスタ
DE19736855A1 (de) * 1997-08-23 1999-02-25 Philips Patentverwaltung Schaltungsanordnung mit einem SMD-Bauelement, insbesondere Temperatursensor und Verfahren zur Herstellung eines Temperatursensors
US6172592B1 (en) * 1997-10-24 2001-01-09 Murata Manufacturing Co., Ltd. Thermistor with comb-shaped electrodes
JP2000082603A (ja) * 1998-07-08 2000-03-21 Murata Mfg Co Ltd チップ型サ―ミスタおよびその製造方法
JP2000091105A (ja) * 1998-09-11 2000-03-31 Murata Mfg Co Ltd チップ型セラミックサーミスタおよびその製造方法
BR0211577A (pt) 2001-08-02 2004-07-13 3M Innovative Properties Co Vidro, métodos para fabricar um artigo que compreende vidro, um vidro-cerâmica, um artigo de vidro-cerâmica e partìculas abrasivas, vidro-cerâmica, partìcula abrasiva, pluralidade de partìculas abrasivas, e, artigo abrasivo
US7625509B2 (en) * 2001-08-02 2009-12-01 3M Innovative Properties Company Method of making ceramic articles
CN101538114B (zh) 2001-08-02 2011-07-13 3M创新有限公司 从玻璃制备制品的方法以及所制备的玻璃陶瓷制品
US7507268B2 (en) * 2001-08-02 2009-03-24 3M Innovative Properties Company Al2O3-Y2O3-ZrO2/HfO2 materials, and methods of making and using the same
JP2004241754A (ja) * 2002-07-16 2004-08-26 Chem Art Technol:Kk 基板処理方法及び基板処理装置
US8056370B2 (en) 2002-08-02 2011-11-15 3M Innovative Properties Company Method of making amorphous and ceramics via melt spinning
US6984261B2 (en) 2003-02-05 2006-01-10 3M Innovative Properties Company Use of ceramics in dental and orthodontic applications
US7811496B2 (en) 2003-02-05 2010-10-12 3M Innovative Properties Company Methods of making ceramic particles
US7292766B2 (en) * 2003-04-28 2007-11-06 3M Innovative Properties Company Use of glasses containing rare earth oxide, alumina, and zirconia and dopant in optical waveguides
DE10356367B4 (de) 2003-11-28 2009-06-10 Georg Bernitz Verfahren zur Herstellung eines Bauelements und Bauelement
US20050132658A1 (en) * 2003-12-18 2005-06-23 3M Innovative Properties Company Method of making abrasive particles
US7332453B2 (en) * 2004-07-29 2008-02-19 3M Innovative Properties Company Ceramics, and methods of making and using the same
US7497093B2 (en) * 2004-07-29 2009-03-03 3M Innovative Properties Company Method of making ceramic articles
CN101116154A (zh) 2005-02-08 2008-01-30 株式会社村田制作所 表面安装型负特性热敏电阻
US20090027821A1 (en) * 2007-07-26 2009-01-29 Littelfuse, Inc. Integrated thermistor and metallic element device and method
TWI469158B (zh) * 2012-07-31 2015-01-11 Polytronics Technology Corp 過電流保護元件
JP6107062B2 (ja) * 2012-11-06 2017-04-05 Tdk株式会社 チップサーミスタ
JP5954435B2 (ja) * 2012-12-18 2016-07-20 株式会社村田製作所 積層セラミック電子部品
KR102029545B1 (ko) * 2017-12-01 2019-10-07 삼성전기주식회사 적층형 커패시터
CN109712767A (zh) * 2018-12-29 2019-05-03 广东爱晟电子科技有限公司 一种高可靠玻璃封装热敏电阻芯片及其制作方法
WO2020191522A1 (en) * 2019-03-22 2020-10-01 Littelfuse Electronics (Shanghai) Co., Ltd. Ptc device including polyswitch
JP7401320B2 (ja) * 2020-01-24 2023-12-19 株式会社村田製作所 積層セラミック電子部品
KR20220096782A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770373B2 (ja) * 1986-05-09 1995-07-31 松下電器産業株式会社 積層型チツプバリスタの製造方法
JP2591205B2 (ja) * 1989-12-28 1997-03-19 三菱マテリアル株式会社 サーミスタ
KR970006424B1 (ko) * 1990-02-22 1997-04-28 가부시키가이샤 무라타세이사큐쇼 정특성더미스터와 그 제조방법
JP2847102B2 (ja) * 1990-06-08 1999-01-13 三菱マテリアル株式会社 チップ型サーミスタおよびその製造方法
JP3199264B2 (ja) * 1990-06-08 2001-08-13 三菱マテリアル株式会社 負特性サーミスタ
JPH04181702A (ja) * 1990-11-15 1992-06-29 Matsushita Electric Ind Co Ltd チップサーミスタおよびその製造方法
JPH04261001A (ja) * 1990-12-28 1992-09-17 Mitsubishi Materials Corp サーミスタおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807217B1 (ko) 2006-07-28 2008-02-28 조인셋 주식회사 세라믹 부품 및 그 제조방법

Also Published As

Publication number Publication date
TW269736B (ko) 1996-02-01
KR940019178A (ko) 1994-08-19
JPH06231906A (ja) 1994-08-19
US5534843A (en) 1996-07-09

Similar Documents

Publication Publication Date Title
KR100204345B1 (ko) 더어미스터
EP0564652B1 (en) Manufacture of multilayer ceramic part, and multilayer ceramic part
JPH0343786B2 (ko)
US11842854B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP2010147098A (ja) 電子部品
US6623845B1 (en) Glass-ceramic composition, and electronic component and multilayer LC composite component using the same
JPS608229B2 (ja) 多層セラミック基板
JP3622853B2 (ja) サーミスタ
JP3109700B2 (ja) チップ型サーミスタ及びその製造方法
JPH06215908A (ja) チップ型サーミスタ及びその製造方法
JP3622851B2 (ja) チップ型サーミスタの製造方法
JP3622852B2 (ja) サーミスタの製造方法
JPH06302406A (ja) チップ型サーミスタ及びその製造方法
US11763993B2 (en) Ceramic electronic device and mounting substrate
EP1130003A1 (en) Glass ceramics composition and electronic parts and multilayered lc multiple component using the same
JPH07183105A (ja) チップ型サーミスタ
JP3625053B2 (ja) チップ型サーミスタ及びその製造方法
JP2001196203A (ja) チップ型サーミスタ
JP2001135501A (ja) チップ型サーミスタ
JP2020015635A (ja) セラミックス組成物及び当該セラミックス組成物を用いた電子部品
KR0174589B1 (ko) 리드 부착형 ntc 서미스터
JP3269404B2 (ja) チップ型サーミスタ及びその製造方法
JPH11340082A (ja) 積層チップ部品とその製造方法
JP3240873B2 (ja) 低温焼成セラミック誘電体及び低温焼成セラミック多層回路基板
EP1315231A2 (en) Dielectric ceramic composition and laminated ceramic parts using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 15

EXPY Expiration of term