JP2000082603A - チップ型サ―ミスタおよびその製造方法 - Google Patents
チップ型サ―ミスタおよびその製造方法Info
- Publication number
- JP2000082603A JP2000082603A JP11037546A JP3754699A JP2000082603A JP 2000082603 A JP2000082603 A JP 2000082603A JP 11037546 A JP11037546 A JP 11037546A JP 3754699 A JP3754699 A JP 3754699A JP 2000082603 A JP2000082603 A JP 2000082603A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- main surface
- chip
- temperature coefficient
- positive temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Abstract
(57)【要約】
【課題】 サーミスタ素子を重ねあわせる際に、内部用
電極の方向を整列する必要がない、製造が容易な、低抵
抗のチップ型サーミスタおよびその製造方法を提供す
る。 【解決手段】 板状のサーミスタ素子に、側面側電極
と、この側面側電極につながる主面側電極とからなる内
部用電極が、互いに絶縁状態を保って形成されており、
前記サーミスタ素子は、その主面同士が絶縁体を介して
複数枚積み重ねて接続され、この積層されたサーミスタ
素子の両側面に、前記側面側電極に電気的に接続する外
部電極が形成されている。
電極の方向を整列する必要がない、製造が容易な、低抵
抗のチップ型サーミスタおよびその製造方法を提供す
る。 【解決手段】 板状のサーミスタ素子に、側面側電極
と、この側面側電極につながる主面側電極とからなる内
部用電極が、互いに絶縁状態を保って形成されており、
前記サーミスタ素子は、その主面同士が絶縁体を介して
複数枚積み重ねて接続され、この積層されたサーミスタ
素子の両側面に、前記側面側電極に電気的に接続する外
部電極が形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、チップ型サーミ
スタおよびその製造方法に関し、特に、過電流保護など
に用いられるチップ型の正特性サーミスタおよびその製
造方法に関するものである。
スタおよびその製造方法に関し、特に、過電流保護など
に用いられるチップ型の正特性サーミスタおよびその製
造方法に関するものである。
【０００２】
【従来の技術】過電流保護などに使用されるチップ型の
正特性サーミスタは、電子機器の回路などに組み込ま
れ、所定の電流値以上の過大電流が流れたときに、自己
発熱して正の抵抗温度特性により抵抗値が上昇し、電子
機器へ流れる電流を所定の電流値以下にする働きがあ
る。
正特性サーミスタは、電子機器の回路などに組み込ま
れ、所定の電流値以上の過大電流が流れたときに、自己
発熱して正の抵抗温度特性により抵抗値が上昇し、電子
機器へ流れる電流を所定の電流値以下にする働きがあ
る。
【０００３】この種の正特性サーミスタは、電圧低下に
ともなう電力損失を低減する必要から低抵抗化が求めら
れており、正特性サーミスタ素子を複数個電気的に並列
に接続して、その合成抵抗を正特性サーミスタ素子の数
に応じて減少させ、低抵抗化したものが提案されてい
る。
ともなう電力損失を低減する必要から低抵抗化が求めら
れており、正特性サーミスタ素子を複数個電気的に並列
に接続して、その合成抵抗を正特性サーミスタ素子の数
に応じて減少させ、低抵抗化したものが提案されてい
る。
【０００４】例えば、特開平６−２６７７０９号公報に
開示された正特性サーミスタ１ａは、図７に示すよう
に、板状の正特性サーミスタ素子２の両主面に内部用電
極３ａ、４ａを形成して複数個積み重ね、向かい合う正
特性サーミスタ素子２の内部用電極３ａ、３ａおよび４
ａ、４ａの間を導電性接着剤５で接合し、さらに絶縁性
を保つため、電極間隔部に絶縁材６ａを充填したもので
ある。
開示された正特性サーミスタ１ａは、図７に示すよう
に、板状の正特性サーミスタ素子２の両主面に内部用電
極３ａ、４ａを形成して複数個積み重ね、向かい合う正
特性サーミスタ素子２の内部用電極３ａ、３ａおよび４
ａ、４ａの間を導電性接着剤５で接合し、さらに絶縁性
を保つため、電極間隔部に絶縁材６ａを充填したもので
ある。
【０００５】また、特開平６−３０２４０４号公報に開
示された正特性サーミスタ１ｂは、図８に示すように、
両主面に内部用電極３ｂ、４ｂを形成した板状の正特性
サーミスタ素子２を、向かい合う内部用電極３ｂ、３ｂ
および４ｂ、４ｂの端部の導出方向が互いに同じになる
ように、必要数積み重ね、各正特性サーミスタ素子２を
ガラス６ｂで貼り合わせ、両端に交互に露出した内部用
電極３ｂ、４ｂをそれぞれ電気的に並列に接続できるよ
うに積層体の端面に外部電極７、８を形成したものであ
る。
示された正特性サーミスタ１ｂは、図８に示すように、
両主面に内部用電極３ｂ、４ｂを形成した板状の正特性
サーミスタ素子２を、向かい合う内部用電極３ｂ、３ｂ
および４ｂ、４ｂの端部の導出方向が互いに同じになる
ように、必要数積み重ね、各正特性サーミスタ素子２を
ガラス６ｂで貼り合わせ、両端に交互に露出した内部用
電極３ｂ、４ｂをそれぞれ電気的に並列に接続できるよ
うに積層体の端面に外部電極７、８を形成したものであ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
正特性サーミスタ１ａは、向かい合う内部用電極３ａ、
３ａおよび４ａ、４ａが導電性接着剤５を介してそれぞ
れ重なるように、正特性サーミスタ素子２を積み重ねる
必要がある。
正特性サーミスタ１ａは、向かい合う内部用電極３ａ、
３ａおよび４ａ、４ａが導電性接着剤５を介してそれぞ
れ重なるように、正特性サーミスタ素子２を積み重ねる
必要がある。
【０００７】また、正特性サーミスタ１ｂも、向かい合
う内部用電極３ｂ、３ｂおよび４ｂ、４ｂの端部の導出
方向を互いに同じになるように、積層体の両端に交互に
内部用電極３ｂ、４ｂが露出するように積み重ねるもの
である。
う内部用電極３ｂ、３ｂおよび４ｂ、４ｂの端部の導出
方向を互いに同じになるように、積層体の両端に交互に
内部用電極３ｂ、４ｂが露出するように積み重ねるもの
である。
【０００８】以上のように、正特性サーミスタ１ａ、１
ｂは、正特性サーミスタ素子２を重ねあわせる際に正特
性サーミスタ素子２に形成された内部用電極３a、４ａ
および３ｂ、４ｂが互いに向かい合うように方向をそろ
える必要があり、作業効率の点で問題があった。
ｂは、正特性サーミスタ素子２を重ねあわせる際に正特
性サーミスタ素子２に形成された内部用電極３a、４ａ
および３ｂ、４ｂが互いに向かい合うように方向をそろ
える必要があり、作業効率の点で問題があった。
【０００９】この発明の目的は、サーミスタ素子を重ね
あわせる際に、内部用電極の方向を整列する必要がな
い、製造が容易な、低抵抗のチップ型サーミスタおよび
その製造方法を提供することである。
あわせる際に、内部用電極の方向を整列する必要がな
い、製造が容易な、低抵抗のチップ型サーミスタおよび
その製造方法を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この第１の発明のチップ型サーミスタは、板状のサ
ーミスタ素子に、側面側電極と、この側面側電極につな
がる主面側電極とからなる内部用電極が、互いに絶縁状
態を保って形成されており、前記サーミスタ素子は、そ
の主面同士が絶縁体を介して複数枚積み重ねて接続さ
れ、この積層されたサーミスタ素子の両側面に、前記側
面側電極に電気的に接続する外部電極が形成されている
ことを特徴とする。
に、この第１の発明のチップ型サーミスタは、板状のサ
ーミスタ素子に、側面側電極と、この側面側電極につな
がる主面側電極とからなる内部用電極が、互いに絶縁状
態を保って形成されており、前記サーミスタ素子は、そ
の主面同士が絶縁体を介して複数枚積み重ねて接続さ
れ、この積層されたサーミスタ素子の両側面に、前記側
面側電極に電気的に接続する外部電極が形成されている
ことを特徴とする。
【００１１】この第２の発明のチップ型サーミスタは、
前記サーミスタ素子は、一側面から一主面の大部分につ
ながる一方内部用電極と、他側面から他主面の大部分に
つながる他方内部用電極とが、互いに絶縁状態を保って
形成されていることを特徴とする。
前記サーミスタ素子は、一側面から一主面の大部分につ
ながる一方内部用電極と、他側面から他主面の大部分に
つながる他方内部用電極とが、互いに絶縁状態を保って
形成されていることを特徴とする。
【００１２】この第３の発明のチップ型サーミスタは、
前記サーミスタ素子は、一主面の大部分から一側面を経
由して他主面の一部分に連なる一方内部用電極と、他主
面の大部分から他側面を経由して一主面の一部分に連な
る他方内部用電極とが、互いに絶縁状態を保って形成さ
れていることを特徴とする。
前記サーミスタ素子は、一主面の大部分から一側面を経
由して他主面の一部分に連なる一方内部用電極と、他主
面の大部分から他側面を経由して一主面の一部分に連な
る他方内部用電極とが、互いに絶縁状態を保って形成さ
れていることを特徴とする。
【００１３】この第４の発明のチップ型サーミスタは、
前記積層されたサーミスタ素子の両側面を除く四面のう
ち、少なくとも上下両主面が、絶縁体で被覆されている
ことを特徴とする。
前記積層されたサーミスタ素子の両側面を除く四面のう
ち、少なくとも上下両主面が、絶縁体で被覆されている
ことを特徴とする。
【００１４】この第５発明のチップ型サーミスタは、前
記サーミスタ素子間に介装される前記絶縁体の厚みが１
０μｍ以上であることを特徴とする。
記サーミスタ素子間に介装される前記絶縁体の厚みが１
０μｍ以上であることを特徴とする。
【００１５】この第６の発明のチップ型サーミスタは、
前記積層されたサーミスタ素子の上下両主面のうち、少
なくとも一主面に絶縁板が貼り合わされていることを特
徴とする。
前記積層されたサーミスタ素子の上下両主面のうち、少
なくとも一主面に絶縁板が貼り合わされていることを特
徴とする。
【００１６】この第７の発明のチップ型サーミスタの製
造方法は、前記サーミスタ素子の内部用電極が形成され
る主面と側面とがなす角部が面取りされていることを特
徴とする。
造方法は、前記サーミスタ素子の内部用電極が形成され
る主面と側面とがなす角部が面取りされていることを特
徴とする。
【００１７】この第８の発明のチップ型サーミスタの製
造方法は、短冊状のサーミスタ素体を準備する工程と、
前記サーミスタ素体の長手方向に沿って一主面の大部分
から一側面を経由する一方内部用電極と、他主面の大部
分から他側面を経由する他方内部用電極とを、互いに絶
縁状態を保って形成する工程と、前記サーミスタ素体を
１個分のサーミスタ素子に切断する工程と、この特性サ
ーミスタ素子の主面同士を、この主面に形成された内部
用電極が互いに絶縁されるように絶縁体を介して複数枚
積み重ねて接続する工程と、この積層されたサーミスタ
素子の両側面に、前記内部用電極の側面部に電気的に接
続する外部電極を形成する工程と、を備えることを特徴
とする。
造方法は、短冊状のサーミスタ素体を準備する工程と、
前記サーミスタ素体の長手方向に沿って一主面の大部分
から一側面を経由する一方内部用電極と、他主面の大部
分から他側面を経由する他方内部用電極とを、互いに絶
縁状態を保って形成する工程と、前記サーミスタ素体を
１個分のサーミスタ素子に切断する工程と、この特性サ
ーミスタ素子の主面同士を、この主面に形成された内部
用電極が互いに絶縁されるように絶縁体を介して複数枚
積み重ねて接続する工程と、この積層されたサーミスタ
素子の両側面に、前記内部用電極の側面部に電気的に接
続する外部電極を形成する工程と、を備えることを特徴
とする。
【００１８】この第９の発明のチップ型サーミスタの製
造方法は、前記内部用電極を形成する工程が、長手方向
に沿って一主面の大部分から一側面を経由し他主面の一
部分に連なる一方内部用電極と、他主面の大部分から他
側面を経由し一主面の一部分に連なる他方内部用電極と
を、互いに絶縁状態を保って形成する工程であることを
特徴とする。
造方法は、前記内部用電極を形成する工程が、長手方向
に沿って一主面の大部分から一側面を経由し他主面の一
部分に連なる一方内部用電極と、他主面の大部分から他
側面を経由し一主面の一部分に連なる他方内部用電極と
を、互いに絶縁状態を保って形成する工程であることを
特徴とする。
【００１９】この第１０の発明のチップ型サーミスタの
製造方法は、前記内部用電極を形成する工程が、前記サ
ーミスタ素体の表面に電極を形成する工程と、一方内部
用電極と他方内部用電極との間の電極を除去して、互い
に絶縁状態を保つ工程と、を備えることを特徴とする。
製造方法は、前記内部用電極を形成する工程が、前記サ
ーミスタ素体の表面に電極を形成する工程と、一方内部
用電極と他方内部用電極との間の電極を除去して、互い
に絶縁状態を保つ工程と、を備えることを特徴とする。
【００２０】この第１１の発明のチップ型サーミスタの
製造方法は、前記積層されたサーミスタ素子の両側面を
除く四面のうち、少なくとも上下両主面を、前記絶縁体
で被覆する工程を備えることを特徴とする。
製造方法は、前記積層されたサーミスタ素子の両側面を
除く四面のうち、少なくとも上下両主面を、前記絶縁体
で被覆する工程を備えることを特徴とする。
【００２１】この第１２の発明のチップ型サーミスタの
製造方法は、前記積層されたサーミスタ素子の上下両主
面のうち、少なくとも一主面に絶縁板を貼り合わす工程
を備えることを特徴とする。
製造方法は、前記積層されたサーミスタ素子の上下両主
面のうち、少なくとも一主面に絶縁板を貼り合わす工程
を備えることを特徴とする。
【００２２】これにより、サーミスタ素子間の絶縁が確
実になり、サーミスタ素子を複数個積み重ねる際の、サ
ーミスタ素子の方向性をなくすことができる。さらに、
チップ型サーミスタが実装される回路基板の対向する表
面の温度を下げることができる。
実になり、サーミスタ素子を複数個積み重ねる際の、サ
ーミスタ素子の方向性をなくすことができる。さらに、
チップ型サーミスタが実装される回路基板の対向する表
面の温度を下げることができる。
【００２３】
【００２４】
【実施例１】この発明の１つの実施の形態について、図
１に示す、チップ型正特性サーミスタ１１を参照しなが
ら説明する。
１に示す、チップ型正特性サーミスタ１１を参照しなが
ら説明する。
【００２５】チップ型正特性サーミスタ１１は、３つの
板状の正特性サーミスタ素子１２を絶縁体１３を介して
積み重ねた構造を有し、その積層された正特性サーミス
タ素子１２の両側面には、外部電極１７、１８が形成さ
れている。
板状の正特性サーミスタ素子１２を絶縁体１３を介して
積み重ねた構造を有し、その積層された正特性サーミス
タ素子１２の両側面には、外部電極１７、１８が形成さ
れている。
【００２６】チップ型正特性サーミスタ１１は、以下の
製造方法で作製される。まず、図２（ａ）に示すよう
な、短冊状の正特性サーミスタ素体１４を準備し、図２
（ｂ）に示すように、正特性サーミスタ素体１４の表面
に、Ｎｉ膜Ｍを無電解めっきにより薄膜形成する。次
に、図２（ｃ）に示すように、正特性サーミスタ素体１
４の長手方向の側面に沿って側面に近い両主面のＮｉ膜
Ｍを筋状にサンドブラストで除去した後、一点鎖線Ｘ−
Ｘ’で切断する。これにより、図３に示すような、内部
用電極１５、１６が形成された、縦４．５mm、幅３．２
mm、高さ０．３mmの正特性サーミスタ素子１２を得た。
すなわち、内部用電極１５、１６は、正特性サーミスタ
素体１４の一主面の大部分から一側面を経由して他主面
の一部分に連なる一方内部用電極１５と、正特性サーミ
スタ素体１４の他主面の大部分から他側面を経由して一
主面の一部分に連なる他方内部用電極１６が、それぞれ
絶縁状態を保って形成されている。
製造方法で作製される。まず、図２（ａ）に示すよう
な、短冊状の正特性サーミスタ素体１４を準備し、図２
（ｂ）に示すように、正特性サーミスタ素体１４の表面
に、Ｎｉ膜Ｍを無電解めっきにより薄膜形成する。次
に、図２（ｃ）に示すように、正特性サーミスタ素体１
４の長手方向の側面に沿って側面に近い両主面のＮｉ膜
Ｍを筋状にサンドブラストで除去した後、一点鎖線Ｘ−
Ｘ’で切断する。これにより、図３に示すような、内部
用電極１５、１６が形成された、縦４．５mm、幅３．２
mm、高さ０．３mmの正特性サーミスタ素子１２を得た。
すなわち、内部用電極１５、１６は、正特性サーミスタ
素体１４の一主面の大部分から一側面を経由して他主面
の一部分に連なる一方内部用電極１５と、正特性サーミ
スタ素体１４の他主面の大部分から他側面を経由して一
主面の一部分に連なる他方内部用電極１６が、それぞれ
絶縁状態を保って形成されている。
【００２７】なお、正特性サーミタ素体１４は、無電解
めっきに先立ち、Ｎｉ膜Ｍが形成される主面と側面とが
なす各角部Ｋが面取りされていることが好ましい。これ
は、Ｎｉ膜Ｍが正特性サーミスタ素体１４の各角部Ｋに
均一に付着するとともに、内部用電極１５、１６が各角
部Ｋで切断され導通不良が起こるのを確実に防止するた
めである。
めっきに先立ち、Ｎｉ膜Ｍが形成される主面と側面とが
なす各角部Ｋが面取りされていることが好ましい。これ
は、Ｎｉ膜Ｍが正特性サーミスタ素体１４の各角部Ｋに
均一に付着するとともに、内部用電極１５、１６が各角
部Ｋで切断され導通不良が起こるのを確実に防止するた
めである。
【００２８】次に、一つ目の正特性サーミスタ素子１２
の一主面全面に例えばガラスペーストを塗布する。その
上に二つ目の正特性サーミスタ素子１２の他主面側を重
ねてその一主面全面にガラスペーストを塗布する。前述
と同様に、その上に三つ目の正特性サーミスタ素子１２
の他主面側を重ねてその一主面に全面もしくは、外部電
極形成部にあたる端部を残してガラスペーストを塗布す
る。さらに、一つ目の正特性サーミスタ素子１２の他主
面に全面もしくは、外部電極形成部にあたる端部を残し
てガラスペーストを塗布する。このようにして焼付ける
ことにより、正特性サーミスタ素子１２が絶縁体である
ガラス１３を介して３つ積み重ねて接続されるととも
に、この積層された正特性サーミスタ素子１２の上下両
主面にあたる、最外層の正特性サーミスタ素子１２の両
主面もガラス１３で被覆される。
の一主面全面に例えばガラスペーストを塗布する。その
上に二つ目の正特性サーミスタ素子１２の他主面側を重
ねてその一主面全面にガラスペーストを塗布する。前述
と同様に、その上に三つ目の正特性サーミスタ素子１２
の他主面側を重ねてその一主面に全面もしくは、外部電
極形成部にあたる端部を残してガラスペーストを塗布す
る。さらに、一つ目の正特性サーミスタ素子１２の他主
面に全面もしくは、外部電極形成部にあたる端部を残し
てガラスペーストを塗布する。このようにして焼付ける
ことにより、正特性サーミスタ素子１２が絶縁体である
ガラス１３を介して３つ積み重ねて接続されるととも
に、この積層された正特性サーミスタ素子１２の上下両
主面にあたる、最外層の正特性サーミスタ素子１２の両
主面もガラス１３で被覆される。
【００２９】このとき、各正特性サーミスタ素子１２間
に介装されるガラス１３の厚みは、ガラス１３を介して
向かい合う内部用電極１５、１６間の絶縁を確実にする
ために１０μｍ以上であることが好ましい。
に介装されるガラス１３の厚みは、ガラス１３を介して
向かい合う内部用電極１５、１６間の絶縁を確実にする
ために１０μｍ以上であることが好ましい。
【００３０】さらに、この積層された正特性サーミスタ
素子１２の両側面に露出した内部用電極１５、１６をそ
れぞれ電気的に接続できるように、積層体の両側面にＡ
ｇ焼付けによる外部電極１７、１８を形成することによ
り、チップ型正特性サーミスタ１１を得る。
素子１２の両側面に露出した内部用電極１５、１６をそ
れぞれ電気的に接続できるように、積層体の両側面にＡ
ｇ焼付けによる外部電極１７、１８を形成することによ
り、チップ型正特性サーミスタ１１を得る。
【００３１】なお、積層された正特性サーミスタ素子１
２は、上下両主面および端面（図１に示した断面図にお
ける手前側面および向う側面）にも、全面もしくは、外
部電極１７、１８形成部を残してガラスペーストを塗布
し、焼付けてもよい。これにより、積層された正特性サ
ーミスタ素子１２の両側面を除く四面が絶縁体であるガ
ラス１３で被覆される。
２は、上下両主面および端面（図１に示した断面図にお
ける手前側面および向う側面）にも、全面もしくは、外
部電極１７、１８形成部を残してガラスペーストを塗布
し、焼付けてもよい。これにより、積層された正特性サ
ーミスタ素子１２の両側面を除く四面が絶縁体であるガ
ラス１３で被覆される。
【００３２】また、正特性サーミスタ素子１２をガラス
１３で張り合わせて積層した後、ガラスペーストに浸漬
して積層体表面をガラス１３で被覆し、この積層体の両
側面にＡｇペーストを塗布してから、一体焼付けして外
部電極１７、１８を形成してもよい。積層体の両側面を
被覆するガラス１３は、焼付けにより、上に重ねたＡｇ
中に拡散し、積層された正特性サーミスタ素子１２の両
側面に、内部用電極１５，１６の側面側電極に導通する
外部電極１７、１８が形成される。この方法によれば、
ガラスペーストを塗布するよりも容易に、積層された正
特性サーミスタ素子１２の両側面を除く四面をガラス１
３で被覆することができる。
１３で張り合わせて積層した後、ガラスペーストに浸漬
して積層体表面をガラス１３で被覆し、この積層体の両
側面にＡｇペーストを塗布してから、一体焼付けして外
部電極１７、１８を形成してもよい。積層体の両側面を
被覆するガラス１３は、焼付けにより、上に重ねたＡｇ
中に拡散し、積層された正特性サーミスタ素子１２の両
側面に、内部用電極１５，１６の側面側電極に導通する
外部電極１７、１８が形成される。この方法によれば、
ガラスペーストを塗布するよりも容易に、積層された正
特性サーミスタ素子１２の両側面を除く四面をガラス１
３で被覆することができる。
【００３３】このチップ型正特性サーミスタ１１は、積
み重ねられた正特性サーミスタ素子１２の間に絶縁に十
分な厚みのガラス１３が介装されており、正特性サーミ
スタ素子１２を積み重ねるに際し、正特性サーミスタ素
子１２の内部用電極１５、１６の向きにかかわらず、隣
り合う正特性サーミスタ素子１２の内部用電極１５、１
６間同士が確実に絶縁される。このため、積層された正
特性サーミスタ素子１２の両端面に外部電極１７、１８
を形成することにより、複数の正特性サーミスタ素子１
２を電気的にそれぞれ並列に接続することができる。
み重ねられた正特性サーミスタ素子１２の間に絶縁に十
分な厚みのガラス１３が介装されており、正特性サーミ
スタ素子１２を積み重ねるに際し、正特性サーミスタ素
子１２の内部用電極１５、１６の向きにかかわらず、隣
り合う正特性サーミスタ素子１２の内部用電極１５、１
６間同士が確実に絶縁される。このため、積層された正
特性サーミスタ素子１２の両端面に外部電極１７、１８
を形成することにより、複数の正特性サーミスタ素子１
２を電気的にそれぞれ並列に接続することができる。
【００３４】また、このチップ型正特性サーミスタ１１
は、内部用電極１５、１６が積層体の両側面に露出して
いるため、外部電極１７、１８と確実に電気的接続で
き、信頼性が向上する。
は、内部用電極１５、１６が積層体の両側面に露出して
いるため、外部電極１７、１８と確実に電気的接続で
き、信頼性が向上する。
【００３５】また、上下最外層の正特性サーミスタ素子
１２は、上主面、側面、下主面の３面に連なる内部用電
極１５、１６が形成されているために、外部電極１７、
１８が主面側に回り込んでも他方の内部用電極１６、１
５との絶縁が確実である。
１２は、上主面、側面、下主面の３面に連なる内部用電
極１５、１６が形成されているために、外部電極１７、
１８が主面側に回り込んでも他方の内部用電極１６、１
５との絶縁が確実である。
【００３６】さらに、このチップ型正特性サーミスタ１
１は、積層された正特性サーミスタ素子の両側面を除く
四面のうち、少なくとも上下両主面をガラス１３で被覆
することで、チップ型正特性サーミスタ１１を回路基板
に実装してランドに搭載したときの、位置ずれによるシ
ョートを防止できる。
１は、積層された正特性サーミスタ素子の両側面を除く
四面のうち、少なくとも上下両主面をガラス１３で被覆
することで、チップ型正特性サーミスタ１１を回路基板
に実装してランドに搭載したときの、位置ずれによるシ
ョートを防止できる。
【００３７】
【実施例２】次に、この発明の他の実施の形態につい
て、図４、図５を用いて説明する。ただし、前述のチッ
プ型正特性サーミスタ１１と同一のものについては同一
の符号を付し、詳細な説明を省略する。
て、図４、図５を用いて説明する。ただし、前述のチッ
プ型正特性サーミスタ１１と同一のものについては同一
の符号を付し、詳細な説明を省略する。
【００３８】まず、前述の正特性サーミスタ素子１２に
加え、新たに、図４に示すような、正特性サーミスタ素
子１２ａを準備する。正特性サーミスタ１２ａには、正
特性サーミスタ素体１４の一側面から一主面の大部分に
つながる一方内部用電極１５ａと、他側面から他主面の
大部分につながる他方内部用電極１６ｂとが形成されて
いる。すなわち、正特性サーミスタ１２ａの内部用電極
１５ａ、１６ａは、２面に連なって断面形状がほぼＬ字
状に、それぞれ絶縁状態を保って形成されている。
加え、新たに、図４に示すような、正特性サーミスタ素
子１２ａを準備する。正特性サーミスタ１２ａには、正
特性サーミスタ素体１４の一側面から一主面の大部分に
つながる一方内部用電極１５ａと、他側面から他主面の
大部分につながる他方内部用電極１６ｂとが形成されて
いる。すなわち、正特性サーミスタ１２ａの内部用電極
１５ａ、１６ａは、２面に連なって断面形状がほぼＬ字
状に、それぞれ絶縁状態を保って形成されている。
【００３９】次に、正特性サーミスタ素子１２の一主面
全面にガラスペーストを塗布し、その上に正特性サーミ
スタ素子１２ａの他主面側を重ねてその一主面全面にガ
ラスペーストを塗布する。続いて、その上に正特性サー
ミスタ素子１２の他主面側を重ねてその一主面に全面も
しくは、外部電極形成部にあたる端部を残してガラスペ
ーストを塗布する。さらに、一つ目の正特性サーミスタ
素子１２の他主面に全面もしくは、外部電極形成部にあ
たる端部を残してガラスペーストを塗布し、この積層体
を焼付ける。
全面にガラスペーストを塗布し、その上に正特性サーミ
スタ素子１２ａの他主面側を重ねてその一主面全面にガ
ラスペーストを塗布する。続いて、その上に正特性サー
ミスタ素子１２の他主面側を重ねてその一主面に全面も
しくは、外部電極形成部にあたる端部を残してガラスペ
ーストを塗布する。さらに、一つ目の正特性サーミスタ
素子１２の他主面に全面もしくは、外部電極形成部にあ
たる端部を残してガラスペーストを塗布し、この積層体
を焼付ける。
【００４０】さらに、この積層された正特性サーミスタ
素子１２、１２ａの両側面に露出した内部用電極１５、
１５ａ、１６、１６ａをそれぞれ電気的に接続できるよ
うに、積層体の両側面にＡｇ焼付けによる外部電極１
７、１８を形成する。
素子１２、１２ａの両側面に露出した内部用電極１５、
１５ａ、１６、１６ａをそれぞれ電気的に接続できるよ
うに、積層体の両側面にＡｇ焼付けによる外部電極１
７、１８を形成する。
【００４１】このようにして得られたチップ型正特性サ
ーミスタ１１ａは、前述のチップ型正特性サーミスタ１
１と比較して、二つ目の正特性サーミスタ素子１２ａの
内部用電極１５ａ、１６ａの対向面積が大きい。したが
って、並列に接続された正特性サーミスタ素子１２、１
２ａの合成抵抗をより低抵抗化できる。
ーミスタ１１ａは、前述のチップ型正特性サーミスタ１
１と比較して、二つ目の正特性サーミスタ素子１２ａの
内部用電極１５ａ、１６ａの対向面積が大きい。したが
って、並列に接続された正特性サーミスタ素子１２、１
２ａの合成抵抗をより低抵抗化できる。
【００４２】
【実施例３】次に、この発明のその他の実施の形態につ
いて、図６を用いて説明する。ただし、前述のチップ型
正特性サーミスタ１１と同一のものについては同一の符
号を付し、詳細な説明を省略する。
いて、図６を用いて説明する。ただし、前述のチップ型
正特性サーミスタ１１と同一のものについては同一の符
号を付し、詳細な説明を省略する。
【００４３】まず、前述の正特性サーミスタ素子１２に
加え、新たに内部用電極１５、１６を形成しない正特性
サーミスタ素体１４の単板を準備する。
加え、新たに内部用電極１５、１６を形成しない正特性
サーミスタ素体１４の単板を準備する。
【００４４】次に、正特性サーミスタ素体１４の単板の
一主面全面にガラスペーストを塗布し、その上に正特性
サーミスタ素子１２の他主面側を重ねてその一主面全面
にガラスペーストを塗布する。続いて、その上に正特性
サーミスタ素子１２の他主面側を重ねてその一主面全面
にガラスペーストを塗布する。さらに、その上に正特性
サーミスタ素子１２の他主面側を重ねてその一主面に全
面もしくは、外部電極形成部にあたる端部を残してガラ
スペーストを塗布する。このようにして焼付けることに
より、一つ目の正特性サーミスタ素子１２の他主面に、
ガラスペーストを介して、正特性サーミスタ素体１４が
貼り合わされる。
一主面全面にガラスペーストを塗布し、その上に正特性
サーミスタ素子１２の他主面側を重ねてその一主面全面
にガラスペーストを塗布する。続いて、その上に正特性
サーミスタ素子１２の他主面側を重ねてその一主面全面
にガラスペーストを塗布する。さらに、その上に正特性
サーミスタ素子１２の他主面側を重ねてその一主面に全
面もしくは、外部電極形成部にあたる端部を残してガラ
スペーストを塗布する。このようにして焼付けることに
より、一つ目の正特性サーミスタ素子１２の他主面に、
ガラスペーストを介して、正特性サーミスタ素体１４が
貼り合わされる。
【００４５】さらに、この積層された正特性サーミスタ
素子１２、正特性サーミスタ素体１４の両側面に露出し
た内部用電極１５、１６をそれぞれ電気的に接続できる
ように、積層体の両側面にＡｇ焼付けによる外部電極１
７ｂ、１８ｂを形成する。
素子１２、正特性サーミスタ素体１４の両側面に露出し
た内部用電極１５、１６をそれぞれ電気的に接続できる
ように、積層体の両側面にＡｇ焼付けによる外部電極１
７ｂ、１８ｂを形成する。
【００４６】一般にセラミックスを低抵抗化すると、素
子の発熱が大きくなり、この熱が回路基板にも伝わって
回路基板温度が上昇し、回路基板のみならず周辺部品に
も悪影響を及ぼすという問題があった。
子の発熱が大きくなり、この熱が回路基板にも伝わって
回路基板温度が上昇し、回路基板のみならず周辺部品に
も悪影響を及ぼすという問題があった。
【００４７】上述のようにして得られたチップ型正特性
サーミスタ１１ｂは、回路基板に対向する面に貼り合わ
された正特性サーミスタ素体１４により、正特性サーミ
スタ素子１２の発熱を回路基板に伝わりにくくし、実装
時の回路基板温度の上昇を抑えることができる。
サーミスタ１１ｂは、回路基板に対向する面に貼り合わ
された正特性サーミスタ素体１４により、正特性サーミ
スタ素子１２の発熱を回路基板に伝わりにくくし、実装
時の回路基板温度の上昇を抑えることができる。
【００４８】表１は、実施例１のチップ型正特性サーミ
スタ１１と、この実施例３のチップ型正特性サーミスタ
１１ｂを回路基板に実装し、それぞれに電圧を印加した
場合、チップ型正特性サーミスタに対向する回路基板の
それぞれの表面温度を比較したものである。
スタ１１と、この実施例３のチップ型正特性サーミスタ
１１ｂを回路基板に実装し、それぞれに電圧を印加した
場合、チップ型正特性サーミスタに対向する回路基板の
それぞれの表面温度を比較したものである。
【００４９】
【表１】
【００５０】表１に示すように、チップ型正特性サーミ
スタに対向する回路基板の表面温度は、チップ型正特性
サーミスタ１１が平均値１５０．５℃であるのに対し、
チップ型正特性サーミスタ１１ｂは平均値１０９．３℃
と４０℃以上も差があった。このことから、チップ型正
特性サーミスタ１１ｂは、正特性サーミスタ素子１２の
発熱が回路基板に伝わりにくく、回路基板に実装したと
き、回路基板温度が上昇しにくいといえる。
スタに対向する回路基板の表面温度は、チップ型正特性
サーミスタ１１が平均値１５０．５℃であるのに対し、
チップ型正特性サーミスタ１１ｂは平均値１０９．３℃
と４０℃以上も差があった。このことから、チップ型正
特性サーミスタ１１ｂは、正特性サーミスタ素子１２の
発熱が回路基板に伝わりにくく、回路基板に実装したと
き、回路基板温度が上昇しにくいといえる。
【００５１】なお、正特性サーミスタ素体１４は、その
他電極１７ｂ、１８ｂ間の抵抗値が１０6Ω以上の絶縁
体に近い材料からなるものであればよい。
他電極１７ｂ、１８ｂ間の抵抗値が１０6Ω以上の絶縁
体に近い材料からなるものであればよい。
【００５２】また、正特性サーミスタ素体１４は、積層
された正特性サーミスタ素子１２のうち最上層の正特性
サーミスタ素子１２の一主面にもガラスペーストを介し
て貼り合わせ、チップ型正特性サーミスタ１１ｂの上下
両主面に正特性サーミスタ素体１４を貼り合わせてもよ
い。
された正特性サーミスタ素子１２のうち最上層の正特性
サーミスタ素子１２の一主面にもガラスペーストを介し
て貼り合わせ、チップ型正特性サーミスタ１１ｂの上下
両主面に正特性サーミスタ素体１４を貼り合わせてもよ
い。
【００５３】なお、実施例１〜実施例３において、内部
用電極１５、１６および１５ａ、１６ａは、オーミック
性を示す金属からなるものであればよく、Ｎｉ以外の、
例えばＣｒやＡｌでもよい。またその形成方法も、スパ
ッタ、蒸着、印刷焼付け、あるいはそれらの組み合わせ
でもよい。
用電極１５、１６および１５ａ、１６ａは、オーミック
性を示す金属からなるものであればよく、Ｎｉ以外の、
例えばＣｒやＡｌでもよい。またその形成方法も、スパ
ッタ、蒸着、印刷焼付け、あるいはそれらの組み合わせ
でもよい。
【００５４】さらに、外部電極１７、１８は、半田付け
性のよい金属からなるものであればよく、焼付けＡｇの
上層に、Ｓｎなどの、はんだ付けに適した上層膜を形成
してもよい。またその形成方法も、スパッタ、蒸着、印
刷焼付け、めっき、あるいはそれらの組み合わせでもよ
い。
性のよい金属からなるものであればよく、焼付けＡｇの
上層に、Ｓｎなどの、はんだ付けに適した上層膜を形成
してもよい。またその形成方法も、スパッタ、蒸着、印
刷焼付け、めっき、あるいはそれらの組み合わせでもよ
い。
【００５５】なお、この実施例におけるチップ型正特性
サーミスタ１１、１１ａ、１１ｂは、正特性サーミスタ
素子１２、もしくは正特性サーミスタ素子１２ａを、３
つ積み重ねたものであるが、積み重ねる枚数は任意であ
り、使用目的によって自由に増減することができる。実
際に製造する場合には、５〜６枚積層することが好まし
い。
サーミスタ１１、１１ａ、１１ｂは、正特性サーミスタ
素子１２、もしくは正特性サーミスタ素子１２ａを、３
つ積み重ねたものであるが、積み重ねる枚数は任意であ
り、使用目的によって自由に増減することができる。実
際に製造する場合には、５〜６枚積層することが好まし
い。
【００５６】また、この実施例では、積み重ねた正特性
サーミスタ素子１２、正特性サーミスタ素子１２ａもし
くは正特性サーミスタ素体１４をガラス１３で接着した
が、ガラス１３の他、樹脂などの絶縁材料を用いてもよ
い。
サーミスタ素子１２、正特性サーミスタ素子１２ａもし
くは正特性サーミスタ素体１４をガラス１３で接着した
が、ガラス１３の他、樹脂などの絶縁材料を用いてもよ
い。
【００５７】さらにまた、この実施例では、正特性サー
ミスタ素子１２もしくは正特性サーミスタ素子１２ａを
積み重ねる際にガラス１３を介したが、あらかじめ、個
々の正特性サーミスタ素子１２、もしくは正特性サーミ
スタ素子１２ａにガラスペーストを塗布して絶縁処理を
行っておいてから、接続してもよい。この方法によれ
ば、正特性サーミスタ素子１２もしくは正特性サーミス
タ素子１２ａ間のガラス１３を所定の厚みにするととも
に、正特性サーミスタ素子１２もしくは正特性サーミス
タ素子１２ａ間の絶縁をより確実にすることができる。
ミスタ素子１２もしくは正特性サーミスタ素子１２ａを
積み重ねる際にガラス１３を介したが、あらかじめ、個
々の正特性サーミスタ素子１２、もしくは正特性サーミ
スタ素子１２ａにガラスペーストを塗布して絶縁処理を
行っておいてから、接続してもよい。この方法によれ
ば、正特性サーミスタ素子１２もしくは正特性サーミス
タ素子１２ａ間のガラス１３を所定の厚みにするととも
に、正特性サーミスタ素子１２もしくは正特性サーミス
タ素子１２ａ間の絶縁をより確実にすることができる。
【００５８】なお、上記した実施例では正特性サーミス
タについて説明したが、負特性サーミスタで構成しても
よい。
タについて説明したが、負特性サーミスタで構成しても
よい。
【００５９】
【発明の効果】以上述べたように、この発明によるチッ
プ型サーミスタは、板状のサーミスタ素子を積み重ねて
並列接続にしたことで、その合成抵抗を正特性サーミス
タ素子の数に応じて減少させることができ、低抵抗化が
はかれる。
プ型サーミスタは、板状のサーミスタ素子を積み重ねて
並列接続にしたことで、その合成抵抗を正特性サーミス
タ素子の数に応じて減少させることができ、低抵抗化が
はかれる。
【００６０】さらに、サーミスタ素子を積み重ねること
により、サーミスタ素子の機械的強度を向上させ、薄板
状のサーミスタ素子の使用を可能とする。
により、サーミスタ素子の機械的強度を向上させ、薄板
状のサーミスタ素子の使用を可能とする。
【００６１】また、サーミスタ素子を、絶縁に十分な厚
みの絶縁体に近い材料からなる板を介して積み重ねるた
め、積み重ねるときのサーミスタ素子に方向を特定する
必要がなくなり、製造が容易になる。
みの絶縁体に近い材料からなる板を介して積み重ねるた
め、積み重ねるときのサーミスタ素子に方向を特定する
必要がなくなり、製造が容易になる。
【００６２】さらに、内部用電極をサーミスタ素子の一
主面から側面に延びて形成するため、外部電極と側面と
の接触面積が十分に確保できて確実な電気的導通が得ら
れる。
主面から側面に延びて形成するため、外部電極と側面と
の接触面積が十分に確保できて確実な電気的導通が得ら
れる。
【００６３】さらにまた、チップ型サーミスタの最下層
に絶縁体に近い材料からなる板を貼り合わせることによ
り、チップ型サーミスタに対向する回路基板の表面温度
を下げることができて、回路基板や周辺部品への熱によ
る影響を低減させることができる。
に絶縁体に近い材料からなる板を貼り合わせることによ
り、チップ型サーミスタに対向する回路基板の表面温度
を下げることができて、回路基板や周辺部品への熱によ
る影響を低減させることができる。
【図１】この発明に係る一つの実施の形態のチップ型正
特性サーミスタの断面図である。
特性サーミスタの断面図である。
【図２】正特性サーミスタ素子の製造方法を示してお
り、（ａ）は短冊状の正特性サーミスタ素体、（ｂ）は
Ｎｉ膜を形成した正特性サーミスタ素体、（ｃ）は不要
なＮｉ膜を除去した正特性サーミスタ素体である。
り、（ａ）は短冊状の正特性サーミスタ素体、（ｂ）は
Ｎｉ膜を形成した正特性サーミスタ素体、（ｃ）は不要
なＮｉ膜を除去した正特性サーミスタ素体である。
【図３】図２（ｃ）の正特性サーミスタ素体を一点鎖線
Ｘ−Ｘ’で切断した正特性サーミスタ素子の断面図であ
る。
Ｘ−Ｘ’で切断した正特性サーミスタ素子の断面図であ
る。
【図４】この発明に係る他の実施の形態の正特性サーミ
スタ素子の断面図である。
スタ素子の断面図である。
【図５】この発明に係る他の実施の形態のチップ型正特
性サーミスタの断面図である。
性サーミスタの断面図である。
【図６】この発明に係るその他の実施の形態のチップ型
正特性サーミスタの断面図である。
正特性サーミスタの断面図である。
【図７】一つの従来例のチップ型正特性サーミスタの断
面図である。
面図である。
【図８】他の従来例のチップ型正特性サーミスタの断面
図である。
図である。
１１、１１ａ、１１ｂ チップ型正特性サー
ミスタ １２、１２ａ 正特性サーミスタ素
子 １３ 絶縁材 １４ 正特性サーミスタ素
体 １５、１６、１５ａ、１６ａ 内部用電極 １７、、１７ｂ、１８、１８ｂ 外部電極
ミスタ １２、１２ａ 正特性サーミスタ素
子 １３ 絶縁材 １４ 正特性サーミスタ素
体 １５、１６、１５ａ、１６ａ 内部用電極 １７、、１７ｂ、１８、１８ｂ 外部電極
Claims (12)
- 【請求項１】 板状のサーミスタ素子に、側面側電極
と、この側面側電極につながる主面側電極とからなる内
部用電極が、互いに絶縁状態を保って形成されており、 前記サーミスタ素子は、その主面同士が絶縁体を介して
複数枚積み重ねて接続され、 この積層されたサーミスタ素子の両側面に、前記側面側
電極に電気的に接続する外部電極が形成されていること
を特徴とするチップ型サーミスタ。 - 【請求項２】 前記サーミスタ素子は、一側面から一主
面の大部分につながる一方内部用電極と、他側面から他
主面の大部分につながる他方内部用電極とが、互いに絶
縁状態を保って形成されていることを特徴とする請求項
１記載のチップ型サーミスタ。 - 【請求項３】 前記サーミスタ素子は、一主面の大部分
から一側面を経由して他主面の一部分に連なる一方内部
用電極と、他主面の大部分から他側面を経由して一主面
の一部分に連なる他方内部用電極とが、互いに絶縁状態
を保って形成されていることを特徴とする請求項１記載
のチップ型サーミスタ。 - 【請求項４】 前記積層されたサーミスタ素子の両側面
を除く四面のうち、少なくとも上下両主面が、絶縁体で
被覆されていることを特徴とする請求項1から請求項３
のいずれかに記載のチップ型サーミスタ。 - 【請求項５】 前記サーミスタ素子間に介装される前記
絶縁体の厚みが１０μｍ以上であることを特徴とする請
求項1から請求項４のいずれかに記載のチップ型サーミ
スタ。 - 【請求項６】 前記積層されたサーミスタ素子の上下両
主面のうち、少なくとも一主面に絶縁板が貼り合わされ
ていることを特徴とする請求項1から請求項５のいずれ
かに記載のチップ型サーミスタ。 - 【請求項７】 前記サーミスタ素子の内部用電極が形成
される主面と側面とがなす角部が面取りされていること
を特徴とする請求項１から請求項６のいずれかに記載の
チップ型サーミスタ。 - 【請求項８】 短冊状のサーミスタ素体を準備する工程
と、 前記サーミスタ素体の長手方向に沿って、一側面から一
主面の大部分につながる一方内部用電極と、他側面から
他主面の大部分につながる他方内部用電極とを、互いに
絶縁状態を保って形成する工程と、 前記サーミスタ素体を１個分のサーミスタ素子に切断す
る工程と、 このサーミスタ素子の主面同士を、この主面に形成され
た内部用電極が互いに絶縁されるように絶縁体を介して
複数枚積み重ねて接続する工程と、 この積層されたサーミスタ素子の両側面に、前記内部用
電極の側面部に電気的に接続する外部電極を形成する工
程とを備えることを特徴とするチップ型サーミスタの製
造方法。 - 【請求項９】 前記内部用電極を形成する工程が、長手
方向に沿って一主面の大部分から一側面を経由し他主面
の一部分に連なる一方内部用電極と、他主面の大部分か
ら他側面を経由し一主面の一部分に連なる他方内部用電
極とを、互いに絶縁状態を保って形成する工程であるこ
とを特徴とする請求項８記載のチップ型サーミスタの製
造方法。 - 【請求項１０】 前記内部用電極を形成する工程は、前
記サーミスタ素体の表面に電極を形成する工程と、一方
内部用電極と他方内部用電極との間の電極を除去して、
互いに絶縁状態を保つ工程と、を備えることを特徴とす
る請求項８または請求項９記載のチップ型サーミスタの
製造方法。 - 【請求項１１】 前記積層されたサーミスタ素子の両側
面を除く四面のうち、少なくとも上下両主面を、前記絶
縁体で被覆する工程を備えることを特徴とする請求項８
から請求項１０のいずれかに記載のチップ型サーミスタ
の製造方法。 - 【請求項１２】 前記積層されたサーミスタ素子の上下
両主面のうち、少なくとも一主面に絶縁板を貼り合わす
工程を備えることを特徴とする請求項８から請求項１１
のいずれかに記載のチップ型サーミスタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11037546A JP2000082603A (ja) | 1998-07-08 | 1999-02-16 | チップ型サ―ミスタおよびその製造方法 |
| TW088106799A TW434587B (en) | 1998-07-08 | 1999-04-28 | Chip thermistors and methods of making same |
| SG1999001977A SG74138A1 (en) | 1998-07-08 | 1999-04-29 | Chip thermistors and methods of making same |
| US09/327,906 US6040755A (en) | 1998-07-08 | 1999-06-08 | Chip thermistors and methods of making same |
| DE19927948A DE19927948B4 (de) | 1998-07-08 | 1999-06-18 | Chipthermistoren und Verfahren zum Herstellen derselben |
| KR1019990027430A KR100312735B1 (ko) | 1998-07-08 | 1999-07-08 | 칩 써미스터 및 이의 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-192832 | 1998-07-08 | ||
| JP19283298 | 1998-07-08 | ||
| JP11037546A JP2000082603A (ja) | 1998-07-08 | 1999-02-16 | チップ型サ―ミスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000082603A true JP2000082603A (ja) | 2000-03-21 |
Family
ID=26376671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11037546A Pending JP2000082603A (ja) | 1998-07-08 | 1999-02-16 | チップ型サ―ミスタおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6040755A (ja) |
| JP (1) | JP2000082603A (ja) |
| KR (1) | KR100312735B1 (ja) |
| DE (1) | DE19927948B4 (ja) |
| SG (1) | SG74138A1 (ja) |
| TW (1) | TW434587B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8237409B2 (en) | 2007-09-27 | 2012-08-07 | Samsung Sdi Co., Ltd. | Protection circuit module of secondary battery and secondary battery using the same |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2761204B1 (fr) * | 1997-03-24 | 1999-05-14 | Siemens Automotive Sa | Dispositif de distribution d'energie electrique dans plusieurs circuits alimentes en paralleles, et procede de fabrication de ce dispositif |
| JP3402226B2 (ja) * | 1998-11-19 | 2003-05-06 | 株式会社村田製作所 | チップサーミスタの製造方法 |
| JP3736602B2 (ja) * | 1999-04-01 | 2006-01-18 | 株式会社村田製作所 | チップ型サーミスタ |
| JP3628222B2 (ja) * | 2000-01-14 | 2005-03-09 | ソニーケミカル株式会社 | Ｐｔｃ素子の製造方法 |
| EP1277215B1 (de) * | 2000-04-25 | 2009-06-24 | Epcos Ag | Elektrisches bauelement, verfahren zu dessen herstellung und dessen verwendung |
| US6686827B2 (en) * | 2001-03-28 | 2004-02-03 | Protectronics Technology Corporation | Surface mountable laminated circuit protection device and method of making the same |
| JP2003133166A (ja) * | 2001-10-26 | 2003-05-09 | Murata Mfg Co Ltd | セラミック電子部品 |
| KR100437895B1 (ko) * | 2001-11-14 | 2004-06-25 | 엘지전선 주식회사 | 반복 사용이 가능한 실린더형 ｐｔｃ 퓨즈 |
| JP3857571B2 (ja) * | 2001-11-15 | 2006-12-13 | タイコ エレクトロニクス レイケム株式会社 | ポリマーｐｔｃサーミスタおよび温度センサ |
| US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| US6960366B2 (en) * | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
| US7463474B2 (en) * | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
| US7177137B2 (en) * | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
| US7576968B2 (en) * | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
| US6982863B2 (en) * | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| US7367114B2 (en) * | 2002-08-26 | 2008-05-06 | Littelfuse, Inc. | Method for plasma etching to manufacture electrical devices having circuit protection |
| DE10316194B4 (de) * | 2003-04-09 | 2012-10-11 | Webasto Ag | Luftheizgerät mit einer Vorrichtung zur Flammüberwachung |
| JP3924563B2 (ja) * | 2003-12-26 | 2007-06-06 | Ｔｄｋ株式会社 | 積層型チップバリスタ |
| TWI265534B (en) * | 2003-12-31 | 2006-11-01 | Polytronics Technology Corp | Over-current protection apparatus |
| TWM254809U (en) * | 2004-03-09 | 2005-01-01 | Protectronics Technology Corp | Multi-layer over-current protector |
| DE102005050638B4 (de) * | 2005-10-20 | 2020-07-16 | Tdk Electronics Ag | Elektrisches Bauelement |
| TW200903527A (en) * | 2007-03-19 | 2009-01-16 | Murata Manufacturing Co | Laminated positive temperature coefficient thermistor |
| US20090027821A1 (en) * | 2007-07-26 | 2009-01-29 | Littelfuse, Inc. | Integrated thermistor and metallic element device and method |
| US8659384B2 (en) * | 2009-09-16 | 2014-02-25 | Littelfuse, Inc. | Metal film surface mount fuse |
| JP5304757B2 (ja) * | 2010-09-06 | 2013-10-02 | Ｔｄｋ株式会社 | セラミック積層ｐｔｃサーミスタ |
| US20150235744A1 (en) * | 2014-02-20 | 2015-08-20 | Fuzetec Technology Co., Ltd. | Pptc over-current protection device |
| FR3067870B1 (fr) * | 2017-06-16 | 2021-01-01 | Schneider Electric Ind Sas | Appareil de protection electrique comportant un dispositif limiteur de courant |
| CN116487135B (zh) * | 2023-06-01 | 2023-11-10 | 中山敏瓷科技有限公司 | 一种片式ntc热敏电阻及其制备用装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128514A (ja) * | 1985-11-29 | 1987-06-10 | 株式会社村田製作所 | 磁器電子部品 |
| JPH06231906A (ja) * | 1993-01-28 | 1994-08-19 | Mitsubishi Materials Corp | サーミスタ |
| US5488348A (en) * | 1993-03-09 | 1996-01-30 | Murata Manufacturing Co., Ltd. | PTC thermistor |
| JPH06267709A (ja) * | 1993-03-15 | 1994-09-22 | Murata Mfg Co Ltd | 正特性サーミスタ |
| JPH06302404A (ja) * | 1993-04-16 | 1994-10-28 | Murata Mfg Co Ltd | 積層型正特性サ−ミスタ |
| US5907272A (en) * | 1996-01-22 | 1999-05-25 | Littelfuse, Inc. | Surface mountable electrical device comprising a PTC element and a fusible link |
-
1999
- 1999-02-16 JP JP11037546A patent/JP2000082603A/ja active Pending
- 1999-04-28 TW TW088106799A patent/TW434587B/zh active
- 1999-04-29 SG SG1999001977A patent/SG74138A1/en unknown
- 1999-06-08 US US09/327,906 patent/US6040755A/en not_active Expired - Lifetime
- 1999-06-18 DE DE19927948A patent/DE19927948B4/de not_active Expired - Lifetime
- 1999-07-08 KR KR1019990027430A patent/KR100312735B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8237409B2 (en) | 2007-09-27 | 2012-08-07 | Samsung Sdi Co., Ltd. | Protection circuit module of secondary battery and secondary battery using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000011572A (ko) | 2000-02-25 |
| US6040755A (en) | 2000-03-21 |
| DE19927948B4 (de) | 2004-09-30 |
| TW434587B (en) | 2001-05-16 |
| KR100312735B1 (ko) | 2001-11-03 |
| SG74138A1 (en) | 2000-07-18 |
| DE19927948A1 (de) | 2000-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000082603A (ja) | チップ型サ―ミスタおよびその製造方法 | |
| JP3402226B2 (ja) | チップサーミスタの製造方法 | |
| JPH04333295A (ja) | 電歪効果素子およびその製造方法 | |
| JP2019067793A (ja) | 電子部品 | |
| JP3736602B2 (ja) | チップ型サーミスタ | |
| US9984822B2 (en) | Electronic component | |
| JP3440883B2 (ja) | チップ型負特性サーミスタ | |
| JP5786751B2 (ja) | 積層電子部品 | |
| JPS63153870A (ja) | 電歪効果素子 | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JP5131264B2 (ja) | 積層コンデンサ | |
| JP5240286B2 (ja) | チップサーミスタ及びチップサーミスタの製造方法 | |
| US11791070B2 (en) | NTC thermistor element | |
| JPS6380585A (ja) | 電歪効果素子 | |
| US11527361B2 (en) | Electronic component with expansion member for preventing overcurrent | |
| WO2024075404A1 (ja) | チップ型電子部品 | |
| JPH06260302A (ja) | チップ型ｐｔｃサーミスタ | |
| JPH0644101U (ja) | チップ型正特性サーミスタ素子 | |
| JPH0774005A (ja) | チップ型セラミックサ−ミスタ | |
| JP2000082607A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH11265804A (ja) | Ｎｔｃサーミスタ素子 | |
| JP2000311801A (ja) | チップ型有機質サーミスタおよびその製造方法 | |
| JP2001237106A (ja) | チップ型抵抗素子及びその製造方法 | |
| JPH11121206A (ja) | サーミスタ | |
| JP2001250702A (ja) | チップ型積層抵抗素子 |