JPH11265804A - Ntcサーミスタ素子 - Google Patents

Ntcサーミスタ素子

Info

Publication number
JPH11265804A
JPH11265804A JP6731898A JP6731898A JPH11265804A JP H11265804 A JPH11265804 A JP H11265804A JP 6731898 A JP6731898 A JP 6731898A JP 6731898 A JP6731898 A JP 6731898A JP H11265804 A JPH11265804 A JP H11265804A
Authority
JP
Japan
Prior art keywords
electrodes
electrode
thermistor element
thermistor
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6731898A
Other languages
English (en)
Inventor
Tatsuya Yoshimura
達也 吉村
Minoru Shimada
実 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP6731898A priority Critical patent/JPH11265804A/ja
Publication of JPH11265804A publication Critical patent/JPH11265804A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【課題】 セラミックスの焼成に起因する収縮力の如何
に関わらず、内部電極と外部電極とが確実に電気的に接
続されているNTCサーミスタ素子を得る。 【解決手段】 半導体セラミックスよりなり、かつ負の
抵抗温度特性を有するサーミスタ素体2内に内部電極
3,4が形成されており、外表面に外部電極7,8が形
成されているNTCサーミスタ素子において、内部電極
3,4と外部電極7,8とが、サーミスタ素体2に形成
されたスルーホール電極5,6によりそれぞれ電気的に
接続されているNTCサーミスタ素子1。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、NTCサーミスタ
素子(負特性サーミスタ素子)に関し、より詳細には、
サーミスタ素体内に内部電極を、サーミスタ素体外表面
に外部電極を形成してなる構造を有するNTCサーミス
タに関する。
【0002】
【従来の技術】従来、電子機器の温度補償や温度を検出
する用途において、NTCサーミスタ素子が広く用いら
れている。また、プリント回路基板などに容易に表面実
装し得るように、チップ型電子部品として構成されたN
TCサーミスタ素子が種々提案されている。
【0003】図9は、従来のチップ型NTCサーミスタ
素子の一例を示す断面図である。NTCサーミスタ素子
91は、負の抵抗温度特性を示す半導体セラミックスよ
りなる矩形板状のサーミスタ素体92を有する。サーミ
スタ素体92内には、同一高さ位置に、第1,第2の内
部電極93a,93bが形成されている。
【0004】内部電極93a,93bは、その先端が所
定の距離を隔てて対向されている。また、内部電極93
aは、端面92aに引き出されており、内部電極93b
は、端面92aと対向している端面92bに引き出され
ている。端面92a,92bをそれぞれ覆うように、第
1,第2の外部電極94a,94bが形成されている。
【0005】すなわち、内部電極93a,93bは、そ
れぞれ、端面92a,92bに露出されている部分にお
いて、外部電極94a,94bに接続されている。図1
0は、従来のチップ型NTCサーミスタ素子の他の例を
示す断面図である。NTCサーミスタ素子95では、サ
ーミスタ素体92内において、中央部分でサーミスタ素
体層を介して厚み方向に重なり合うように、複数の内部
電極96a〜96dが形成されている。内部電極96
a,96cは、端面92aに引き出されており、内部電
極96b,96dは端面92bに引き出されている。端
面92a,92bを覆うように、それぞれ、外部電極9
4c,94bが形成されている。従って、内部電極96
a,96cが、端面92aに露出されている部分におい
て外部電極94aに接続されている。同様に、内部電極
96a,96dが端面92bに露出されている部分にお
いて外部電極94bに接続されている。
【0006】
【発明が解決しようとする課題】従来のNTCサーミス
タ素子91,95では、いずれも、内部電極93a,9
3b,96a〜96dと外部電極との接続は、内部電極
93a,93b,96a〜96dの端面92aまたは9
2bに露出されている部分において行われていた。従っ
て、内部電極と外部電極との接続部分は直線状の形状を
有していた。
【0007】他方、サーミスタ素体92は、内部電極材
料を介して複数枚のセラミックグリーンシートを積層
し、得られた積層体を一体焼成することにより得られて
いる。ところが、内部電極の端面92a,92bへの露
出部分が線状であるため、セラミックスの焼成時の収縮
等により、内部電極が端面92aまたは92bに確実に
露出されないことがあった。そのため、内部電極と外部
電極との接続不良が生じがちであり、NTCサーミスタ
素子の良品率が低下するという問題があった。
【0008】なお、ポリマーからなるPTCサーミスタ
素体を用いたPTCサーミスタでは、電極と端子電極と
をスルーホール電極を用いて接続した構成が知られてい
る(特開平9−320808号公報)。もっとも、この
PTCサーミスタでは、ポリマーからなるPTC素体の
両主面に抵抗値を取り出すための電極が形成されてお
り、該PTC素体の上下に樹脂層が形成されて積層体が
構成されている。この積層体の外表面に形成された端子
電極が、PTC素体の主面に形成された電極と、上記樹
脂層を貫通しているスルーホール電極により電気的に接
続されている。
【0009】すなわち、この先行技術に記載のPTCサ
ーミスタは、スルーホール電極を用いてPTC素体主面
の電極と端子電極とを電気的に接続しているものの、焼
成を要しないポリマーからなるPTC素体の強度を高め
ると共に、耐湿性を高めるために樹脂層を積層して積層
体を構成しているものにすぎず、セラミックスを用いた
ものではない。従って、PTC素体の主面に形成された
電極は、積層体内に形成されているものの、セラミック
スと一体焼成される内部電極ではない。
【0010】本発明の目的は、半導体セラミックスを用
いたNTCサーミスタ素子において、焼成に際してのセ
ラミックス等に起因する内部電極と外部電極との接続不
良を抑制することができ、内部電極と外部電極との電気
的接続の信頼性に優れたNTCサーミスタ素子を提供す
ることにある。
【0011】
【課題を解決するための手段】請求項1に記載の発明に
係るNTCサーミスタ素子は、半導体セラミックスより
なり、かつ負の抵抗温度特性を有するサーミスタ素体
と、前記サーミスタ素体内に形成された内部電極と、前
記サーミスタ素体の外表面に形成された外部電極と、前
記内部電極と外部電極とを電気的に接続するためにサー
ミスタ素体に形成されたスルーホール電極とを備えるこ
とを特徴とする。
【0012】請求項2に記載の発明では、前記サーミス
タ素体が対向し合う第1,第2の端面、上面、下面及び
一対の側面を有し、前記第1,第2の外部電極が第1,
第2の端面だけでなく、サーミスタ素体の上面、下面及
び一対の側面に至るように形成されており、サーミスタ
素体の上面及び/または下面においてスルーホール電極
に電気的に接続されている。
【0013】請求項3に記載の発明では、前記内部電極
がサーミスタ素体の外表面に露出しておらず、サーミス
タ素体内に埋設されており、かつ内部電極と外部電極と
が、スルーホール電極のみを介して電気的に接続されて
いる。
【0014】請求項4に記載の発明では、前記内部電極
がサーミスタ素体の外表面に引き出されており、内部電
極と外部電極とがスルーホール電極を介してだけでな
く、直接接続されている。
【0015】請求項5に記載の発明では、外部電極と電
気的に接続されていない非接続形内部電極がさらに備え
られている。
【0016】
【発明の実施の形態】以下、本発明の非限定的な実施例
を挙げることにより、本発明を明らかにする。
【0017】図1は、本発明の第1の実施例に係るNT
Cサーミスタ素子を示す断面図であり、図2はその外観
を示す斜視図である。NTCサーミスタ素子1は、負の
抵抗温度特性を有する半導体セラミックスよりなるサー
ミスタ素体2を用いて構成されている。サーミスタ素体
2は、矩形板状の形状を有し、対向し合う第1,第2の
端面2a,2b、上面2c、下面2b及び側面2e,2
fを有する。
【0018】サーミスタ素体2内においては、中間高さ
位置に第1,第2の内部電極3,4が形成されている。
内部電極3,4は、同一平面上に形成されており、かつ
内側端部3a,4aが所定距離を隔てて対向されてい
る。
【0019】内部電極3,4の外側端3b,4b近傍に
おいて、内部電極3,4の上面がスルーホール電極5,
6の下端に接合されている。スルーホール電極5,6の
上端は、上面2cに露出している。
【0020】他方、端面2a,2bを覆うように、第
1,第2の外部電極7,8が形成されている。外部電極
7,8は、端面2aまたは2bだけでなく、上面2c、
下面2d及び側面2e,2fにも至るように形成されて
いる。外部電極7の上面2cに至っている部分が、スル
ーホール電極5の上端に接続されており、外部電極8の
上面2cに至っている部分がスルーホール電極6の上端
に接続されている。
【0021】すなわち、本実施例のNTCサーミスタ素
子1では、内部電極3,4はサーミスタ素体2内に埋設
されており、スルーホール電極5,6を介して外部電極
7,8に電気的に接続されている。他方、スルーホール
電極5,6は、サーミスタ素体2を得るに当たってセラ
ミックグリーンシートに円形や矩形などの貫通孔を形成
しておき、該貫通孔に導電性材料を充填し、サーミスタ
素体2の焼成時に焼き付けることにより形成されてい
る。従って、スルーホール電極5,6の上面2cに露出
している部分は、円形や矩形などの平面形状を有し、従
って、サーミスタ素体2が焼成に際し収縮したとして
も、上面2cに確実に露出される。よって、スルーホー
ル電極5,6と外部電極7,8が、サーミスタ素体2の
収縮の如何に関わらず、確実に接続される。
【0022】また、スルーホール電極5,6の下端と内
部電極3,4との接合部分についても、スルーホール電
極5,6の下端面が上記のような平面形状を有するた
め、セラミック積層一体焼成技術を用いてサーミスタ素
体2を得た場合、内部電極3,4がスルーホール電極
5,6の下端に確実に接合される。
【0023】よって、本実施例によれば、内部電極3,
4と外部電極7,8との電気的接続の信頼性に優れたN
TCサーミスタ素子1を提供することができる。なお、
本実施例のNTCサーミスタ素子1及び、後述する他の
実施例のNTCサーミスタ素子は、スルーホール電極に
より内部電極と外部電極とを電気的に接続したことに特
徴を有するものであり、その他の構成については、特に
限定されるものではない。
【0024】すなわち、内部電極3,4を構成する材料
については、例えば、Ag、Ag−Pd、Cu、Niな
どの適宜の貴金属や卑金属を用いることができる。スル
ーホール電極5,6についても、同様の金属材料を用い
て構成することができる。
【0025】また、外部電極7,8については、Ag、
Ag−Pdなどの金属材料含有ペーストを塗布し、焼き
付けることにより、あるいは任意の導電性に優れた金属
材料を、メッキ、蒸着あるいはスパッタリングなどの方
法により付与することにより形成し得る。また、外部電
極7,8は、複数の金属層を積層した構成であってもよ
い。
【0026】半導体セラミックスよりなるサーミスタ素
体2については、Mn、Coなどの酸化物を複数種含む
負の抵抗温度特性を有する適宜の半導体セラミック材料
により構成することができる。
【0027】また、サーミスタ素子1を得るに当たって
は、従来より周知のセラミック積層一体焼成技術を用い
ることができる。すなわち、サーミスタ素子1を製造す
るに当たっては、まず、内部電極3,4が印刷された矩
形のセラミックグリーンシートと、スルーホール電極
5,6に対応する貫通孔が形成された矩形のセラミック
グリーンシートと、無地のセラミックグリーンシートと
を用意する。次に、貫通孔が形成されたセラミックグリ
ーンシートの貫通孔に導電ペーストを充填する。次に、
内部電極3,4が上面に印刷されたセラミックグリーン
シートの上方に導電ペーストが貫通孔に充填された複数
枚のセラミックグリーンシートを積層し、下方に無地の
セラミックグリーンシートを適宜の枚数積層し、厚み方
向に加圧することより積層体を得る。得られた積層体を
焼成することにより、内部電極3,4及びスルーホール
電極5,6の焼付けと同一工程でセラミックスを焼成す
ることができ、サーミスタ素体2を得ることができる。
【0028】上述したように、本発明に係るNTCサー
ミスタ素子は、内部電極と外部電極とをスルーホール電
極を用いて接続したことに特徴を有するものであり、従
って、以下の図3〜図8に示す各実施例のNTCサーミ
スタ素子の説明においては、同一部分については、同一
の参照番号を付することにより説明は省略する。
【0029】図3には、本発明の第2の実施例に係るN
TCサーミスタ素子を示す断面図である。NTCサーミ
スタ素子11では、サーミスタ素体2内に、複数の内部
電極13a〜13dがサーミスタ素体層を介して中央部
分で厚み方向に重なり合うように配置されている。内部
電極13a,13cは、端面2a側に向かって延ばされ
ているものの、端面2aには至らないように形成されて
いる。内部電極13a,13cの端面2a側に存在する
端部において、内部電極13a,13cは、スルーホー
ル電極5に接続されている。スルーホール電極5は、サ
ーミスタ素体2の上面2cに露出しており、外部電極7
に電気的に接続されている。
【0030】他方、内部電極13b,13dは、内部電
極13a〜13dが重ねられている部分から端面2b側
に向かって延ばされている。もっとも、内部電極13
b,13dは端面2bには至らないようにサーミスタ素
体2内に埋設されている。
【0031】内部電極13b,13dの端面2bに近い
側の端部が、スルーホール電極6Xに電気的に接続され
ている。スルーホール電極6Xの下端はサーミスタ素体
2の下面2dに露出されており、外部電極8に電気的に
接続されている。
【0032】図4及び図5に示すNTCサーミスタ素子
21,31は、それぞれ、図1及び図3に示したNTC
サーミスタ素子1,11と、内部電極が端面2a,2b
に露出されており、スルーホール電極5,6,6Xだけ
でなく、内部電極3,4自身が外部電極7,8に直接接
続されていることを除いては、サーミスタ素子1,11
とそれぞれ同様に構成されている。
【0033】すなわち、NTCサーミスタ素子21で
は、内部電極3,4が、それぞれ、端面2a,2bに引
き出されており、内部電極3,4が直接外部電極7,8
に電気的に接続されている。すなわち、スルーホール電
極5,6,6Xを介してだけでなく、端面2a,2bに
おいて内部電極3,4が外部電極7,8に直接接続され
ている。
【0034】このように、内部電極3,4と外部電極
7,8との電気的接続を、スルーホール電極5,6,6
Xだけでなく、端面2a,2b上における直接接合によ
っても果たすことにより、内部電極3,4と外部電極
7,8との各電気的接続の信頼性をより一層高め得る。
【0035】図5に示すNTCサーミスタ素子31にお
いても、NTCサーミスタ素子21と同様に、内部電極
13a,13cが端面2aに引き出されており、内部電
極13b,13dが端面2bに引き出されており、それ
ぞれ、外部電極7,8と直接接続されている。従って、
NTCサーミスタ素子31においても、スルーホール電
極5,6Xによる接続だけでなく、内部電極13a〜1
3dと外部電極7,8との端面2a,2b上における直
接接合によっても電気的接続が図られている。
【0036】また、本発明に係るNTCサーミスタ素子
における電極構造についても、上述したNTCサーミス
タ素子1,11,21,31に限定されず、適宜変更し
得る。このような例を図6〜図8参照して説明する。
【0037】図6に示すNTCサーミスタ素子41で
は、サーミスタ素体2内に、第1,第2の内部電極3,
4だけでなく、第1,第2の内部電極3,4にそれぞれ
部分的にサーミスタ素体層を介して重なり合うように配
置された非接続形内部電極43,44を有する。非接続
形内部電極43は、第1,第2の内部電極3,4が形成
されている高さ位置よりも上方に配置されており、非接
続形内部電極44は内部電極3,4が形成されている高
さ位置よりも下方に配置されている。
【0038】非接続形内部電極43,44が加えられた
ことを除いては、サーミスタ素子41は、サーミスタ素
子1と同様に構成されている。サーミスタ素子41で
は、非接続形内部電極43,44を追加したことによ
り、サーミスタ素子1に比べて、抵抗値の低減を図るこ
とができ、低抵抗化し得る。
【0039】図7は、本発明の第5の実施例に係るNT
Cサーミスタ素子を示す断面図である。NTCサーミス
タ素子51では、サーミスタ素体2内において、NTC
サーミスタ素子1における第1,第2の内部電極3,4
からなる対向内部電極対が、厚み方向においてサーミス
タ素体層を介して2組設けられている。そして、上方の
第1,第2の内部電極3,4と、下方の第1,第2の内
部電極3A,4Aとの間の中間高さ位置に、非接続形内
部電極53が配置されている。
【0040】第1,第2の内部電極3,4は、外側端部
3b,4b近傍においてスルーホール電極5,6の下端
に電気的に接続されている。スルーホール電極5,6
は、上端が上面2cに露出しており、外部電極7,8に
接続されている。
【0041】他方、第1,第2の内部電極3A,4Aの
外側端部近傍において、第1,第2の内部電極3A,4
Aに、それぞれ、スルーホール電極5A,6Aの上端が
接合されている。スルーホール電極5A,6Aの下端
は、下面2dに露出しており、下面2dにおいて外部電
極7,8にそれぞれ電気的に接続されている。
【0042】図8(a)及び(b)に示すNTCサーミ
スタ素子61,71は、それぞれ、NTCサーミスタ素
子41,51と、第1,第2の内部電極の外側端部が端
面2a,2bに露出されており、スルーホール電極だけ
でなく、内部電極と外部電極との直接接続によっても内
部電極と外部電極との電気的接続が図られていることを
除いては、同様に構成されている。
【0043】すなわち、図8(a)に示すNTCサーミ
スタ素子61では、内部電極3,4が端面2a,2bに
露出されている。従って、内部電極3,4は、スルーホ
ール電極5,6だけでなく、端面2a,2b上における
外部電極7,8との直接接合によっても電気的に接続さ
れている。
【0044】同様に、図8(b)に示すNTCサーミス
タ素子71では、第1,第2の内部電極3,3A,4,
4Aが、それぞれ、端面2a,2bに露出されており、
スルーホール電極5,6,5A,6Aだけでなく、端面
2a,2b上における直接接合によっても外部電極7,
8と電気的に接続されている。
【0045】上述したように、本発明に係るNTCサー
ミスタ素子においては、内部電極と外部電極とがスルー
ホール電極とにより電気的に接続し得る限り、図示の実
施例に限定されず、サーミスタ素体内の内部電極構造は
適宜変形することができる。
【0046】
【発明の効果】請求項1に記載の発明に係るNTCサー
ミスタ素子では、サーミスタ素体内に形成された内部電
極と、外表面に形成された外部電極とが、サーミスタ素
体に形成されたスルーホール電極により電気的に接続さ
れており、スルーホール電極はその断面が円形や矩形の
形状を有するため、サーミスタ素体の焼成に際しての収
縮等が生じたとしても、内部電極と外部電極とが確実に
接合される。従って、電気的接続の信頼性に優れたNT
Cサーミスタ素子を得ることができると共に、NTCサ
ーミスタ素子の良品率を高めることができ、コストの低
減を果たすことが可能となる。
【0047】請求項2に記載の発明では、第1,第2の
外部電極がサーミスタ素体の対向し合う第1,第2の端
面だけでなく、サーミスタ素体の上面、下面及び一対の
側面に至るように形成されており、上面及び/または下
面においてスルーホール電極に電気的に接続されてお
り、スルーホール電極の上端面または下端面が円形や矩
形等のある程度の面積を有する形状とされているため、
スルーホール電極と外部電極とが確実に電気的に接続さ
れる。
【0048】請求項3に記載の発明では、内部電極がサ
ーミスタ素体の外表面に露出しておらず、サーミスタ素
体内に埋設されているため、メッキ等により外部電極を
形成したとしても、メッキ液のサーミスタ素体内への浸
入が生じ難い。
【0049】請求項4に記載の発明では、内部電極がサ
ーミスタ素体の外表面に引き出されており、内部電極と
外部電極とが、スルーホール電極を介してだけでなく、
直接接続されているので、内部電極と外部電極との電気
的接続の信頼性をより一層高めることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るNTCサーミスタ
素子を示す断面図。
【図2】図1に示した実施例のNTCサーミスタ素子の
外観を示す斜視図。
【図3】本発明の第2の実施例に係るNTCサーミスタ
素子を示す断面図。
【図4】本発明の第3の実施例に係るNTCサーミスタ
素子を示す断面図。
【図5】本発明の第4の実施例に係るNTCサーミスタ
素子を示す断面図。
【図6】本発明の第5の実施例に係るNTCサーミスタ
素子を示す断面図。
【図7】本発明の第6の実施例に係るNTCサーミスタ
素子を示す断面図。
【図8】(a)及び(b)は、本発明の第7及び第8の
実施例に係るNTCサーミスタを示す各断面図。
【図9】従来のNTCサーミスタ素子の一例を示す断面
図。
【図10】従来のNTCサーミスタ素子の他の例を示す
断面図。
【符号の説明】
1…NTCサーミスタ素子 2…サーミスタ素体 2a,2b…第1,第2の端面 2c…上面 2d…下面 2e,2f…側面 3,4…内部電極 3A,4A…内部電極 5,6,6X…スルーホール電極 5A,6A…スルーホール電極 7,8…外部電極 11…NTCサーミスタ素子 13a〜13d…内部電極 21…NTCサーミスタ素子 31…NTCサーミスタ素子 41…NTCサーミスタ素子 43,44…非接続形内部電極 51…NTCサーミスタ素子 53…非接続形内部電極 61…NTCサーミスタ素子 71…NTCサーミスタ素子

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体セラミックスよりなり、かつ負の
    抵抗温度特性を有するサーミスタ素体と、 前記サーミスタ素体内に形成された内部電極と、 前記サーミスタ素体の外表面に形成された外部電極と、 前記内部電極と外部電極とを電気的に接続するためにサ
    ーミスタ素体に形成されたスルーホール電極とを備える
    ことを特徴とする、NTCサーミスタ素子。
  2. 【請求項2】 前記サーミスタ素体が対向し合う第1,
    第2の端面、上面、下面及び一対の側面を有し、前記第
    1,第2の外部電極が第1,第2の端面だけでなく、サ
    ーミスタ素体の上面、下面及び一対の側面に至るように
    形成されており、サーミスタ素体の上面及び/または下
    面においてスルーホール電極に電気的に接続されてい
    る、請求項1に記載のNTCサーミスタ素子。
  3. 【請求項3】 前記内部電極がサーミスタ素体の外表面
    に露出しておらず、サーミスタ素体内に埋設されてお
    り、かつ内部電極と外部電極とが、スルーホール電極の
    みを介して電気的に接続されている、請求項1または2
    のいずれかに記載のNTCサーミスタ素子。
  4. 【請求項4】 前記内部電極がサーミスタ素体の外表面
    に引き出されており、内部電極と外部電極とがスルーホ
    ール電極を介してだけでなく、直接接続されている、請
    求項1または2のいずれかに記載のNTCサーミスタ素
    子。
  5. 【請求項5】 外部電極と電気的に接続されていない非
    接続形内部電極をさらに備える、請求項1〜4のいずれ
    かに記載のNTCサーミスタ素子。
JP6731898A 1998-03-17 1998-03-17 Ntcサーミスタ素子 Pending JPH11265804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6731898A JPH11265804A (ja) 1998-03-17 1998-03-17 Ntcサーミスタ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6731898A JPH11265804A (ja) 1998-03-17 1998-03-17 Ntcサーミスタ素子

Publications (1)

Publication Number Publication Date
JPH11265804A true JPH11265804A (ja) 1999-09-28

Family

ID=13341560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6731898A Pending JPH11265804A (ja) 1998-03-17 1998-03-17 Ntcサーミスタ素子

Country Status (1)

Country Link
JP (1) JPH11265804A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1470557A1 (en) * 2002-01-10 2004-10-27 Lamina Ceramics, Inc. Temperature compensation device with integral sheet thermistors
US6861622B2 (en) 2002-07-25 2005-03-01 Murata Manufacturing Co., Ltd. Negative temperature coefficient thermistor and method for manufacturing the same
CN109637764A (zh) * 2018-12-29 2019-04-16 广东爱晟电子科技有限公司 高精度高可靠多层低阻热敏芯片及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1470557A1 (en) * 2002-01-10 2004-10-27 Lamina Ceramics, Inc. Temperature compensation device with integral sheet thermistors
EP1470557A4 (en) * 2002-01-10 2008-12-03 Lamina Ceramics Inc TEMPERATURE EFFECT COMPENSATION DEVICE COMPRISING INTEGRATED LAYER THERMISTOR
US6861622B2 (en) 2002-07-25 2005-03-01 Murata Manufacturing Co., Ltd. Negative temperature coefficient thermistor and method for manufacturing the same
CN109637764A (zh) * 2018-12-29 2019-04-16 广东爱晟电子科技有限公司 高精度高可靠多层低阻热敏芯片及其制作方法
CN109637764B (zh) * 2018-12-29 2022-05-17 广东爱晟电子科技有限公司 高精度高可靠多层低阻热敏芯片及其制作方法

Similar Documents

Publication Publication Date Title
US6040755A (en) Chip thermistors and methods of making same
KR101911310B1 (ko) 복합 전자부품 및 저항 소자
JPH07282714A (ja) 回路保護装置
JPS6114650B2 (ja)
JPS622449B2 (ja)
JP3780399B2 (ja) セラミック電子部品
JP3440883B2 (ja) チップ型負特性サーミスタ
US20170092423A1 (en) Electronic component
JP6747202B2 (ja) 複合電子部品
JP3736602B2 (ja) チップ型サーミスタ
JPH11265804A (ja) Ntcサーミスタ素子
US9307646B2 (en) Over-current protection device and protective circuit board containing the same
JPH02184008A (ja) ヒューズ付積層コンデンサ
JPH11135356A (ja) 積層セラミックコンデンサ
JP2000106322A (ja) 積層セラミックコンデンサ
JPH11251186A (ja) スタック型セラミックコンデンサ
JP2003124773A (ja) チップ型圧電共振部品
JP2001143965A (ja) 複合電子部品
JP2002343640A (ja) 積層セラミック型電子部品
JP2000124063A (ja) セラミック電子部品
JP6728697B2 (ja) 複合電子部品およびこれを備えた実装体
JPH11283804A (ja) 抵抗器
JP2016195236A (ja) コンデンサ素子、およびそれを含む複合電子部品
JPH0714109B2 (ja) セラミック複合回路基板
JPH0644101U (ja) チップ型正特性サーミスタ素子