JPH11283804A

JPH11283804A - 抵抗器

Info

Publication number: JPH11283804A
Application number: JP10086700A
Authority: JP
Inventors: Tetsuya Kawamoto; 哲也河本; Minoru Shimada; 実島田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-03-31
Filing date: 1998-03-31
Publication date: 1999-10-15

Abstract

(57)【要約】【課題】外部電極の寸法による抵抗値への影響が生じ
難く、抵抗値のばらつきが少なく、かつ抵抗値の微調整
を容易に行うことができ、表面実装に適した寸法の外部
電極を容易に形成し得る抵抗器を得る。【解決手段】抵抗素体としてのサーミスタ素体２の上
面において所定距離を隔てて該上面２ｃにオーミック接
触するように第１，第２の内部電極３，４が形成されて
おり、内部電極３，４が絶縁層５により被覆されてお
り、絶縁層５を貫くように第１，第２のスルーホール電
極６，７が形成されており、第１，第２のスルーホール
電極６，７により、内部電極３，４が、それぞれ第１，
第２の外部電極８，９に接続されており、第１，第２の
外部電極８，９がサーミスタ素体２に対してオーミック
接触されていない抵抗器１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固定抵抗やサーミ
スタなどの抵抗器に関し、より詳細には、抵抗値を取り
出すための電極構造が改良された抵抗器に関する。

【０００２】

【従来の技術】従来、温度検知や電子回路の温度補償な
どにチップ型サーミスタが広く用いられている。この種
のチップ型サーミスタの一例を、図８に示す。

【０００３】チップ型サーミスタ５１は、半導体セラミ
ックスよりなるサーミスタ素体５２の対向し合う端面５
２ａ，５２ｂに第１，第２の外部電極５３，５４をそれ
ぞれ形成した構造を有する。外部電極５３，５４は、端
面５２ａ，５２ｂを覆うだけでなく、サーミスタ素体５
２の上面５２ｃ、下面５２ｄ及び両側面（図示されず）
に至るように形成されており、それによってプリント回
路基板などへの表面実装が容易とされている。

【０００４】同様の外部電極を有するチップ型サーミス
タとして、図９に示すチップ型サーミスタ５５及び図１
０に示すチップ型サーミスタ５６も知られている。チッ
プ型サーミスタ５５では、サーミスタ素体５２内におい
て、複数の内部電極５７ａ〜５７ｄがサーミスタ素体層
を介して重なり合うように配置されている。また、チッ
プ型サーミスタ５６では、サーミスタ素体５２内におい
て、第１の外部電極５３に接続された内部電極５８ａ
と、第２の外部電極５４に接続された内部電極５８ｂと
が互いの先端が所定距離を隔てて対向されている。

【０００５】チップ型サーミスタ５１，５５，５６で
は、表面実装を容易とするために、第１，第２の外部電
極５３，５４が、サーミスタ素体５２の上面５２ｃ、下
面５２ｄ及び両側面にも至るように形成されていた。し
かしながら、上記外部電極５３，５４のサーミスタ素体
５２の上面５２ｃ、下面５２ｄ及び両側面に至っている
部分の長さＬ（これを以下、外部電極の被り深さＬと表
現する）により抵抗値がばらつくという問題があった。
すなわち、上記外部電極の被り深さＬのばらつきによ
り、目的とする抵抗値から抵抗値がずれるという問題が
あった。

【０００６】さらに、外部電極５３，５４は、導電ペー
ストの塗布・焼付け等により形成されているが、高精度
に形成することが困難であった。従って、外部電極５
３，５４自体の寸法精度のばらつきによっても、抵抗値
のばらつきが大きくなり、抵抗値の偏差の狭い製品を得
ようとした場合歩留りが低下するという問題があった。

【０００７】加えて、上記外部電極５３，５４の被り深
さＬを変更した場合、表面実装時にツームストンと称さ
れている現象、すなわちチップ型サーミスタ５１，５
５，５６が一方の外部電極を下方として直立する現象が
生じたり、表面実装時に溶融半田を利用した位置ずれの
自己補正が的確に行われなかったりする。従って、上記
外部電極５３，５４の被り深さＬを、抵抗値の調整のた
めだけに変更し難かった。例えば、Ｌ寸法を小さくした
場合、自動機を用いてプリント回路基板上に高精度に実
装することができなくなることがあった。

【０００８】他方、上記のような外部電極５３，５４の
被り深さＬの影響による抵抗値の変動が生じ難いチップ
型サーミスタが提案されている。このチップ型サーミス
タを図１１に示す。

【０００９】チップ型サーミスタ５９では、サーミスタ
素体５２の上面５２ｃ，下面５２ｄ及び両側面にガラス
を焼き付けることにより絶縁層６０が形成されている。
外部電極５３，５４は、サーミスタ素体５２の端面５２
ａ，５２ｂを覆い、絶縁層６０の外表面に至るように形
成されている。従って、チップ型サーミスタ５１，５
５，５６と同様にプリント回路基板などに外部電極５
３，５４を利用して容易に表面実装することができる。

【００１０】しかも、外部電極５３，５４は、端面５２
ａ，５２ｂにおいてのみサーミスタ素体５２と接続され
ているので、すなわち端面５２ａ，５２ｂ以外のサーミ
スタ素体面との間には絶縁層６０が介在されている。す
なわち、チップ型サーミスタ５９では、端面５２ａ，５
２ｂの面積、あるいはサーミスタ素体５２の厚みが抵抗
値を支配する。従って、外部電極５３，５４の被り深さ
Ｌの影響を受け難い。

【００１１】

【発明が解決しようとする課題】しかしながら、チップ
型サーミスタ５９において抵抗値を調整するには、端面
５２ａ，５２ｂの面積あるいはサーミスタ素体５２の厚
みを変化させる必要があった。従って、抵抗値を微妙に
調整する必要がある場合、抵抗値を容易に調整すること
ができず、従って目的とする抵抗値どおりのチップ型サ
ーミスタ５９を容易に得ることができなかった。すなわ
ち、抵抗値調整に際し、サーミスタ素体５２の厚みを変
化したりする必要があるため、製造工程が複雑となり、
コストが高くつくという問題があった。

【００１２】加えて、サーミスタ素体５２の厚みを変化
させると、チップの外形が変更されることになるため、
自動機によりプリント回路基板などに実装する際に自動
機のノズル等を調整しなければならなくなるという問題
もあった。

【００１３】上記のような問題は、サーミスタだけでな
く、一対の端面から上面、下面及び側面等に至る外部電
極を備えた他のチップ型抵抗器においても同様であっ
た。本発明の目的は、外部電極の大きさによる抵抗値の
ばらつきが生じ難く、目的とする抵抗値を容易に実現す
ることができ、かつ抵抗値の微調整を容易に行い得る抵
抗器を提供することにある。

【００１４】

【課題を解決するための手段】請求項１に記載の発明に
係る抵抗器は、厚み方向に対向し合っている第１，第２
の主面を有する抵抗素体と、前記抵抗素体の第１の主面
に形成された絶縁層と、前記抵抗素体の第１の主面にお
いて所定距離を隔ててかつ抵抗素体主面にオーミック接
触するように形成された第１，第２の内部電極とを備
え、該第１，第２の内部電極が、絶縁層によって被覆さ
れて埋設されており、前記絶縁層を厚み方向に貫くよう
に形成されており、一端が第１，第２の内部電極にそれ
ぞれ接続されており、他端が絶縁層外表面に露出されて
いる第１，第２のスルーホール電極と、前記第１，第２
のスルーホール電極の他端にそれぞれ電気的に接続され
るように、かつ抵抗素体にオーミック接触しないように
抵抗器外表面に形成された第１，第２の外部電極とをさ
らに備えることを特徴とする。

【００１５】請求項２に記載の発明では、上記抵抗素体
内に第３の内部電極が埋設されている。請求項３に記載
の発明では、上記抵抗素体の第２の主面に第２の絶縁層
が形成されている。

【００１６】請求項４に記載の発明では、上記抵抗素体
の第２の主面側においても、第１の主面側の構造と同じ
構造が形成されている。すなわち、抵抗素体の第２の主
面に、所定距離を隔ててかつ抵抗素体２をオーミック接
触するように第３，第４の内部電極が形成されており、
第３，第４の内部電極が上記第２の絶縁層により被覆さ
れて埋設されている。さらに、第３，第４の内部電極に
一端が、第１，第２の外部電極に他端がそれぞれ接続さ
れるように、第３，第４のスルーホール電極が第２の絶
縁層を貫くように形成されている。

【００１７】請求項５に記載の発明では、前記抵抗素体
が、前記第１，第２の主面を結んでおりかつ互いに対向
されている第１，第２の端面及び第１，第２の側面を有
し、前記第１，第２の外部電極が、それぞれ、第１，第
２の端面を被覆するように絶縁層及び第２の絶縁層の外
表面に至るように形成されている。

【００１８】請求項６に記載の発明では、上記抵抗素体
がセラミックスにより構成されており、上記絶縁層が、
該抵抗素体主面に焼き付けられたガラス層により構成さ
れている。請求項７に記載の発明では、上記抵抗素体が
サーミスタ素体であり、それによってサーミスタが構成
されている。

【００１９】

【発明の実施の形態】以下、本発明の非限定的な実施例
を挙げることにより、本発明を明らかにする。

【００２０】図１は、本発明の第１の実施例に係るチッ
プ型負特性（ＮＴＣ）サーミスタを説明するための断面
図であり、図２はその外観を示す斜視図である。チップ
型ＮＴＣサーミスタ１は、負の抵抗温度特性を有する半
導体セラミックスにより構成された矩形板状のサーミス
タ素体２を有する。

【００２１】サーミスタ素体２は、互いに対向された第
１，第２の端面２ａ，２ｂ、第１の主面としての上面２
ｃ、第２の主面としての下面２ｄ及び側面２ｅ，２ｆ
（図２参照）を有する。

【００２２】サーミスタ素体２の上面２ｃ上には、所定
距離を隔てて第１，第２の内部電極３，４が形成されて
いる。第１，第２の内部電極３，４は、例えば、Ａｇ、
Ａｇ−Ｐｄ、Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｃｒ、Ｎｉ、Ｎ
ｉ−Ｃｒよりなり、サーミスタ素体２の上面２ｃにオー
ミック接触されている。

【００２３】内部電極３，４は、上記金属をサーミスタ
素体２の上面２ｃ上に、蒸着、メッキもしくはスパッタ
リングなどの適宜の薄膜形成法により付与することによ
り形成されている。もっとも、内部電極３，４の形成方
法は特に限定されるものではなく、導電ペーストの塗布
・焼付け等により形成されていてもよい。

【００２４】また、サーミスタ素体２の上面２ｃを覆う
ように、かつ第１，第２の内部電極３，４が埋設される
ように、サーミスタ素体２の上面２ｃ上に絶縁層５が形
成されている。絶縁層５は、本実施例では、ガラスペー
ストを塗布し、焼き付けることにより形成されている。

【００２５】絶縁層５を貫くように、第１，第２のスル
ーホール電極６，７が形成されている。スルーホール電
極６は、その下端が内部電極３に接続されるように形成
されており、上端は絶縁層５の上面に露出されている。
同様に、スルーホール電極７は、下端が第２の内部電極
４に接続されており、上端が絶縁層５の上面に露出され
ている。

【００２６】スルーホール電極６，７は、絶縁層５を構
成するガラスグリーンシートを用意する際に、該ガラス
グリーンシートに貫通孔を形成し、該貫通孔に導電ペー
ストを充填することにより形成することができる。この
場合、絶縁層５を焼き付ける工程は、サーミスタ素体２
を得る工程と同時に行ってもよい。すなわち、先ず複数
枚のセラミックグリーンシートを積層し、得られた積層
体の上面に内部電極３，４を形成した後、上記導電ペー
ストが充填された貫通孔を有するガラスグリーンシート
を積層し、焼成することにより、サーミスタ素体２及び
絶縁層５の焼成と同時にスルーホール電極６，７を完成
させてもよい。

【００２７】あるいは、サーミスタ素体２として、予め
焼成されたセラミック焼結体を用意し、その上面に内部
電極３，４を形成した後、上記ガラスグリーンシートを
積層し、焼き付けることにより、絶縁層５の焼付けとス
ルーホール電極６，７の焼成とを完了してもよい。

【００２８】チップ型ＮＴＣサーミスタ１では、第１，
第２の外部電極８，９が、端面２ａ，２ｂを覆うように
形成されている。外部電極８，９は、導電ペーストの塗
布・焼付けにより形成されており、端面２ａ，２ｂ上だ
けでなく、サーミスタ素体２の下面２ｄ、両側面２ｅ，
２ｆ及び絶縁層５の上面にも至るように形成されてい
る。そして、絶縁層５の上面に至る部分において、外部
電極８，９が、スルーホール電極６，７の上端にそれぞ
れ電気的に接続されている。

【００２９】なお、外部電極８，９を構成する電極材料
としては、サーミスタ素体２にオーミック接触し得ない
材料が用いられている。例えば、サーミスタ素体２が、
Ｍｎ、Ｃｏ、Ｎｉ系半導体セラミックスにより構成され
ている場合、電極８，９を構成する電極材料としては、
Ａｌなどの卑金属などを用いることができる。

【００３０】従って、チップ型ＮＴＣサーミスタ１の抵
抗値は、内部電極３，４間で取り出される抵抗値とな
る。すなわち、外部電極８，９と、サーミスタ素体２と
はオーミック接触していないので、外部電極８，９の被
り深さＬや、端面２ａ，２ｂの大きさによって、抵抗値
がほとんど影響されない。

【００３１】他方、内部電極３，４は、サーミスタ素体
２の上面において上述した適宜の方法により容易に形成
することができ、従って高精度に形成することができ
る。よって、チップ型ＮＴＣサーミスタ１では、抵抗値
の精度を高めることができ、かつその抵抗値の調整につ
いても内部電極３，４の寸法及び内部電極３，４間の距
離とを変更するだけで容易に行うことができる。

【００３２】加えて、外部電極８，９の被り深さＬが抵
抗値に影響し難いため、該被り深さＬを表面実装が容易
に行い得るように十分に大きくすることができる。ま
た、自動機による実装に際しての最適な長さを有するよ
うに上記外部電極被り深さＬを設定することができる。

【００３３】図３〜図７は、本発明の他の実施例に係る
各チップ型ＮＴＣサーミスタを説明するための断面図で
あり、第１の実施例について示した図１に相当する図で
ある。以下の実施例においては、第１の実施例と同一部
分については、同一の参照番号を付することにより、そ
の説明を省略することとする。

【００３４】図３に示すチップ型ＮＴＣサーミスタ１１
では、サーミスタ素体２の第２の主面としての下面２ｄ
上に第２の絶縁層５Ａが形成されている。このように、
本発明においては、サーミスタ素体２の対向し合う第
１，第２の主面の双方に絶縁層５，５Ａを形成してもよ
い。

【００３５】絶縁層５Ａが形成されているため、チップ
型ＮＴＣサーミスタ１では、外部電極８，９は、下面２
ｄ側においては絶縁層５Ａ上に至るように形成されてい
る。図４に示すチップ型ＮＴＣサーミスタ１２では、サ
ーミスタ素体２の下面２ｄ側においても、第１の実施例
と同様の電極構造が構成されている。すなわち、第２の
主面としての２ｄ上に、第３，第４の内部電極３Ａ，４
Ａが形成されており、かつ第３，第４の内部電極３Ａ，
４Ａを覆うように、第２の絶縁層５Ａが形成されてい
る。また、絶縁層５Ａを貫くように第３，第４のスルー
ホール電極６Ａ，７Ａが形成されている。スルーホール
電極６Ａ，７Ａの上端は第３，第４の内部電極３Ａ，４
Ａにそれぞれ接続されており、下端は絶縁層５Ａの下面
に露出されている。スルーホール電極６Ａ，７Ａの下端
は、外部電極８，９に電気的に接続されている。

【００３６】また、図５に示す第４の実施例に係るチッ
プ型ＮＴＣサーミスタ１３では、サーミスタ素体２内に
第３の内部電極１４が埋設されている。内部電極１４
は、端面２ａ，２ｂ及び両側面には至らないように形成
されている。このようち、非接続型の第３の内部電極１
４を形成することにより、第１の実施例のチップ型ＮＴ
Ｃサーミスタ１に比べて低抵抗のＮＴＣサーミスタを提
供することができる。

【００３７】また、チップ型ＮＴＣサーミスタ１３にお
いても、第１の実施例のチップ型ＮＴＣサーミスタ１と
同様に種々変形することができる。すなわち、図６に示
すチップ型ＮＴＣサーミスタ１５のように、サーミスタ
素体２の下面に第２の絶縁層５Ａを形成してもよい。同
様に、図７に示すチップ型ＮＴＣサーミスタ１６のよう
に、サーミスタ素体２の下面２ｄ側に、第３，第４の内
部電極３Ａ，４Ａ、第２の絶縁層５Ａ及び第３，第４の
スルーホール電極６Ａ，７Ａを形成してもよい。

【００３８】また、サーミスタ素体２内に形成される第
３の内部電極の数及び配置についても図示のものに限定
されず、２以上の第３の内部電極をサーミスタ素体２内
において同一高さ位置あるいは異なる高さ位置に形成し
てもよい。また、サーミスタ素体２内に複数の第３の内
部電極を配置する場合、サーミスタ素体層を介して重な
り合うように配置してもよく、重なり合わないように配
置してもよい。すなわち、所望とする抵抗値を実現し得
るように、サーミスタ素体内には、任意の形態で１以上
の第３の内部電極を配置することができる。

【００３９】上述した第１〜第６の実施例では、絶縁層
５，５Ａはガラスを焼き付けることにより形成されてい
たが、絶縁層５，５Ａはガラス以外の他の絶縁性材料、
例えば絶縁性セラミックスや合成樹脂等により構成され
ていてもよい。

【００４０】また、絶縁層は、サーミスタ素体２の上面
２ｃ上に、あるいは下面２ｃ及び下面２ｄの双方に形成
されていたが、絶縁層はサーミスタ素体の側面２ｅ，２
ｆに至るように形成されていてもよく、さらに端面２
ａ，２ｂを除く上面２ｃ、下面２ｄ及び側面２ｅ，２ｆ
を覆うように形成されていてもよい。

【００４１】第１〜第６の実施例では、チップ型ＮＴＣ
サーミスタに応用した例を示したが、本発明は、チップ
型正特性（ＰＴＣ）サーミスタに適用してもよく、ある
いは固定抵抗やバリスタなどの他の抵抗器にも広く適用
することができる。

【００４２】

【発明の効果】請求項１に記載の発明に係る抵抗器で
は、第１，第２の内部電極が抵抗素体の第１の主面にお
いて所定距離を隔てて配置されており、該第１，第２の
内部電極を埋設するように絶縁層が形成されており、該
絶縁層を貫く第１，第２のスルーホール電極により第
１，第２の内部電極がそれぞれ第１，第２の外部電極に
接続されている。また、第１，第２の外部電極は、抵抗
素体に対してオーミック接触されていない。従って、第
１，第２の外部電極間において、第１，第２の内部電極
間で取り出される抵抗値を取り出すことができる。

【００４３】従って、第１，第２の外部電極の被り深
さ、すなわち抵抗素体と絶縁層とを積層してなる構造の
両主面及び両側面に至っている部分の長さにより、抵抗
値がほとんど影響されず、取り出される抵抗値は第１，
第２の内部電極間の抵抗値となる。よって、第１，第２
の内部電極が、抵抗素体の第１の主面上において適宜の
電極形成方法により容易にかつ高精度に形成され得るの
で、抵抗値のばらつきを低減することができる。加え
て、抵抗値の微調整についても、第１，第２の内部電極
の寸法や第１，第２の内部電極間距離を変更するだけで
容易に行い得る。すなわち、抵抗値の微調整を容易にか
つ安価に行い得る。

【００４４】さらに、第１，第２の外部電極の上記被り
深さが抵抗値にほとんど影響しないので、第１，第２の
外部電極の被り深さについては、表面実装に適した大き
さとすることができ、従って実装性能に優れた抵抗器を
提供することができる。

【００４５】請求項２に記載の発明では、抵抗素体内に
第３の内部電極が埋設されているので、より低い抵抗値
を有する抵抗器を提供することができる。請求項３に記
載の発明では、抵抗素体の第２の主面に第２の絶縁層が
形成されているので、第２の主面側における第１，第２
の外部電極と抵抗素体との間の電気的絶縁性をより確実
に確保することができ、それによって第１，第２の外部
電極の被り深さによる抵抗値の影響をより効果的に抑制
することができる。

【００４６】請求項４に記載の発明では、抵抗素体の第
２の主面側において、第２の絶縁層、第３，第４の内部
電極及び第３，第４のスルーホール電極が形成されてい
るので、より低い抵抗値を有する抵抗器を構成すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るチップ型ＮＴＣサ
ーミスタを説明するための縦断面図であり、図２のＡ−
Ａ線に沿う断面図。

【図２】図１に示した実施例のチップ型ＮＴＣサーミス
タの外観を示す斜視図。

【図３】本発明の第２の実施例に係るチップ型ＮＴＣサ
ーミスタを示す縦断面図。

【図４】本発明の第３の実施例に係るチップ型ＮＴＣサ
ーミスタを示す縦断面図。

【図５】本発明の第４の実施例に係るチップ型ＮＴＣサ
ーミスタを示す縦断面図。

【図６】本発明の第５の実施例に係るチップ型ＮＴＣサ
ーミスタを示す縦断面図。

【図７】本発明の第６の実施例に係るチップ型ＮＴＣサ
ーミスタを示す縦断面図。

【図８】従来のチップ型サーミスタの一例を示す縦断面
図。

【図９】従来のチップ型サーミスタの他の例を示す縦断
面図。

【図１０】従来のチップ型サーミスタのさらに他の例を
示す縦断面図。

【図１１】従来のチップ型サーミスタの他の例を示す縦
断面図。

【符号の説明】

１…チップ型ＮＴＣサーミスタ２…サーミスタ素体２ａ…第１の端面２ｂ…第２の端面２ｃ…第１の主面としての上面２ｄ…第２の主面としての下面２ｅ，２ｆ…側面３…第１の内部電極３Ａ…第３の内部電極４…第２の内部電極４Ａ…第４の内部電極５…絶縁層５Ａ…第２の絶縁層６…第１のスルーホール電極６Ａ…第３のスルーホール電極７…第２のスルーホール電極７Ａ…第４のスルーホール電極８…第１の外部電極９…第２の外部電極１１…チップ型ＮＴＣサーミスタ１２…チップ型ＮＴＣサーミスタ１３…チップ型ＮＴＣサーミスタ１４…第３の内部電極１５…チップ型ＮＴＣサーミスタ１６…チップ型ＮＴＣサーミスタ

Claims

【特許請求の範囲】

【請求項１】厚み方向に対向し合っている第１，第２
の主面を有する抵抗素体と、前記抵抗素体の第１の主面に形成された絶縁層と、前記抵抗素体の第１の主面において所定距離を隔ててか
つ抵抗素体主面にオーミック接触するように形成された
第１，第２の内部電極とを備え、該第１，第２の内部電
極が、絶縁層によって被覆されて埋設されており、前記絶縁層を厚み方向に貫くように形成されており、一
端が第１，第２の内部電極にそれぞれ接続されており、
他端が絶縁層外表面に露出されている第１，第２のスル
ーホール電極と、前記第１，第２のスルーホール電極の他端にそれぞれ電
気的に接続されるように、かつ抵抗素体にオーミック接
触しないように抵抗器外表面に形成された第１，第２の
外部電極とをさらに備えることを特徴とする、抵抗器。
【請求項２】前記抵抗素体内に埋設された第３の内部
電極をさらに備える、請求項１に記載の抵抗器。
【請求項３】前記抵抗素体の第２の主面に形成された
第２の絶縁層をさらに備える、請求項１または２に記載
の抵抗器。
【請求項４】前記抵抗素体の第２の主面に、所定距離
を隔ててかつ抵抗素体にオーミック接触するように形成
された第３，第４の内部電極をさらに備え、第３，第４
の内部電極が前記第２の絶縁層により被覆されて埋設さ
れており、かつ第３，第４の内部電極に一端が、第１，
第２の外部電極に他端がそれぞれ接続された第３，第４
のスルーホール電極が第２の絶縁層を貫くように形成さ
れている、請求項３に記載の抵抗器。
【請求項５】前記抵抗素体が、前記第１，第２の主面
を結んでおりかつ互いに対向されている第１，第２の端
面及び第１，第２の側面を有し、前記第１，第２の外部電極が、それぞれ、第１，第２の
端面を被覆するようにかつ絶縁層及び第２の絶縁層の外
表面に至るように形成されている請求項１〜４のいずれ
かに記載の抵抗器。
【請求項６】前記抵抗素体がセラミックスにより構成
されており、前記絶縁層が抵抗素体主面に焼き付けられ
たガラス層により構成されている、請求項１〜５のいず
れかに記載の抵抗器。
【請求項７】前記抵抗素体が、サーミスタ素体であ
り、それによってサーミスタが構成されている、請求項
１〜６のいずれかに記載の抵抗器。