JP2017045861A - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents

チップ抵抗器およびチップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2017045861A
JP2017045861A JP2015167221A JP2015167221A JP2017045861A JP 2017045861 A JP2017045861 A JP 2017045861A JP 2015167221 A JP2015167221 A JP 2015167221A JP 2015167221 A JP2015167221 A JP 2015167221A JP 2017045861 A JP2017045861 A JP 2017045861A
Authority
JP
Japan
Prior art keywords
chip
insulating substrate
resistor
electrodes
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015167221A
Other languages
English (en)
Other versions
JP6688025B2 (ja
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
伊藤 隆志
Takashi Ito
隆志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015167221A priority Critical patent/JP6688025B2/ja
Priority to PCT/JP2016/073847 priority patent/WO2017033793A1/ja
Publication of JP2017045861A publication Critical patent/JP2017045861A/ja
Application granted granted Critical
Publication of JP6688025B2 publication Critical patent/JP6688025B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】絶縁基板の両端部に寸法の安定したキャップ状の端面電極を形成することができるチップ抵抗器とその製造方法を提供すること。
【解決手段】本発明のチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、両表電極2間を接続する抵抗体3と、両表電極2と抵抗体3を含めて絶縁基板1の表面全体を覆う樹脂からなる保護膜4と、絶縁基板1の裏面全体を覆う樹脂からなる補助膜5と、絶縁基板1の長手方向両端面に設けられて表電極2に導通する一対の端面電極6とを備えており、端面電極6は保護膜4の上面と補助膜5の下面および絶縁基板1の両側面の長手方向両端部を覆うようにキャップ状に形成されている。
【選択図】図3

Description

本発明は、回路基板上に半田付けによって面実装されるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
この種のチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、これら一対の表面電極に接続するように絶縁基板の表面に設けられた抵抗体と、抵抗体を覆うように設けられた樹脂からなる保護膜と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通するように絶縁基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。
このように構成されたチップ抵抗器は、回路基板に設けられたランド上に半田ペーストを印刷した後、裏電極を下向きにして外部電極をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるようになっている。
一方、特許文献1に開示されているように、チップコンデンサ等のチップ状電子部品において、角柱状のチップ素体の長手方向両端部にキャップ状の端面電極を形成するという技術が知られている。かかるチップ状電子部品では、キャップ状の端面電極が角柱状のチップ素体の上面と下面および両側面まで延びているため、回路基板上に4面(上面と下面および両側面)いずれの姿勢でも搭載することができる。
特許文献1にはチップ状電子部品の一例としてチップ抵抗器が挙げられており、チップ抵抗器においても、絶縁基板の両端部にキャップ状の端面電極を形成して、この端面電極を表電極に接続させるという構成にすれば、回路基板上に4面での搭載が可能となる。
なお、特許文献1には端面電極を形成する具体的な方法について特に明記されていないが、例えば特許文献2に開示されているように、外周面に導電ペーストを塗布させたローラを回転させると共に、ローラの回転方向とほぼ同じ方向にチップ素体を移動させながら、ローラの外周面にチップ素体の一面を近接させて導電ペーストを塗布するという塗布方法を採用すれば、端面電極の寸法のバラツキを極力抑えることが可能となる。
特開昭61−183911号公報 特開2003−264117号公報
ところで通常のチップ抵抗器は、セラミックスからなる絶縁基板の表面に抵抗体を覆う保護膜が形成されているため、前述したように絶縁基板の両端部にキャップ状の端面電極を形成する場合、絶縁基板の表面全体に表電極と抵抗体を覆うように保護膜を形成した後、導電ペーストを絶縁基板の端面側から保護膜の上面と絶縁基板の裏面および両側面の途中位置まで回り込ます必要がある。
しかしながら、樹脂からなる保護膜が形成された上面と、絶縁基板のセラミックス面が露出する裏面および両側面とでは、絶縁基板の端面側から塗布される導電ペーストの回り込み量に大きな差が生じてしまうため、端面電極のキャップ形状が不規則になってしまうという問題がある。すなわち、導電ペーストの回り込み量は、樹脂の露出する上面で滲みが大きく、セラミックス面の露出する裏面で滲みが少なくなるため、表裏面での電極寸法が相違してしまい、さらに、側面の電極形状が上面側(保護膜側)に引っ張られて斜めになってしまう。その結果、チップ抵抗器の側面を下向きにした姿勢で回路基板に搭載された場合、回路基板のランドに半田付けされる一対の端面電極が「ハの字」状に対向することになるため、半田ペーストを硬化させるときのセルフアライメント効果を発揮することができなくなってしまう。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、その第1の目的は、絶縁基板の両端部に寸法の安定したキャップ状端面電極を形成することができるチップ抵抗器を提供することにある。また、本発明の第2の目的は、このようなチップ抵抗器の製造方法を提供することにある。
上記した第1の目的を達成するために、本発明のチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体と前記両表電極を含めて前記絶縁基板の表面全体を覆う樹脂からなる保護膜と、前記絶縁基板の裏面全体を覆う樹脂からなる補助膜と、前記絶縁基板の長手方向両端面に設けられて前記表電極に導通する一対の端面電極とを備え、前記端面電極が前記保護膜と前記補助膜および前記絶縁基板の両側面の長手方向両端部を覆っているという構成にした。
このように構成されたチップ抵抗器では、絶縁基板の表面全体を覆う保護膜と絶縁基板の裏面全体を覆う補助膜がいずれも同質の樹脂材料で形成されているため、絶縁基板の表面と裏面で端面電極の滲み量がほぼ同じになる。したがって、絶縁基板の両側面に露出するセラミックス面についても、端面電極が同質材料からなる保護膜と補助膜に同じように引っ張られるため、端面電極の寸法が直方体形状のチップ抵抗器の4面(上面と下面および両側面)において均一になり、寸法の安定したキャップ状の端面電極を形成することができる。
上記の構成において、保護膜と補助膜を異種の樹脂材料で形成しても良いが、これら保護膜と補助膜が同一の樹脂材料で形成されていると、端面電極の寸法をより安定させることができて好ましい。
また、上記の構成において、端面電極の端面形状が縦横比を同じくする正方形であると、幅寸法と厚み寸法を等しくする角柱形状のチップ抵抗器となるため、回路基板上への搭載面がチップ抵抗器の4面で全て同じになって好ましい。
上記した第2の目的を達成するために、本発明によるチップ抵抗器の製造方法は、セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ一対の表電極を形成する工程と、前記対をなす表電極間を接続するように抵抗体を形成する工程と、前記表電極と前記抵抗体を覆うように前記大判基板の表面における前記複数のチップ形成領域全体に樹脂からなる保護膜を形成する工程と、前記大判基板の裏面における複数のチップ形成領域全体に樹脂からなる補助膜を形成する工程と、前記大判基板を前記表電極の中央部を通って長手方向へ延びる1次分割ラインと、この1次分割ラインに直交する2次分割ラインとに沿ってダイシングブレードで切断して個々のチップ素子を形成する工程と、前記チップ素子の前記1次分割ラインに沿う切断面から前記2次分割ラインに沿う切断面の一部にかけて導電ペーストを塗布して端面電極を形成する工程と、を含むことを特徴としている。
このように大判基板の表面に多数個のチップ抵抗器に対応する表電極と抵抗体および保護膜を形成すると共に、大判基板の裏面に補助膜を形成した後、ダイシングによって大判基板を個々のチップ素子に分割してから、チップ素子の端面側に導電ペーストを塗布して端面電極を形成すると、セラミックスからなるチップ素子の表面全体を覆う保護膜と裏面全体を覆う補助膜がいずれも同質の樹脂材料からなるため、チップ素子の表面と裏面で端面電極の滲み量がほぼ同じになる。したがって、チップ素子の両側面に露出するセラミックス面についても、端面電極が同質材料からなる保護膜と補助膜に同じように引っ張られるため、端面電極の寸法が直方体形状のチップ抵抗器の4面(上面と下面および両側面)において均一になり、寸法の安定したキャップ状の端面電極を形成することができる。
本発明のチップ抵抗器とその製造方法によれば、絶縁基板の両端部に寸法の安定したキャップ状の端面電極を形成することができる。
本発明の実施形態例に係るチップ抵抗器の斜視図である。 該チップ抵抗器の平面図である。 図2のIII−III線に沿う断面図である。 図2のIV−IV線に沿う断面図である。 図2のV−V線に沿う断面図 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。
以下、発明の実施の形態について図面を参照しながら説明すると、本発明の実施形態例に係るチップ抵抗器は、図1〜図5に示すように、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2と抵抗体3を含めて絶縁基板1の表面全体を覆う樹脂からなる保護膜4と、絶縁基板1の裏面全体を覆う樹脂からなる補助膜5と、絶縁基板1の長手方向両端部に設けられた一対の端面電極6とによって主に構成されている。
絶縁基板1はセラミックスからなり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割ラインと2次分割ラインに沿ってダイシングすることにより多数個取りされたものである。
一対の表電極2はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら表電極2は絶縁基板1の短辺側と両長辺側の各端面から露出するように矩形状に形成されている。
抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっている。なお、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護膜4はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたオーバーコート層であり、図示省略されているが、保護膜4の下側には抵抗体3を覆うアンダーコート層が形成されている。なお、このアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものである。保護膜4は両表電極2と抵抗体3を含めて絶縁基板1の表面全体を覆うように形成されているため、図3中で左側に位置する表電極2の左端を含む3端面が絶縁基板1と保護膜4間から露出し、右側に位置する表電極2の右端を含む3端面が絶縁基板1と保護膜4間から露出している。
補助膜5はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この補助膜5と前述した保護膜4は同一の樹脂材料を用いて形成されることが好ましい。
一対の端面電極6はAgペーストやCuペーストをディップ塗布して加熱硬化させたものであり、これら端面電極6は絶縁基板1の両端面1aから保護膜4の上面と補助膜5の下面および絶縁基板1の両側面1bを覆うようにキャップ状に形成されている。これにより、図3中で左側に位置する端面電極6は、絶縁基板1と保護膜4間から露出する左側の表電極2の3端面と接続され、右側に位置する端面電極6は、絶縁基板1と保護膜4間から露出する右側の表電極2の3端面と接続されている。
図示省略されているが、一対の端面電極6は外部電極によって覆われており、これら外部電極は端面電極6の表面にNi,Sn等を電解メッキして形成されたものである。
以上説明したように、本実施形態例に係るチップ抵抗器では、絶縁基板1の表面全体を覆う保護膜4と絶縁基板1の裏面全体を覆う補助膜5がいずれもエポキシ系樹脂等からなる樹脂材料で形成されているため、絶縁基板1の長手方向両端部にキャップ状の端面電極6を塗布形成する際に、絶縁基板1の表面と裏面で端面電極6の滲み量がほぼ同じになる。したがって、絶縁基板1の両側面1bに露出するセラミックス面についても、端面電極6が同一材料からなる保護膜4と補助膜5に同じように引っ張られるため、端面電極6の寸法が直方体形状のチップ抵抗器の4面(上面と下面および両側面)において均一になり、寸法の安定したキャップ状の端面電極6を形成することができる。
ここで、本実施形態例に係るチップ抵抗器では、図1に示すように、端面電極6の端面形状が縦横比を同じくする正方形に設定されており、幅寸法Wと厚み寸法Tを等しくする角柱形状のチップ抵抗器(例えば、幅寸法W=0.1mm、厚み寸法T=0.1mm)となっている。これにより、チップ抵抗器の4面(上面と下面および両側面)に形成される端面電極6が面積の等しい同一形状となるため、このような形状のチップ抵抗器を回路基板上に搭載する場合、チップ抵抗器の4面(上面と下面および両側面)のいずれが搭載面になったとしても、全く同じようにセルフアライメント効果を発揮することができる。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図6と図7を参照しながら説明する。
まず、図6(a)と図7(a)に示すように、絶縁基板1が多数個取りされるセラミックスからなる大判基板10を準備する。この大判基板10に1次分割溝や2次分割溝は形成されていないが、図6(f)に示す後工程で大判基板10は縦横に延びる1次分割ラインL1と2次分割ラインL2に沿ってダイシングされ、これら両分割ラインL1,L2によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図6は大判基板10を平面的に見た状態を示し(図6(e)だけは裏面図)、図7は図6中の1個分のチップ形成領域を断面した状態を示している。
そして、このような大判基板10の表面にAg系ペーストを印刷して乾燥・焼成させることにより、図6(b)と図7(b)に示すように、大判基板10の表面に所定間隔を存して帯状に延びる複数対の表電極2を形成する。
次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図6(c)と図7(c)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良い。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図6(d)と図7(d)に示すように、表電極2と抵抗体3を含めて大判基板10のチップ形成領域全体を覆う保護膜4を形成する。
次に、大判基板10の裏面にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図6(e)と図7(e)に示すように、大判基板10の裏面におけるチップ形成領域全体を覆う補助膜5を形成する。
しかる後、図6(f)に示すように、大判基板10を表電極2の幅方向中央部を通って長手方向へ延びる1次分割ラインL1と、この1次分割ラインL1に直交する2次分割ラインL2とに沿ってダイシングブレードで切断することにより、図6(g)に示すように、チップ抵抗器と外形をほぼ同じくする個々のチップ素子10Aを得る。なお、大判基板10の周辺部は各チップ形成領域を包囲するダミー領域となっており、このダミー領域はダイシング後に捨て基板10Bとして破棄される。また、これら1次分割ラインL1と2次分割ラインL2は大判基板10に対して設定された仮想線であり、前述したように大判基板10に分割ラインに対応する1次分割溝や2次分割溝は形成されていない。
次に、チップ素子10Aの端面にAgペーストやCuペースト等の導電ペーストをディップ塗布して加熱硬化させることにより、図7(f)に示すように、チップ素子10Aの長手方向両端面から短手方向両端面の所定位置まで回り込む端面電極6を形成する。その際、チップ素子10Aの相対向する2面を覆う保護膜4と補助膜5が同じ樹脂材料(エポキシ系樹脂)で形成されているため、これら保護膜4と補助膜5が形成されたチップ素子10Aの2面で端面電極6の滲み量がほぼ同じになる。したがって、チップ素子10Aの残り2面に露出するセラミックス面についても、端面電極6が同一材料からなる保護膜4と補助膜5に同じように引っ張られるため、直方体形状のチップ素子10Aの4面(上面と下面および両側面)に形成される端面電極6の寸法を均一にすることができる。
最後に、個々のチップ素子10Aに対してNi,Sn等の電解メッキを施すことにより、端面電極6を被覆する図示せぬ外部電極を形成し、図1に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10の表面に多数個のチップ抵抗器に対応する表電極2と抵抗体3および保護膜4を形成すると共に、大判基板10の裏面に補助膜5を形成した後、ダイシングによって大判基板10を個々のチップ素子10Aに分割してから、チップ素子10Aの端面側にAgペースト等の導電ペーストをディップ塗布して端面電極6を形成するようにしているが、その際、セラミックスからなるチップ素子の相対向する2面を覆う保護膜4と補助膜5が同じ樹脂材料で形成されているため、これら保護膜4と補助膜5が形成されたチップ素子10Aの2面で端面電極6の滲み量がほぼ同じになる。したがって、チップ素子10Aの残り2面に露出するセラミックス面についても、端面電極6が同一材料からなる保護膜4と補助膜5に同じように引っ張られるため、直方体形状のチップ素子10Aの4面(上面と下面および両側面)において端面電極6の寸法が均一になり、寸法の安定したキャップ状の端面電極6を形成することができる。
また、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10に表電極2と抵抗体3および保護膜4や補助膜5を形成した後、大判基板10を1次分割ラインL1と2次分割ラインL2に沿ってダイシングしてチップ素子10Aを得るとき、帯状に形成された表電極2が長さ方向と幅方向にそれぞれ切断されるようになっているため、保護膜4によって覆われた表電極2の切断面がチップ素子10Aの端面と両側面からそれぞれ露出した状態となる。したがって、その後にチップ素子10Aの両端部に端面電極6を形成するとき、表電極2と端面電極6の接続箇所がチップ素子10Aの端面だけでなく両側面を含めた3面となり、端面電極6と表電極2との接続信頼性を非常に高めることができる。
1 絶縁基板
2 表電極
3 抵抗体
4 保護膜
5 補助膜
6 端面電極
10 大判基板
10A チップ素子
L1 1次分割ライン
L2 2次分割ライン

Claims (5)

  1. セラミックスからなる直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体と前記両表電極を含めて前記絶縁基板の表面全体を覆う樹脂からなる保護膜と、前記絶縁基板の裏面全体を覆う樹脂からなる補助膜と、前記絶縁基板の長手方向両端面に設けられて前記表電極に導通する一対の端面電極とを備え、前記端面電極が前記保護膜と前記補助膜および前記絶縁基板の両側面の長手方向両端部を覆っていることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、前記保護膜と前記補助膜が同一の樹脂材料で形成されていることを特徴とするチップ抵抗器。
  3. 請求項1または2の記載において、端面電極の端面形状が縦横比を同じくする正方形であることを特徴とするチップ抵抗器。
  4. セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ一対の表電極を形成する工程と、
    前記対をなす表電極間を接続するように抵抗体を形成する工程と、
    前記表電極と前記抵抗体を覆うように前記大判基板の表面における前記複数のチップ形成領域全体に樹脂からなる保護膜を形成する工程と、
    前記大判基板の裏面における複数のチップ形成領域全体に樹脂からなる補助膜を形成する工程と、
    前記大判基板を前記表電極の中央部を通って長手方向へ延びる1次分割ラインと、この1次分割ラインに直交する2次分割ラインとに沿ってダイシングブレードで切断して個々のチップ素子を形成する工程と、
    前記チップ素子の前記1次分割ラインに沿う切断面から前記2次分割ラインに沿う切断面の一部にかけて導電ペーストを塗布して端面電極を形成する工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
  5. 請求項4の記載において、前記保護膜と前記補助膜が同一の樹脂材料で形成されていることを特徴とするチップ抵抗器の製造方法。
JP2015167221A 2015-08-26 2015-08-26 チップ抵抗器およびチップ抵抗器の製造方法 Active JP6688025B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015167221A JP6688025B2 (ja) 2015-08-26 2015-08-26 チップ抵抗器およびチップ抵抗器の製造方法
PCT/JP2016/073847 WO2017033793A1 (ja) 2015-08-26 2016-08-15 チップ抵抗器およびチップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015167221A JP6688025B2 (ja) 2015-08-26 2015-08-26 チップ抵抗器およびチップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2017045861A true JP2017045861A (ja) 2017-03-02
JP6688025B2 JP6688025B2 (ja) 2020-04-28

Family

ID=58100131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015167221A Active JP6688025B2 (ja) 2015-08-26 2015-08-26 チップ抵抗器およびチップ抵抗器の製造方法

Country Status (2)

Country Link
JP (1) JP6688025B2 (ja)
WO (1) WO2017033793A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113412524A (zh) * 2019-02-07 2021-09-17 罗姆股份有限公司 电阻器
US11657932B2 (en) 2021-06-10 2023-05-23 Koa Corporation Chip component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330802A (ja) * 1996-06-07 1997-12-22 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
JPH11283804A (ja) * 1998-03-31 1999-10-15 Murata Mfg Co Ltd 抵抗器
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
WO2015019590A1 (ja) * 2013-08-07 2015-02-12 パナソニックIpマネジメント株式会社 抵抗器およびその製造方法
JP2016213352A (ja) * 2015-05-11 2016-12-15 Koa株式会社 チップ抵抗器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330802A (ja) * 1996-06-07 1997-12-22 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
JPH11283804A (ja) * 1998-03-31 1999-10-15 Murata Mfg Co Ltd 抵抗器
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
WO2015019590A1 (ja) * 2013-08-07 2015-02-12 パナソニックIpマネジメント株式会社 抵抗器およびその製造方法
JP2016213352A (ja) * 2015-05-11 2016-12-15 Koa株式会社 チップ抵抗器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113412524A (zh) * 2019-02-07 2021-09-17 罗姆股份有限公司 电阻器
CN113412524B (zh) * 2019-02-07 2022-11-29 罗姆股份有限公司 电阻器
US11657932B2 (en) 2021-06-10 2023-05-23 Koa Corporation Chip component

Also Published As

Publication number Publication date
WO2017033793A1 (ja) 2017-03-02
JP6688025B2 (ja) 2020-04-28

Similar Documents

Publication Publication Date Title
JP2016213352A (ja) チップ抵抗器
JP2007073693A (ja) チップ抵抗器とのその製造方法
JP5706186B2 (ja) チップ抵抗器およびその製造方法
WO2017033793A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2016167182A1 (ja) チップ抵抗器およびその製造方法
WO2017057248A1 (ja) チップ抵抗器
JP2017050455A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP2017059597A (ja) チップ抵抗器
WO2017057096A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6715002B2 (ja) チップ抵抗器の実装構造
JP4504577B2 (ja) チップ形抵抗器の製造方法
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
US20220399140A1 (en) Chip component
JP6695415B2 (ja) チップ抵抗器
JP6599759B2 (ja) チップ抵抗器
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
JP6688035B2 (ja) チップ抵抗器
JP2022159807A (ja) チップ抵抗器
JP5166685B2 (ja) チップ抵抗器とのその製造方法
JP2010225660A (ja) チップ抵抗器およびその実装構造
JPH09120904A (ja) チップ抵抗器
JP2018078152A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200403

R150 Certificate of patent or registration of utility model

Ref document number: 6688025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250