WO2017057096A1 - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents

チップ抵抗器およびチップ抵抗器の製造方法 Download PDF

Info

Publication number
WO2017057096A1
WO2017057096A1 PCT/JP2016/077699 JP2016077699W WO2017057096A1 WO 2017057096 A1 WO2017057096 A1 WO 2017057096A1 JP 2016077699 W JP2016077699 W JP 2016077699W WO 2017057096 A1 WO2017057096 A1 WO 2017057096A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistor
protective layer
chip
substrate
electrodes
Prior art date
Application number
PCT/JP2016/077699
Other languages
English (en)
French (fr)
Inventor
松本　健太郎
Original Assignee
Koa株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa株式会社 filed Critical Koa株式会社
Priority to US15/763,574 priority Critical patent/US10410771B2/en
Publication of WO2017057096A1 publication Critical patent/WO2017057096A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing

Definitions

  • the present invention relates to a chip resistor that is surface-mounted on a circuit board by soldering, and a method for manufacturing such a chip resistor.
  • a chip resistor is insulated so as to be connected to a pair of surface electrodes, a rectangular parallelepiped-shaped insulating substrate made of ceramics, a pair of front electrodes opposed to each other at a predetermined interval on the surface of the insulating substrate.
  • a resistor provided on the surface of the substrate, an insulating protective layer provided so as to cover the resistor, a pair of back electrodes disposed opposite to each other with a predetermined interval on the back surface of the insulating substrate, and a front electrode
  • a pair of end electrodes provided on both end faces of the insulating substrate so as to conduct the back electrode and a pair of external electrodes formed by plating the outer surfaces of these end face electrodes.
  • a large number of electrodes, resistors, protective layers, etc. are formed in a lump on a large substrate, and then the large substrate is divided into a lattice to form individual chips.
  • a chip element is obtained.
  • a dividing method there is widely known a method in which dividing grooves having a V-shaped cross section are provided in a lattice shape on a large substrate in advance, and the large substrate is broken along these dividing grooves.
  • a method of cutting a large-sized substrate by dicing instead of providing a dividing groove has been adopted.
  • dicing is performed after forming the protective layer, so if the surface electrode and the resistor are covered with the protective layer, the dicing position cannot be determined, and in the worst case, the resistor is removed by dicing. The problem of disconnection occurs.
  • Patent Document 1 a plurality of recognition marks are formed at the same time as the resistors in the dummy area at the periphery of the large substrate, and the inner area of these recognition marks.
  • a method has been proposed in which dicing is performed with a recognition mark exposed outside the fixed tape as a reference position after the fixed tape is attached to the substrate. In this case, the position of the electrode or resistor cannot be confirmed from above the fixed tape, but the recognition mark is formed at the same time as the resistor in the dummy area exposed around the fixed tape. If the dicing position is determined, it is possible to prevent the resistor from being accidentally cut.
  • the present invention has been made in view of such a state of the art, and a first object thereof is to provide a chip resistor capable of preventing dicing failure with a simple configuration.
  • a second object of the present invention is to provide a method for manufacturing such a chip resistor.
  • a chip resistor of the present invention includes a rectangular parallelepiped insulating substrate made of ceramics, and a pair of front electrodes provided at both ends in the longitudinal direction on the surface of the insulating substrate, A resistor connecting the two surface electrodes, an insulating protective layer covering the entire surface of the insulating substrate including the resistor and the surface electrodes, and provided at both longitudinal ends of the insulating substrate.
  • a pair of cap-shaped end face electrodes connected to the surface electrode is provided, and the protective layer is made of a translucent resin having the same color as the insulating substrate.
  • the protective layer covering the surface electrode and the resistor is made of a translucent resin having the same color as the insulating substrate, so when dicing the large substrate and dividing it into individual chip elements, By confirming the position of the surface electrode and the resistor through the protective layer, the dicing position can be determined accurately, and the dicing failure that the resistor is accidentally cut can be prevented.
  • this chip resistor is provided with cap-shaped end face electrodes at both ends in the longitudinal direction of the insulating substrate, and is suitable for bulk mounting without directionality such as front and back, but the exposure of the protective layer Since the surface of the substrate and the remaining three ceramic surfaces of the insulating substrate have the same color, when mounting the image of the chip resistor on the circuit board land, Regardless of whether the image is the same color, the image processing can be performed easily and accurately.
  • the protective layer contains 2 to 25% of white pigment in the epoxy resin
  • the ceramic and protective layer of the insulating substrate are set to the same white color and the protective layer is transparent. It is preferable that the positions of the surface electrode and the resistor can be easily confirmed.
  • the chip resistor manufacturing method includes a step of forming a pair of surface electrodes in each of a plurality of chip formation regions on the surface of a large substrate made of ceramics, Forming a resistor so as to connect the pair of surface electrodes; and covering the plurality of chip formation regions on the surface of the large substrate so as to cover the surface electrode and the resistor.
  • the large substrate is cut with a dicing blade along a primary dividing line extending in the longitudinal direction through the central portion of the surface electrode and a secondary dividing line orthogonal to the primary dividing line.
  • the image is processed by imaging whether the chip resistor is correctly mounted on the circuit board land. In this case, an image of the same color is taken regardless of the mounting posture, and image processing can be performed easily and accurately.
  • the position of the front electrode and the resistor is confirmed through the protective layer, if the backlight is irradiated from the back side of the large substrate, the light from the backlight is changed to the front electrode and the resistor. Therefore, the position of the surface electrode and the resistor can be easily and accurately confirmed from above the protective layer.
  • FIG. 3 is a sectional view taken along line III-III in FIG. 2.
  • FIG. 4 is a sectional view taken along line IV-IV in FIG. 2.
  • Sectional view along line VV in FIG. It is explanatory drawing which shows the manufacturing process of this chip resistor. It is explanatory drawing which shows the manufacturing process of this chip resistor.
  • a chip resistor includes a rectangular parallelepiped insulating substrate 1 and an insulating substrate 1 as shown in FIGS.
  • the insulating protective layer 4 that covers the entire surface of the substrate 1 and a pair of end surface electrodes 5 provided at both ends in the longitudinal direction of the insulating substrate 1 are mainly configured.
  • the insulating substrate 1 is made of ceramics (alumina 96%), and the insulating substrate 1 is obtained by dicing a large-size substrate, which will be described later, along a primary dividing line and a secondary dividing line extending vertically and horizontally. .
  • the pair of front electrodes 2 is obtained by screen-printing Ag-based paste, dried and fired, and these front electrodes 2 are formed in a rectangular shape so as to be exposed from three end faces that are continuous in a U-shape of the insulating substrate 1. Has been.
  • the resistor 3 is obtained by screen-printing a resistor paste such as ruthenium oxide, drying and firing, and both ends of the resistor 3 in the longitudinal direction overlap the surface electrode 2 respectively. Although not shown, the resistor 3 is formed with a trimming groove for adjusting the resistance value.
  • the protective layer 4 is an overcoat layer obtained by screen-printing an epoxy resin paste and heat-cured. Although not shown, a transparent undercoat layer covering the resistor 3 is formed below the protective layer 4. Has been. The undercoat layer is obtained by screen-printing glass paste, drying and firing. Since the protective layer 4 is formed so as to cover the entire surface of the insulating substrate 1 including both the front electrodes 2 and the resistor 3, the three end surfaces including the left end of the front electrode 2 located on the left side in FIG. The three end surfaces including the right end of the surface electrode 2 located on the right side are exposed from between the substrate 1 and the protective layer 4 and are exposed from between the insulating substrate 1 and the protective layer 4.
  • the protective layer 4 is made of a translucent resin having the same color as the ceramic material that is the material of the insulating substrate 1.
  • a material obtained by adding a white pigment (for example, titanium oxide) to an epoxy resin is used.
  • the content of the white pigment with respect to the epoxy resin is preferably set in the range of 2 to 25% according to the film thickness of the protective layer 4.
  • the transparency of the protective layer 4 may be increased by reducing the particle size of the color pigment used for coloring, for example, an oxidation having a particle size of 0.10 ⁇ m or less as the color pigment.
  • the transparency can be increased and the film can be made translucent.
  • the pair of end face electrodes 5 are obtained by dip-coating Ag paste or Cu paste and heat-curing. These end face electrodes 5 are formed from the both end faces 1a of the insulating substrate 1 to the upper surface of the protective layer 4, the lower surface of the insulating substrate 1, and both sides. It is formed in a cap shape so as to cover the surface 1b. Thereby, the end face electrode 5 located on the left side in FIG. 3 is connected to the three end faces of the left surface electrode 2 exposed from between the insulating substrate 1 and the protective layer 4, and the end face electrode 5 located on the right side is connected to the insulating substrate. 1 and the three end faces of the right surface electrode 2 exposed from between the protective layer 4.
  • the external appearance of the chip element before the end face electrode 5 is formed is a substantially square prism, and the cap-shaped end face electrodes 5 are formed at both ends in the longitudinal direction of the chip element having such a shape.
  • the insulating substrate 1 has a rectangular parallelepiped shape whose thickness dimension is shorter than the width dimension, but the protective layer 4 having a predetermined thickness is laminated so as to cover the entire surface of the insulating substrate 1, whereby the width dimension and the thickness dimension.
  • a regular quadrangular columnar chip element having the same value is configured.
  • the pair of end surface electrodes 5 are covered with external electrodes, and these external electrodes are formed by electrolytically plating Ni, Sn or the like on the surface of the end surface electrode 5.
  • a large substrate 10 made of ceramic from which a large number of insulating substrates 1 are taken is prepared. No primary dividing grooves or secondary dividing grooves are formed on the large-sized substrate 10, but the large-sized substrate 10 is divided into a primary dividing line L1 and a secondary dividing line L2 extending vertically and horizontally in the subsequent process shown in FIG.
  • Each of the squares that are diced along and divided by the two divided lines L1 and L2 is a chip formation region for one piece.
  • 6 shows a state in which the large-sized substrate 10 is viewed in a plan view
  • FIG. 7 shows a state in which one chip forming region in FIG. 6 is cut.
  • a resistor paste such as ruthenium oxide is screen-printed on the surface of the large-sized substrate 10 and then dried and fired, thereby forming a pair of front electrodes 2 as shown in FIGS. 6 (c) and 7 (c). A plurality of resistors 3 are formed between them.
  • the formation order of the surface electrode 2 and the resistor 3 may be reverse to the above.
  • a trimming groove is formed in the resistor 3 from above the undercoat layer to adjust the resistance value.
  • an epoxy resin paste to which a white pigment is added is screen-printed from the undercoat layer and is heat-cured, so that the surface electrode 2 and the resistance as shown in FIGS. 6 (d) and 7 (d) are obtained.
  • a translucent protective layer 4 that covers the entire chip formation region of the large substrate 10 including the body 3 is formed.
  • the protective layer 4 covering the surface electrode 2 and the resistor 3 is a semi-transparent material, the position of the internal surface electrode 2 and the resistor 3 is visually observed through the protective layer 4, and FIG. As shown in (e), the position of the dicing performed in the next process (primary division line L1 and secondary division line L2) is determined.
  • the primary dividing line L1 is a virtual line extending in the longitudinal direction through the center in the width direction of the surface electrode 2, and the secondary dividing line L2 extends between the resistors 3 in the direction orthogonal to the primary dividing line L1. It is an imaginary line that extends.
  • the positions of the surface electrode 2 and the resistor 3 are confirmed while irradiating the backlight light from the back side of the large substrate 10, the surface electrode 2 and the resistor 3 are lifted in the backlight light. Since it can be seen, the positions of the surface electrode 2 and the resistor 3 can be easily and accurately confirmed from above the protective layer 4.
  • a conductive paste such as an Ag paste or a Cu paste is dip-applied to the end face of the chip element 10A and is heat-cured, so that it is short from both longitudinal end faces of the chip element 10A as shown in FIG.
  • a cap-shaped end face electrode 5 is formed to wrap around to a predetermined position on both end faces in the direction.
  • the end face electrodes 5 that wrap around the four surfaces of the chip element 10A have the same size on the surface of the protective layer 4 and the remaining three ceramic surfaces.
  • each chip element 10A an external electrode (not shown) for covering the end face electrode 5 is formed, and the chip resistor as shown in FIG. 1 and FIG. Is completed.
  • the entire surface of the insulating substrate 1 made of ceramics is covered with the protective layer 4, and the protective layer 4 is a half-color of the same color as the insulating substrate 1. Since it is made of a transparent resin, when the large substrate 10 is diced and divided into individual chip elements 10A, the dicing position is determined by checking the positions of the inner surface electrode 2 and the resistor 3 through the protective layer 4. It can be determined accurately, and dicing failure in which the resistor 3 is cut by mistake can be prevented. And since the whole surface electrode 2 is covered with the protective layer 4, when cutting
  • this chip resistor has cap-shaped end face electrodes 5 formed at both ends in the longitudinal direction of the insulating substrate 1, it has the same size on the four faces including the exposed face of the protective layer 4 and the remaining three faces.
  • the end face electrode 5 can be extended. Therefore, the chip resistor can be mounted in the same manner in any orientation on the four surfaces, and stable bulk mounting without directionality such as front and back can be performed.
  • the exposed surface of the protective layer 4 and the remaining three ceramic surfaces of the insulating substrate 1 have the same color, an image of whether or not the chip resistor is correctly mounted on the land of the circuit board is obtained. When processing, images of the same color are taken regardless of the mounting posture, and image processing can be performed easily and accurately.
  • the chip resistor manufacturing method when the large substrate 10 is diced along the primary dividing line L1 and the secondary dividing line L2 to obtain the chip element 10A, a table formed in a band shape is obtained. Since the electrode 2 is cut in the length direction and the width direction, the cut surface of the front electrode 2 covered with the protective layer 4 is exposed from the end face and both side faces of the chip element 10A. . Therefore, when the end face electrodes 5 are subsequently formed at both ends of the chip element 10A, the connection portion between the surface electrode 2 and the end face electrode 5 becomes three faces including not only the end face of the chip element 10A but also both side faces. And the connection reliability between the front electrode 2 and the surface electrode 2 can be greatly enhanced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

セラミックスからなる直方体形状の絶縁基板１と、絶縁基板１の表面における長手方向両端部に設けられた一対の表電極２と、両表電極２間を接続する抵抗体３と、抵抗体３と両表電極２を含めて絶縁基板１の表面全体を覆う絶縁性の保護層４と、絶縁基板１の長手方向両端部に設けられて表電極２に接続する一対のキャップ状の端面電極５とを備え、保護層４が絶縁基板１と同系色の半透明な樹脂材料によって形成されている。

Description

チップ抵抗器およびチップ抵抗器の製造方法
　本発明は、回路基板上に半田付けによって面実装されるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
　一般的にチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、これら一対の表面電極に接続するように絶縁基板の表面に設けられた抵抗体と、抵抗体を覆うように設けられた絶縁性の保護層と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通するように絶縁基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。
　通常、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極や抵抗体や保護層等を一括して形成した後、この大判基板を格子状に分割して個々のチップ素子を得るようにしている。かかる分割方法としては、大判基板に予め断面Ｖ字状の分割溝を格子状に設けておき、これら分割溝に沿って大判基板をブレイクするという方法が広く知られているが、近年のチップ抵抗器の小型化に伴って、分割溝を設ける代わりにダイシングによって大判基板を切断するという方法が採用されている。
　かかるダイシングによる分割方法では、保護層を形成してからダイシングが行われるため、表電極と抵抗体を保護層で覆ってしまうとダイシング位置がわからなくなってしまい、最悪の場合、ダイシングによって抵抗体を切断してしまうという不具合が発生する。
　このような不具合を解消するために、特許文献１に開示されているように、大判基板の周辺部のダミー領域に抵抗体と同時に複数の認識マークを形成しておき、これら認識マークの内側領域に固定テープを貼り付けた後、固定テープの外側に露出する認識マークを基準位置としてダイシングを行うという方法が提案されている。この場合、固定テープの上から電極や抵抗体の位置を確認することはできないが、固定テープの周囲に露出するダミー領域に抵抗体と同時に認識マークが形成されているため、この認識マークを基準にダイシング位置を決定すれば、誤って抵抗体が切断されてしまうことを防止できる。
特開２００７－１７３２８２号公報
　しかし、特許文献１に開示された従来技術では、大判基板の表面側に固定テープを貼り付ける際に、大判基板のダミー領域内で固定テープの周縁部が認識マークと重ならないようにする必要があるため、固定テープを貼り付けるときの位置ずれを考慮してダミー領域を広めに設定しなければならず、その分、大判基板に占めるダミー領域（製品とならずに破棄される部分）の割合が増えてしまうという問題がある。また、認識マークは製品となるチップ形成領域からできるだけ離れた位置に形成する必要があるが、認識マークがチップ形成領域から遠くなるほど印刷用マスクの伸び等に起因する誤差を生じやすくなるため、認識マークを基準に決めたダイシング位置が正規位置からズレてしまう虞がある。
　本発明は、このような従来技術の実情に鑑みてなされたもので、その第１の目的は、簡単な構成によってダイシング不良を防止することが可能なチップ抵抗器を提供することにある。また、本発明の第２の目的は、このようなチップ抵抗器の製造方法を提供することにある。
　上記した第１の目的を達成するために、本発明のチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体と前記両表電極を含めて前記絶縁基板の表面全体を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端部に設けられて前記表電極に接続する一対のキャップ状の端面電極とを備え、前記保護層が前記絶縁基板と同系色の半透明な樹脂からなるという構成にした。
　このように構成されたチップ抵抗器では、表電極と抵抗体を覆う保護層が絶縁基板と同系色の半透明な樹脂からなるため、大判基板をダイシングして個々のチップ素子に分割する際、保護層を透して表電極と抵抗体の位置を確認することでダイシング位置を正確に決めることができ、誤って抵抗体が切断されてしまうというダイシング不良を防止できる。また、このチップ抵抗器は、絶縁基板の長手方向両端部にキャップ状の端面電極が設けられており、表裏等の方向性のないバルク実装に好適なものとなっているが、保護層の露出する一面と絶縁基板の残り３つのセラミックス面とが同系色となっているため、チップ抵抗器が回路基板のランド上に正しく実装されたか否かを撮像して画像処理する際に、その搭載姿勢にかかわらず同じ色の画像が撮影されることになり、画像処理を簡単かつ精度良く行うことができる。
　上記の構成において、保護層がエポキシ系樹脂に白色顔料を２～２５％含有していると、絶縁基板のセラミックスと保護層とを同じような白色系に設定した上で、保護層を透して表電極と抵抗体の位置を容易に確認することができて好ましい。
　また、上記した第２の目的を達成するために、本発明によるチップ抵抗器の製造方法は、セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ一対の表電極を形成する工程と、前記対をなす表電極間を接続するように抵抗体を形成する工程と、前記表電極と前記抵抗体を覆うように前記大判基板の表面における前記複数のチップ形成領域全体に該大判基板と同系色の半透明な樹脂からなる保護層を形成する工程と、前記保護層を透して前記表電極と前記抵抗体の位置を確認してダイシング位置を決定してから、このダイシング位置に基づいて前記大判基板を前記表電極の中央部を通って長手方向へ延びる１次分割ラインと、この１次分割ラインに直交する２次分割ラインとに沿ってダイシングブレードで切断して個々のチップ素子を形成する工程と、前記チップ素子の前記１次分割ラインに沿う切断面から前記２次分割ラインに沿う切断面の一部にかけて導電ペーストを塗布して端面電極を形成する工程と、を含むことを特徴としている。
　このように大判基板の表面に多数個のチップ抵抗器に対応する表電極と抵抗体を形成し、これら表電極と抵抗体を大判基板と同系色の半透明な樹脂からなる保護層で覆った後、この保護層を透して表電極と抵抗体の位置を確認することにより、ダイシング位置を正確に決めることができるため、このダイシング位置に基づいて大判基板を格子状にダイシングすれば、誤って抵抗体が切断されてしまうというダイシング不良を防止できる。また、ダイシングして得られるチップ素子の長手方向両端部にキャップ状の端面電極を形成することにより、表裏等の方向性のないバルク実装に好適なチップ抵抗器が製造されるが、このチップ抵抗器は、保護層の露出する一面と絶縁基板の残り３つのセラミックス面とが同系色となっているため、チップ抵抗器が回路基板のランド上に正しく実装されたか否かを撮像して画像処理する際に、その搭載姿勢にかかわらず同じ色の画像が撮影されることになり、画像処理を簡単かつ精度良く行うことができる。
　上記の製造方法において、保護層を透して表電極と抵抗体の位置を確認する際に、大判基板の裏面側からバックライトを照射するようにすると、バックライトの光が表電極と抵抗体で遮られるため、保護層の上方から表電極と抵抗体の位置を容易かつ正確に確認することができる。
　本発明によれば、抵抗体が誤って切断されてしまうというダイシング不良を防止できてバルク実装に好適なチップ抵抗器を実現できる。
本発明の実施形態例に係るチップ抵抗器の斜視図である。 チップ抵抗器の平面図である。 図２のIII－III線に沿う断面図である。 図２のIV－IV線に沿う断面図である。 図２のＶ－Ｖ線に沿う断面図 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。
　以下、発明の実施の形態について図面を参照しながら説明すると、本発明の実施形態例に係るチップ抵抗器は、図１～図５に示すように、直方体形状の絶縁基板１と、絶縁基板１の表面における長手方向両端部に設けられた一対の表電極２と、これら表電極２に接続するように設けられた長方形状の抵抗体３と、両表電極２と抵抗体３を含めて絶縁基板１の表面全体を覆う絶縁性の保護層４と、絶縁基板１の長手方向両端部に設けられた一対の端面電極５とによって主に構成されている。
　絶縁基板１はセラミックス（アルミナ９６％）からなり、この絶縁基板１は後述する大判基板を縦横に延びる１次分割ラインと２次分割ラインに沿ってダイシングすることにより多数個取りされたものである。
　一対の表電極２はＡｇ系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら表電極２は絶縁基板１のコ字状に連続する３つの端面から露出するように矩形状に形成されている。
　抵抗体３は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体３の長手方向の両端部はそれぞれ表電極２に重なっている。なお、図示省略されているが、抵抗体３には抵抗値を調整するためのトリミング溝が形成されている。
　保護層４はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたオーバーコート層であり、図示省略されているが、保護層４の下側には抵抗体３を覆う透明なアンダーコート層が形成されている。なお、このアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものである。保護層４は両表電極２と抵抗体３を含めて絶縁基板１の表面全体を覆うように形成されているため、図３中で左側に位置する表電極２の左端を含む３端面が絶縁基板１と保護層４間から露出し、右側に位置する表電極２の右端を含む３端面が絶縁基板１と保護層４間から露出している。
　保護層４は絶縁基板１の材料であるセラミックスと同系色の半透明な樹脂からなり、本実施形態例の場合、エポキシ樹脂に白色の顔料（例えば酸化チタン）を添加したものが用いられている。ここで、エポキシ樹脂に対する白色顔料の含有量は保護層４の膜厚に応じて２～２５％の範囲に設定することが好ましく、例えば、膜厚が約１０μｍの保護層４を形成する場合は、エポキシ樹脂に酸化チタン（粒径は約０．２５μｍ）を５％程度含有させたものを用いることが好ましい。その理由は、白色顔料の含有量が２％よりも少なくなると、保護層４の透明度が高くなり過ぎて半透明にならず、その逆に白色顔料の含有量が２５％を越えると、保護層４が白濁して透明性が損なわれてしまうからである。あるいは、着色に使用される着色顔料の粒径を小さくすることにより、保護層４の透明度を上げて半透明にするようにしても良く、例えば、着色顔料として粒径が０．１０μｍ以下の酸化チタンを用いると、酸化チタンの含有量が２５％を越えた場合でも透明度を上げて半透明にすることができる。
　一対の端面電極５はＡｇペーストやＣｕペーストをディップ塗布して加熱硬化させたものであり、これら端面電極５は絶縁基板１の両端面１ａから保護層４の上面と絶縁基板１の下面および両側面１ｂを覆うようにキャップ状に形成されている。これにより、図３中で左側に位置する端面電極５は、絶縁基板１と保護層４間から露出する左側の表電極２の３端面と接続され、右側に位置する端面電極５は、絶縁基板１と保護層４間から露出する右側の表電極２の３端面と接続されている。なお、端面電極５が形成される前のチップ素子の外観形状は略正四角柱となっており、このような形状のチップ素子の長手方向両端部にキャップ状の端面電極５が形成されている。すなわち、絶縁基板１は幅寸法に比べて厚み寸法が短い直方体形状であるが、この絶縁基板１の表面全体を覆うように所定厚の保護層４が積層されることにより、幅寸法と厚み寸法を等しくする正四角柱状のチップ素子が構成されるようになっている。
　図示省略されているが、一対の端面電極５は外部電極によって覆われており、これら外部電極は端面電極５の表面にＮｉ，Ｓｎ等を電解メッキして形成されたものである。
　次に、上記の如く構成されたチップ抵抗器の製造方法について、図６と図７を参照しながら説明する。
　まず、図６（ａ）と図７（ａ）に示すように、絶縁基板１が多数個取りされるセラミックスからなる大判基板１０を準備する。この大判基板１０に１次分割溝や２次分割溝は形成されていないが、図６（ｅ）に示す後工程で大判基板１０は縦横に延びる１次分割ラインＬ１と２次分割ラインＬ２に沿ってダイシングされ、これら両分割ラインＬ１，Ｌ２によって区切られたマス目の１つ１つが１個分のチップ形成領域となる。なお、図６は大判基板１０を平面的に見た状態を示し、図７は図６中の１個分のチップ形成領域を断面した状態を示している。
　そして、このような大判基板１０の表面にＡｇ系ペーストを印刷して乾燥・焼成させることにより、図６（ｂ）と図７（ｂ）に示すように、大判基板１０の表面に所定間隔を存して帯状に延びる複数対の表電極２を形成する。
　次に、大判基板１０の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図６（ｃ）と図７（ｃ）に示すように、対をなす表電極２間に跨る複数の抵抗体３を形成する。なお、表電極２と抵抗体３の形成順序は上記と逆であっても良い。
　次に、トリミング溝形成時の抵抗体３へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体３を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体３にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上から白色顔料を添加したエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図６（ｄ）と図７（ｄ）に示すように、表電極２と抵抗体３を含めて大判基板１０のチップ形成領域全体を覆う半透明な保護層４を形成する。
　ここで、表電極２と抵抗体３を覆う保護層４は半透明な材料であるため、保護層４を透して内部の表電極２と抵抗体３の位置を目視することにより、図６（ｅ）に示すように、次工程で行われるダイシングの位置（１次分割ラインＬ１と２次分割ラインＬ２）を決定する。なお、１次分割ラインＬ１は表電極２の幅方向中央部を通って長手方向へ延びる仮想線であり、２次分割ラインＬ２は各抵抗体３の間を１次分割ラインＬ１と直交方向へ延びる仮想線である。その際、大判基板１０の裏面側からバックライト光を照射しながら表電極２と抵抗体３の位置を確認するようにすると、バックライト光の中に表電極２と抵抗体３が浮き上がるように見えるため、保護層４の上方から表電極２と抵抗体３の位置を容易かつ正確に確認することができる。
　このようにしてダイシング位置である１次分割ラインＬ１と２次分割ラインＬ２を決定したなら、図６（ｆ）に示すように、これら１次分割ラインＬ１と２次分割ラインＬ２とに沿ってダイシングブレードで切断することにより、チップ抵抗器と外形をほぼ同じくする個々のチップ素子１０Ａを得る。なお、大判基板１０の周辺部は各チップ形成領域を包囲するダミー領域となっており、このダミー領域はダイシング後に捨て基板１０Ｂとして破棄される。また、これら１次分割ラインＬ１と２次分割ラインＬ２は大判基板１０に対して設定された仮想線であり、前述したように大判基板１０に分割ラインに対応する１次分割溝や２次分割溝は形成されていない。
　次に、チップ素子１０Ａの端面にＡｇペーストやＣｕペースト等の導電ペーストをディップ塗布して加熱硬化させることにより、図７（ｅ）に示すように、チップ素子１０Ａの長手方向両端面から短手方向両端面の所定位置まで回り込むキャップ状の端面電極５を形成する。その際、チップ素子１０Ａの外観形状は略正四角柱となっているため、チップ素子１０Ａの４面に回り込んだ端面電極５は、保護層４の表面と残り３つのセラミックス面で全て同じ大きさの矩形状となる。
　最後に、個々のチップ素子１０Ａに対してＮｉ，Ｓｎ等の電解メッキを施すことにより、端面電極５を被覆する図示せぬ外部電極を形成し、図１と図２に示すようなチップ抵抗器が完成する。
　以上説明したように、本実施形態例に係るチップ抵抗器では、セラミックスからなる絶縁基板１の表面全体が保護層４によって覆われていると共に、この保護層４が絶縁基板１と同系色の半透明な樹脂からなるため、大判基板１０をダイシングして個々のチップ素子１０Ａに分割する際、保護層４を透して内部の表電極２と抵抗体３の位置を確認することでダイシング位置を正確に決めることができ、誤って抵抗体３が切断されてしまうというダイシング不良を防止できる。しかも、表電極２の全体が保護層４によって覆われているため、表電極２を分割ラインに沿ってダイシングで切断する際に、表電極２の切断面にバリが発生することを抑制できる。
　また、このチップ抵抗器は、絶縁基板１の長手方向両端部にキャップ状の端面電極５が形成されているため、保護層４の露出する面と残り３つの面を含めた４面に同じ大きさの端面電極５を延在させることができる。したがって、チップ抵抗器を４面のいずれの姿勢で同じように実装することが可能となり、表裏等の方向性のない安定したバルク実装を行うことができる。しかも、保護層４の露出する一面と絶縁基板１の残り３つのセラミックス面とが同系色となっているため、チップ抵抗器が回路基板のランド上に正しく実装されたか否かを撮像して画像処理する際に、その搭載姿勢にかかわらず同じ色の画像が撮影されることになり、画像処理を簡単かつ精度良く行うことができる。
　また、本実施形態例に係るチップ抵抗器の製造方法では、大判基板１０を１次分割ラインＬ１と２次分割ラインＬ２に沿ってダイシングしてチップ素子１０Ａを得るとき、帯状に形成された表電極２が長さ方向と幅方向にそれぞれ切断されるようになっているため、保護層４によって覆われた表電極２の切断面がチップ素子１０Ａの端面と両側面からそれぞれ露出した状態となる。したがって、その後にチップ素子１０Ａの両端部に端面電極５を形成するとき、表電極２と端面電極５の接続箇所がチップ素子１０Ａの端面だけでなく両側面を含めた３面となり、端面電極５と表電極２との接続信頼性を非常に高めることができる。
　１　絶縁基板
　２　表電極
　３　抵抗体
　４　保護層
　５　端面電極
　１０　大判基板
　１０Ａ　チップ素子
　Ｌ１　１次分割ライン
　Ｌ２　２次分割ライン

Claims (4)

  1. 　セラミックスからなる直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体と前記両表電極を含めて前記絶縁基板の表面全体を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端部に設けられて前記表電極に接続する一対のキャップ状の端面電極とを備え、前記保護層が前記絶縁基板と同系色の半透明な樹脂からなることを特徴とするチップ抵抗器。
  2. 　請求項１の記載において、前記保護層はエポキシ系樹脂に白色顔料を２～２５％含有したものからなることを特徴とするチップ抵抗器。
  3. 　セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ一対の表電極を形成する工程と、
    　前記対をなす表電極間を接続するように抵抗体を形成する工程と、
    　前記表電極と前記抵抗体を覆うように前記大判基板の表面における前記複数のチップ形成領域全体に該大判基板と同系色の半透明な樹脂からなる保護層を形成する工程と、
    　前記保護層を透して前記表電極と前記抵抗体の位置を確認してダイシング位置を決定してから、このダイシング位置に基づいて前記大判基板を前記表電極の中央部を通って長手方向へ延びる１次分割ラインと、この１次分割ラインに直交する２次分割ラインとに沿ってダイシングブレードで切断して個々のチップ素子を形成する工程と、
    　前記チップ素子の前記１次分割ラインに沿う切断面から前記２次分割ラインに沿う切断面の一部にかけて導電ペーストを塗布して端面電極を形成する工程と、を含むことを特徴とするチップ抵抗器の製造方法。
  4. 　請求項３の記載において、前記保護層を透して前記表電極と前記抵抗体の位置を確認する際に、前記大判基板の裏面側からバックライトを照射するようにしたことを特徴とするチップ抵抗器の製造方法。
PCT/JP2016/077699 2015-09-28 2016-09-20 チップ抵抗器およびチップ抵抗器の製造方法 WO2017057096A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/763,574 US10410771B2 (en) 2015-09-28 2016-09-20 Chip resistor and method for producing chip resistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-189765 2015-09-28
JP2015189765A JP6577315B2 (ja) 2015-09-28 2015-09-28 チップ抵抗器の製造方法

Publications (1)

Publication Number Publication Date
WO2017057096A1 true WO2017057096A1 (ja) 2017-04-06

Family

ID=58423558

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/077699 WO2017057096A1 (ja) 2015-09-28 2016-09-20 チップ抵抗器およびチップ抵抗器の製造方法

Country Status (3)

Country Link
US (1) US10410771B2 (ja)
JP (1) JP6577315B2 (ja)
WO (1) WO2017057096A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053433A (ja) * 2018-09-21 2020-04-02 Koa株式会社 歪センサ抵抗器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
JP2003264101A (ja) * 2002-03-08 2003-09-19 Koa Corp 両面実装型チップ抵抗器
JP2004158600A (ja) * 2002-11-06 2004-06-03 Matsushita Electric Ind Co Ltd チップ形電子部品およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333404B2 (ja) * 1996-10-04 2002-10-15 太陽誘電株式会社 チップ部品及びその製造方法
JP4057462B2 (ja) * 2003-04-28 2008-03-05 ローム株式会社 チップ抵抗器およびその製造方法
JP2007173282A (ja) 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
JP2003264101A (ja) * 2002-03-08 2003-09-19 Koa Corp 両面実装型チップ抵抗器
JP2004158600A (ja) * 2002-11-06 2004-06-03 Matsushita Electric Ind Co Ltd チップ形電子部品およびその製造方法

Also Published As

Publication number Publication date
US10410771B2 (en) 2019-09-10
JP2017069258A (ja) 2017-04-06
US20180277286A1 (en) 2018-09-27
JP6577315B2 (ja) 2019-09-18

Similar Documents

Publication Publication Date Title
WO2016158240A1 (ja) チップ抵抗器
WO2017033793A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2011091140A (ja) 基板内蔵用チップ抵抗器およびその製造方法
WO2017057096A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP5663804B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
WO2017057248A1 (ja) チップ抵抗器
WO2016167182A1 (ja) チップ抵抗器およびその製造方法
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP6695415B2 (ja) チップ抵抗器
JP7270386B2 (ja) チップ状金属抵抗器及びその製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
US11594366B2 (en) Multilayer coil component and mounted structure of the multilayer coil component
JP2017017198A (ja) チップ抵抗器の製造方法
US11657932B2 (en) Chip component
JP2011142117A (ja) ジャンパーチップ部品およびその製造方法
JP6715002B2 (ja) チップ抵抗器の実装構造
JP6688035B2 (ja) チップ抵抗器
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
JP6599759B2 (ja) チップ抵抗器
CN115803830A (zh) 电阻器
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
JP2019125787A5 (ja)
JP2021061311A (ja) チップ部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16851270

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15763574

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16851270

Country of ref document: EP

Kind code of ref document: A1