JP6688035B2 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP6688035B2
JP6688035B2 JP2015206286A JP2015206286A JP6688035B2 JP 6688035 B2 JP6688035 B2 JP 6688035B2 JP 2015206286 A JP2015206286 A JP 2015206286A JP 2015206286 A JP2015206286 A JP 2015206286A JP 6688035 B2 JP6688035 B2 JP 6688035B2
Authority
JP
Japan
Prior art keywords
electrode
insulating substrate
plating layer
solder
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015206286A
Other languages
English (en)
Other versions
JP2017079252A (ja
Inventor
佐野 雄一
雄一 佐野
敬博 中島
敬博 中島
周平 松原
周平 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015206286A priority Critical patent/JP6688035B2/ja
Publication of JP2017079252A publication Critical patent/JP2017079252A/ja
Application granted granted Critical
Publication of JP6688035B2 publication Critical patent/JP6688035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Resistors (AREA)

Description

本発明は、回路基板上に半田付けによって面実装されるチップ抵抗器に関するものである。
この種のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面の長手方向両端部に設けられた一対の表電極と、これら一対の表面電極に接続するように絶縁基板の表面に設けられた抵抗体と、この抵抗体を覆うように設けられた絶縁性の保護膜と、絶縁基板の裏面の長手方向両端部に設けられた一対の裏電極と、表電極と裏電極を覆うように絶縁基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。
このように構成されたチップ抵抗器は、回路基板に設けられたランド上に半田ペーストを印刷した後、裏電極を下向きにして外部電極をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるが、熱応力に起因して半田接合部の疲労、クラック、破断等が生じやすくなる。
そこで従来より、特許文献1に開示されているように、裏電極を焼成銀からなる内層と導電性樹脂(樹脂銀)からなる外層との2層構造にし、このような2層構造の裏電極を覆う外部電極に対して半田接合を行うようにしたチップ抵抗器が提案されている。かかる従来のチップ抵抗器では、回路基板のランド上で半田接合部と接触する裏電極の外層が導電性樹脂からなるため、裏電極が焼成銀のみからなる場合に比べると、半田接合部に作用する熱応力が緩和されるようになっている。
また、特許文献2に開示されているように、裏電極を焼成銀からなる第1電極層と、この第1電極層のエッジ部から外れた位置に積層された焼成銀からなる第2電極層とで構成し、このような裏電極を覆う外部電極に対して半田接合を行うようにしたチップ抵抗器も提案されている。かかる従来のチップ抵抗器では、第2電極層の側面から第1電極層の表面に至る部分に段差が形成され、この段差に対応する段差部分が外部電極にも形成されるため、半田接合部の厚みを段差部分で増大させて熱応力が緩和されるようになっている。
特開2008−84905号公報 特開2013−74044号公報
しかしながら、特許文献1に記載されたチップ抵抗器では、導電性樹脂からなる裏電極の外層を覆う外部電極に対して半田接合が行われるため、半田接合時の加熱によって裏電極の樹脂分からアウトガスが発生し、このアウトガスに起因して半田爆ぜが発生したり固着性が低下してしまう虞がある。
これに対して、特許文献2に記載されたチップ抵抗器では、裏電極を構成する第1電極層と第2電極層がいずれも焼成銀からなり、導電性樹脂材料を使用していないため、樹脂分からのアウトガスに起因する半田爆ぜの発生等の不具合を防止することができる。しかし、裏電極を構成する第1電極層と第2電極層の両方が焼成銀からなり、周知のように焼
成銀は導電性樹脂のように膜厚を厚く形成することが困難であるため、単層の第2電極層では段差の高さ寸法をごく僅か(10μm以下)にしか設定できなくなる。したがって、段差を利用した上記の効果を十分に発揮させるためには、第1電極層上に第2電極層を複数層形成する必要があり、このことが製造工程を煩雑化させてコストアップの要因となっていた。
本発明は、このような従来技術の実情に鑑みてなされたものであり、その目的は、半田接合部における熱応力に起因するクラックや破断等を簡単な製造方法によって確実に防止できるチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明は、直方体形状の絶縁基板と、この絶縁基板の表面に設けられた一対の表電極と、これら一対の表電極間を接続する抵抗体と、この抵抗体を被覆する絶縁性の保護層と、前記絶縁基板の裏面に設けられた一対の裏電極と、前記絶縁基板の端面に設けられた端面電極と、前記表電極と前記裏電極および前記端面電極の露出部分を覆うメッキ材料からなる外部電極とを備えたチップ抵抗器において、前記裏電極が前記絶縁基板の裏面エッジ部から離反した位置に設けられていると共に、前記外部電極が、前記端面電極と前記裏電極に密着する下地メッキ層と、この下地メッキ層を被覆して前記端面電極と前記裏電極を電気的に接続する半田メッキ層とによって構成されており、前記裏電極と前記裏面エッジ部との間に前記半田メッキ層が前記絶縁基板に密着していない非密着部が存在するという構成にした。
このように構成されたチップ抵抗器では、絶縁基板の裏面に設けられた一対の裏電極が該絶縁基板の裏面エッジ部から離反しており、これら裏電極と裏面エッジ部との間にメッキ材料からなる外部電極が絶縁基板に密着していない非密着部が存在するため、この非密着部がクッションとなって半田接合部への熱応力を緩和することができる。そして、このような非密着部を絶縁基板と外部電極間に介在させる場合、メッキは電極材料に密着するが絶縁材料に密着しないため、端面電極を表電極だけに接続させて裏電極と接続しないように形成し、これら表電極と裏電極および端面電極の露出部分を覆うようにメッキ材料からなる外部電極を形成するだけで良、半田接合部における熱応力に起因するクラックや破断等を簡単な製造方法によって確実に防止することができる。
しかも、外部電極が、端面電極と裏電極に密着する下地メッキ層と、この下地メッキ層を被覆して端面電極と裏電極を電気的に接続する半田メッキ層とによって構成されており、この半田メッキ層と絶縁基板との間に非密着部が確保されているため、下地メッキ層によって半田喰われを防止しつつ、最外層の半田メッキ層によって半田付け性を良好にすることができる。その際、ニッケル等からなる硬質な下地メッキ層は非密着部から離れた位置で端面電極と裏電極に密着し、比較的軟質な半田メッキ層だけが非密着部を介して絶縁基板と対向するため、半田接合部への熱応力をより効果的に緩和することができる。
本発明のチップ抵抗器によれば、半田接合部における熱応力に起因するクラックや破断等を簡単な製造方法によって確実に防止することができる。
本発明の実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の実装状態を示す要部断面図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。
以下、発明の実施の形態について図面を参照しながら説明すると、図1に示すように、本発明の実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、この絶縁基板1
の表面における長手方向の両端部に設けられた一対の表電極2と、これら両表電極2間を接続する抵抗体3と、抵抗体3を被覆する絶縁性の保護層4と、絶縁基板1の裏面における長手方向の両端部近傍に設けられた一対の裏電極5と、絶縁基板1の長手方向の両端面に設けられた一対の端面電極6と、表電極2と端面電極6および裏電極5の露出面に被着された下地メッキ層7と、下地メッキ層7を被覆して裏電極5と端面電極6を電気的に接続する半田メッキ層8とによって構成されている。
絶縁基板1はアルミナを主成分とするセラミックス基板であり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割溝と2次分割溝に沿って分割することにより多数個取りされたものである。
一対の表電極2はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっており、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護層4はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
一対の裏電極5はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら裏電極5は絶縁基板1の裏面エッジ部から離反した位置に設けられている。
端面電極6は絶縁基板1の端面にNi−CrやNi−Ti等をスパッタして形成されたものであり、この端面電極6の上端は表電極2に接続されているが、端面電極6の下端は裏電極5に接続されずに離反している。
下地メッキ層7は表電極2と端面電極6および裏電極5の露出面に対しNiやCu等の電解メッキを施して形成されたものであり、絶縁基板1の裏面側についてみると、下地メッキ層7は裏電極5の全体を覆うように島状に形成されているが、裏電極5と絶縁基板1の裏面エッジ部とで挟まれた領域に下地メッキ層7は形成されていない。
半田メッキ層8は下地メッキ層7の表面にSn等の電解メッキを施して形成されたものであり、この半田メッキ層8は裏電極5や端面電極6を覆う下地メッキ層7の表面に密着しているだけでなく、裏電極5と絶縁基板1の裏面エッジ部で挟まれた領域にも形成されている。ただし、当該領域は絶縁基板1のセラミックス面が露出するだけで電極の存在しない部分であるため、半田メッキ層8は絶縁基板の裏面に対して密着した状態で形成されずに非密着部Sを介して対向している。なお、下地メッキ層7は半田喰われを防止するためのものであり、半田メッキ層8は半田付け性を良好にするためのものであり、これら下地メッキ層7と半田メッキ層8とによって2層構造の外部電極9が構成されている。
図2に示すように、このように構成されたチップ抵抗器は、裏電極5を下向きにした姿勢で回路基板10上に載置され、この状態で回路基板10に設けられたランド11と外部電極9を半田フィレット12で接合することによって面実装される。その際、裏電極5が絶縁基板1の裏面エッジ部から離反した位置に形成されており、これら裏電極5とエッジ部との間で半田メッキ層8が絶縁基板1の裏面に非密着部Sを介して対向しているため、この非密着部Sがクッションとなって半田フィレット(半田接合部)12への熱応力を緩和することができる。そして、このような非密着部Sを絶縁基板1と半田メッキ層8との間に介在させるには、裏電極5を絶縁基板1の裏面エッジ部から離反した位置に形成すると共に、端面電極6を表電極2だけに接続させて裏電極5と接続しないように形成した上
で、これら表電極2と裏電極5および端面電極6の露出部分を覆うように最外層の半田メッキ層8を形成するだけで良いため、半田フィレット12における熱応力に起因するクラックや破断等を簡単な製造方法によって確実に防止することができる。
また、外部電極9が、裏電極5や端面電極6の露出面を覆うように形成された下地メッキ層7と、この下地メッキ層7を被覆して端面電極6と裏電極5を電気的に接続する半田メッキ層8とからなり、この半田メッキ層8の一部が絶縁基板1の裏面に密着せずに非密着部Sを介して対向するようになっているため、下地メッキ層7によって半田喰われを防止しつつ、最外層の半田メッキ層8によって半田付け性を良好にすることができる。その際、ニッケルメッキ等からなる硬質な下地メッキ層7は非密着部Sに形成されず、比較的軟質な半田メッキ層8だけが非密着部Sを介して絶縁基板1と対向するため、半田フィレット12への熱応力をより効果的に緩和することができる。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図3と図4を参照しながら説明する。
まず、図3(a)に示すように、絶縁基板1が多数個取りされる大判基板20を準備する。図示省略されているが、この大判基板20の表裏両面には予め1次分割溝と2次分割溝が格子状に設けられており、これら両分割溝によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。ここで、1次分割溝は大判基板20の短辺上を図3の紙面と直交する方向に延びる溝であり、2次分割溝は大判基板20の長辺に沿って図3の紙面と平行な方向に延びる溝である。
そして、このような大判基板20の裏面にAgペーストをスクリーン印刷して乾燥・焼成させることにより、図3(b)に示すように、大判基板20の裏面に所定間隔を存して対向する複数対の裏電極5を形成する。なお、これら裏電極5は、前述した1次分割溝から所定距離だけ離れた位置に形成される。
次に、大判基板20の表面に1次分割溝に跨るようにAgペーストをスクリーン印刷して乾燥・焼成させることにより、図3(c)に示すように、大判基板20の表面に所定間隔を存して対向する複数対の表電極2を形成する。なお、表電極2と裏電極5の形成順序は上記と逆、つまり表電極2を形成してから裏電極5を形成するようにしても良い。
次に、大判基板20の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図3(d)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆うアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系等の樹脂ペーストをスクリーン印刷し、これを加熱硬化させてアンダーコート層を覆うオーバーコート層を形成することにより、図3(e)に示すように、抵抗体3を被覆する2層構造の保護層4を形成する。
これまでの工程は大判基板20に対する一括処理であるが、次に、大判基板20を1次分割溝に沿って短冊状基板20Aにブレイク(1次分割)した後、この短冊状基板20Aの分割面にNi−Crをスパッタすることにより、図4(a)に示すように、短冊状基板20Aの両端面に端面電極6を形成する。その際、端面電極6は表電極2と接続されるが、この時点で端面電極6と裏電極5は接続されていない。なお、Ni−Crの代わりにN
i−Tiをスパッタするようにしても良く、その場合、Ni−Tiは短冊状基板20Aの分割面側から裏電極5の形成された裏面に回り込み難くなるため、端面電極6と裏電極5がより確実に接続されなくなって好ましい。
しかる後、短冊状基板20Aを2次分割溝に沿ってブレイク(2次分割)することにより、チップ抵抗器と同等の大きさのチップ単体20B(個片)を得た後、個片化されたチップ単体20Bに対してNi等の電解メッキを施すことにより、図4(b)に示すように、表電極2と端面電極6を覆う断面L字状の下地メッキ層7と、裏電極5を島状に覆う下地メッキ層7とを形成する。
最後に、これら下地メッキ層7を覆うようにSn等の電解メッキを施すことにより、図4(c)に示すように、分離した下地メッキ層7の表面に跨って両者間を接続する半田メッキ層8を形成する。この半田メッキ層8は裏電極5や端面電極6を覆う下地メッキ層7の表面に密着しているだけでなく、裏電極5と絶縁基板1の裏面エッジ部で挟まれた領域にも形成されるが、当該領域で半田メッキ層8は絶縁基板1の裏面に密着されずに非密着部Sを介して対向している。これにより、下地メッキ層7と半田メッキ層8からなる2層構造の外部電極9が構成され、図1に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器では、絶縁基板1の裏面に形成した一対の裏電極5が絶縁基板1の裏面エッジ部から離反しており、これら裏電極5とエッジ部間で半田メッキ層8が絶縁基板1の裏面に密着されずに非密着部Sを介して対向しているため、この非密着部Sがクッションとなって半田接合部への熱応力を緩和することができる。そして、かかる非密着部Sを絶縁基板1と半田メッキ層8間に介在させる場合、端面電極6を表電極2だけに接続させて裏電極5と接続しないように形成し、これら表電極2と裏電極5および端面電極6の露出部分を覆うように半田メッキ層8を形成するだけで良いため、半田接合部における熱応力に起因するクラックや破断等を簡単な製造方法によって確実に防止することができる。
また、本実施形態例に係るチップ抵抗器では、外部電極9が、裏電極5や端面電極6の露出面を覆うように形成された下地メッキ層7と、この下地メッキ層7を被覆して端面電極6と裏電極5を電気的に接続する半田メッキ層8とによって構成されており、この半田メッキ層8の一部が絶縁基板1の裏面に密着せずに非密着部Sを介して対向しているため、下地メッキ層7によって半田喰われを防止しつつ、最外層の半田メッキ層8によって半田付け性を良好にすることができる。その際、ニッケルメッキ等からなる硬質な下地メッキ層7は非密着部Sに形成されず、比較的軟質な半田メッキ層8だけが非密着部Sを介して絶縁基板1と対向するため、半田接合部への熱応力をより効果的に緩和することができる。
なお、上記実施形態例では、予め大判基板20に分割用の1次分割溝と2次分割溝を設
けておき、大判基板20をこれら両分割溝に沿ってブレイクして個々のチップ単体20B
を得るようにしているが、大判基板20をダイシングブレードで切断することによって個
々のチップ単体20Bを得るようにしても良い。
1 絶縁基板
2 表電極
3 抵抗体
4 保護層
5 裏電極
6 端面電極
7 下地メッキ層
8 半田メッキ層
9 外部電極
10 回路基板
11 ランド
12 半田フィレット
20 大判基板
20A 短冊状基板
20B チップ単体
S 非密着部

Claims (1)

  1. 直方体形状の絶縁基板と、この絶縁基板の表面に設けられた一対の表電極と、これら一対の表電極間を接続する抵抗体と、この抵抗体を被覆する絶縁性の保護層と、前記絶縁基板の裏面に設けられた一対の裏電極と、前記絶縁基板の端面に設けられた端面電極と、前記表電極と前記裏電極および前記端面電極の露出部分を覆うメッキ材料からなる外部電極とを備えたチップ抵抗器において、
    前記裏電極が前記絶縁基板の裏面エッジ部から離反した位置に設けられていると共に、前記外部電極が、前記端面電極と前記裏電極に密着する下地メッキ層と、この下地メッキ層を被覆して前記端面電極と前記裏電極を電気的に接続する半田メッキ層とによって構成されており、前記裏電極と前記裏面エッジ部との間に前記半田メッキ層が前記絶縁基板に密着していない非密着部が存在することを特徴とするチップ抵抗器。
JP2015206286A 2015-10-20 2015-10-20 チップ抵抗器 Active JP6688035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015206286A JP6688035B2 (ja) 2015-10-20 2015-10-20 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015206286A JP6688035B2 (ja) 2015-10-20 2015-10-20 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2017079252A JP2017079252A (ja) 2017-04-27
JP6688035B2 true JP6688035B2 (ja) 2020-04-28

Family

ID=58665498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015206286A Active JP6688035B2 (ja) 2015-10-20 2015-10-20 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP6688035B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240602A (ja) * 1985-04-17 1986-10-25 進工業株式会社 チツプ抵抗器
JPH07211508A (ja) * 1994-01-21 1995-08-11 Rohm Co Ltd チップ抵抗器の製造方法
JP3983264B2 (ja) * 2005-09-27 2007-09-26 北陸電気工業株式会社 チップ状電気部品の端子構造
JP4957394B2 (ja) * 2007-06-04 2012-06-20 株式会社村田製作所 セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
JP2017079252A (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP7382451B2 (ja) チップ抵抗器
JP6499007B2 (ja) チップ抵抗器
JP2010161135A (ja) チップ抵抗器およびその製造方法
JP2013074044A (ja) チップ抵抗器
WO2014109224A1 (ja) チップ抵抗器
JP2015079872A (ja) チップ抵抗器
JP6495724B2 (ja) チップ抵抗器およびその製造方法
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP6688035B2 (ja) チップ抵抗器
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2017057248A1 (ja) チップ抵抗器
JP2017224677A (ja) チップ抵抗器およびその製造方法
WO2020189217A1 (ja) チップ抵抗器
WO2016121203A1 (ja) チップ抵抗器
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
WO2022190879A1 (ja) チップ部品の実装構造
JP6159286B2 (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2014225568A (ja) チップ抵抗器の製造方法
WO2022163120A1 (ja) チップ部品
JP2017220596A (ja) チップ抵抗器
JP2017050455A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2022159807A (ja) チップ抵抗器
JP6599759B2 (ja) チップ抵抗器
JPH10321404A (ja) 抵抗器およびその製造方法
JP2023167192A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200403

R150 Certificate of patent or registration of utility model

Ref document number: 6688035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250