JP2010161135A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP2010161135A
JP2010161135A JP2009001437A JP2009001437A JP2010161135A JP 2010161135 A JP2010161135 A JP 2010161135A JP 2009001437 A JP2009001437 A JP 2009001437A JP 2009001437 A JP2009001437 A JP 2009001437A JP 2010161135 A JP2010161135 A JP 2010161135A
Authority
JP
Japan
Prior art keywords
layer
substrate
chip resistor
electrode
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009001437A
Other languages
English (en)
Inventor
Masaki Yoneda
将記 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009001437A priority Critical patent/JP2010161135A/ja
Priority to US12/639,617 priority patent/US8325006B2/en
Priority to CN2010100030013A priority patent/CN101770842B/zh
Publication of JP2010161135A publication Critical patent/JP2010161135A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

【課題】小型化、薄型化を図る場合であっても、絶縁材料からなる基板の破損等の不具合を回避することが可能なチップ抵抗器およびその製造方法を提供すること。
【解決手段】絶縁材料からなる基板1と、基板1の一面1a側に形成され、離間配置された一対の電極2と、基板1の一面1a側に形成され、一対の電極2に導通する抵抗体層3と、この抵抗体層3を覆うように設けられた保護層4と、を備え、一面1a側が実装面とされたチップ抵抗器Aであって、一対の電極2は、それぞれ、抵抗体層3に導通する電極層(第1電極層21および第2電極層22)と、この電極層上に形成されるメッキ層23とを有しており、上記電極層とメッキ層23との境界面は、保護層4の基板1厚み方向における先端露出面よりも基板1寄りに位置する。
【選択図】図1

Description

本発明は、チップ抵抗器およびその製造方法に関する。
従来のチップ抵抗器の一例としては、図13に示すようなものがある(たとえば、特許文献1を参照)。図示されたチップ抵抗器Bは、絶縁材料からなる基板91に一対の電極92が離間して設けられた構成を有している。各電極92は、実装時のハンダ付け性をよくするための手段として、基板91の上面側、側面側、下面側に跨って形成されたメッキ層921を含んでいる。このメッキ層921は、実装時のハンダ付け性をよくするためのものである。基板91の上面側には、一対の電極に導通する抵抗体層93、およびこの抵抗体層93を覆う保護層94が形成されている。基板91の下面側においては、一対の電極92が長手方向両端部近傍に配置され、これら一対の電極92の間の領域は、基板91表面が露出している。したがって、基板91の下面側においては、一対の電極92と、これら電極92の間の領域とは、明瞭な段差を有している。
上記構成のチップ抵抗器Bは、実装時には、基板91の下面側を実装面として、たとえば回路基板上に搭載される。かかる構成のチップ抵抗器Bにおいては、これを利用して構成される電気回路の実装効率を高めるために小型化、薄型化の要請が強い。しかしながら、チップ抵抗器Bにおいて、たとえば薄型化の観点から基板91の厚みを小さくすると、基板91そのものの機械的強度が低下する。この状態でチップ抵抗器Bに荷重がかかると、当該チップ抵抗器Bは両端部の電極92によって両持ち支持された構造であることから、基板91の電極92間部分が割れる、あるいは折れるなどして基板91が損傷する虞がある。このような事態が生じたのでは、チップ抵抗器Bの抵抗値に大きな誤差が生じたり、あるいはチップ抵抗器Bを利用して構成される電気回路の仕様に狂いが生じるといった不具合が発生してしまう。
特開2008−270519号公報
本発明は、上記した事情のもとで考え出されたものであって、絶縁材料からなる基板を備えたチップ抵抗器において、小型化、薄型化を図る場合であっても、基板の破損等の不具合を回避することが可能なチップ抵抗器を提供することを課題としている。また、本発明はそのようなチップ抵抗器を効率よく、かつ適切に製造することができるチップ抵抗器の製造方法を提供することを他の課題としている。
本発明の第1の側面によって提供されるチップ抵抗器は、絶縁材料からなる基板と、上記基板の一面側に形成され、離間配置された一対の電極と、上記基板の上記一面側に形成され、上記一対の電極に導通する抵抗体層と、この抵抗体層を覆うように設けられた保護層と、を備え、上記一面側が実装面とされたチップ抵抗器であって、上記一対の電極は、それぞれ、上記抵抗体層に導通する電極層と、この電極層上に形成される導電層とを有しており、上記電極層と上記導電層との境界面は、上記保護層の基板厚み方向における先端露出面よりも上記基板寄りに位置することを特徴としている。
このような構成によれば、実装面側に形成された保護層の先端露出面よりも、電極層とこの電極層に重なる導電層との境界面が基板寄りに位置しているため、保護層の先端露出面と導電層の先端露出面との間に段差を生じないように形成することができる。したがって、基板の厚みを小さくしてチップ抵抗器の薄型化を図る場合において、チップ抵抗器に荷重がかかっても、基板の電極間部分が割れる等の不具合の発生を防止することができる。
本発明の好ましい実施の形態においては、上記各電極層は、上記基板の表面上に直接設けられる第1電極層と、この第1電極層上に設けられる第2電極層とを備え、上記抵抗体層は、上記各第1電極層の一部の領域、および一対の上記第1電極層の間の領域に跨って重なるように設けられ、上記保護層は、上記各第1電極層の一部の領域、および上記抵抗体層に跨って重なるように設けられており、上記第2電極層は、上記第1電極層における上記抵抗体層および上記保護層のいずれもが重なっていない領域に設けられている。このような構成によれば、電極層として、第1電極層および第2電極層を具備する積層構造を採用することにより、抵抗体層、電極層、および保護層の積層状態において、保護層の先端露出面に対する電極層の基板厚み方向における先端面の位置関係を所望に調整することができる。
本発明の好ましい実施の形態においては、上記導電層の基板厚み方向における先端露出面は、上記保護層の基板厚み方向における先端露出面と面一状とされている。このような構成によれば、チップ抵抗器に荷重がかかっても、基板の電極間部分が割れる等の不具合の発生をより適切に防止することができる。
本発明の好ましい実施の形態においては、上記導電層は、基板厚み方向における最上層に設けられたメッキ層を含む。このような構成によれば、電極の表面露出部分はメッキ層からなるので、チップ抵抗器が実装された状態においては、ハンダによる接合強度を高めることができる。
本発明の好ましい実施の形態においては、上記基板の上記一面側とは反対面側には、追加の保護層が形成されている。このような構成によれば、チップ抵抗器の実装時における衝撃を緩和し、基板の破損をより確実に防止することができる。
本発明の第2の側面によって提供されるチップ抵抗器の製造方法は、絶縁材料からなる基板の一面側に、互いに離間して対をなす第1電極層を形成する工程と、上記対をなす第1の電極層の一部ずつの領域、および上記対をなす第1電極層の間の領域に跨るように抵抗体層を形成する工程と、上記抵抗体層を覆うように保護層を形成する工程と、上記第1電極層の露出面上に第2電極層を形成する工程と、を有することを特徴としている。このような製造方法によれば、本発明の第1の側面によって提供されるチップ抵抗器を効率よく、かつ適切に製造することができる。
本発明の好ましい実施の形態においては、上記第2電極層を形成する工程は、厚膜印刷により行う。このような製造方法によれば、第2電極層の形成が容易となる。また、第2電極層の厚みを所望の寸法に正確に仕上げることができる。このことは、抵抗体層、電極層(第1電極層と第2電極層)、および保護層の積層構造において、保護層の先端露出面に対する電極層の先端面の位置関係を所望に調整するうえで好適である。
本発明の好ましい実施の形態においては、上記第2電極層を形成する工程の後に、基板厚み方向における先端露出面が上記保護層と面一状の導電層を形成する工程を有する。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明に係るチップ抵抗器の一例を示す断面図である。 図1のII−II線に沿う断面図である。 本発明に係るチップ抵抗器を製造する方法における一部の工程を示す要部平面図である。 本発明に係るチップ抵抗器を製造する方法における一部の工程を示す要部平面図である。 本発明に係るチップ抵抗器を製造する方法における一部の工程を示す要部平面図である。 本発明に係るチップ抵抗器を製造する方法における一部の工程を示す要部平面図である。 本発明に係るチップ抵抗器を製造する方法における一部の工程を示す要部平面図である。 本発明に係るチップ抵抗器を製造する方法における一部の工程を示す要部平面図である。 図8のIX−IX線に沿う要部断面図である。 本発明に係るチップ抵抗器を製造する方法における一部の工程を示す要部断面図である。 本発明に係るチップ抵抗器を製造する方法における一部の工程を示す要部平面図である。 図1に示すチップ抵抗器の実装状態を示す斜視図である。 従来のチップ抵抗器の一例を示す断面図である。
以下、本発明の好ましい実施の形態について、図面を参照して具体的に説明する。なお、説明の便宜上、図1を基準として上下の方向を特定することにする。
図1および図2は、本発明に係るチップ抵抗器の一例を示している。本実施形態のチップ抵抗器Aは、基板1、一対の電極2、抵抗体層3、および保護層4,5を備えている。
基板1は、たとえばAl23などの絶縁材料からなり、各部の厚みが一定で長矩形状のチップ状とされている。
一対の電極2は、基板1の長手方向(図1における方向x)に離間して設けられている。これら一対の電極2は、それぞれ、第1電極層21、第2電極層22、およびメッキ層23を備えて構成されている。
第1電極層21は、たとえばAgを主成分とする導電体からなり、基板1の上面1a側の表面に直接形成されている。第2電極層22は、たとえばAgを主成分とする導電体からなり、第1電極層21上に部分的に設けられている。より具体的には、第2電極層22は、第1電極層21上において、後述する抵抗体層3および保護層4が形成されていない領域上に形成されている。これら第1電極層21および第2電極層22は、本発明でいう電極層を構成するものである。
メッキ層23は、チップ抵抗器Aの実装時のハンダ付け性を高めるためのものであり、たとえばNiやSnによるメッキ処理が施された層である。メッキ層23は、第2電極層22の上面、および第1電極層21と第2電極層22の側面を覆うように形成されている。
抵抗体層3は、たとえば酸化ルテニウムなどの抵抗率が比較的に高い材料からなる。抵抗体層3は、一対の第1電極層21の間の基板1表面の領域を覆うとともに、両端部が一対の第1電極層21の端部と重なるように設けられている。なお、本実施形態において、抵抗体層3は、レーザートリミングによる抵抗値調整が施されている。
保護層4は、一対の電極2の一部ずつ、および抵抗体層3を覆っており、所定の絶縁材料からなる。本実施形態では、保護層4は、アンダーコート層41およびオーバーコート層42が積層された構成とされている。アンダーコート層41は、たとえば鉛ガラスからなり、オーバーコート層42は、たとえばエポキシ樹脂からなる。図2に示すように、保護層4は、方向yにおいて基板1の全幅にわたって形成されている。
保護層5は、基板1の下面1b側の表面全体を覆うように設けられており、たとえばエポキシ樹脂からなる。
上記した各部の寸法の一例を挙げると、基板1の長手方向(方向x)の寸法が0.4〜1mm程度、基板1の幅方向(方向y)の寸法が0.2〜0.5mm程度である。また、各部の厚みとしては、基板1の厚みが0.08〜0.3mm程度、第1電極層21の厚みが10μm程度、第2電極層22の厚みが10μm程度、メッキ層23の厚みが20μm程度、抵抗体層3の厚みが10μm程度、アンダーコート層41の厚みが10μm程度、オーバーコート層42の厚みが20μm程度、保護層5の厚みが10μm程度である。
上記した寸法関係から理解されるように、第2電極層22とメッキ層23との境界面は、保護層4の基板1厚み方向における先端露出面よりも基板1寄りに位置している。また、メッキ層23の基板1厚み方向における先端露出面は、保護層4の基板1厚み方向における先端露出面と面一状とされている。
次に、チップ抵抗器Aの製造方法の一例を図3〜図11を参照して説明する。
まず、図3に示すように、たとえばAl23などの絶縁材料からなる基板1’を用意する。基板1’は、チップ抵抗器Aを構成する基板1を複数個取り可能なサイズとされている。
次に、図4に示すように、基板1’の上面1a’に複数の第1電極層21’を形成する。第1電極層21’は、基板1の方向xにおいて互いに対をなすように離間しており、方向yにおいても離間させられている。第1電極層21’の形成は、たとえばAgなどの導電体を含む導電体ペーストを所定パターンに厚膜印刷し、焼成することによって行う。
次いで、図5に示すように、複数の抵抗体層3を形成する。抵抗体層3の形成は、たとえば酸化ルテニウムなどの抵抗体材料を含む抵抗体ペーストを厚膜印刷および焼成することにより行う。この印刷においては、両端が対をなす第1電極層21’の一部ずつと重なり、かつ上記対をなす第1電極層21’の間の領域を覆うように、上記抵抗体ペーストを方向xに延びる複数の帯状に塗布する。
次いで、図6に示すように、複数のアンダーコート層41を形成する。アンダーコート層41の形成は、たとえば鉛ガラスなどの絶縁材料を含む絶縁体ペーストを厚膜印刷および焼成することにより行う。この印刷においては、両端が対をなす第1電極層21’の一部ずつと重なり、かつ抵抗体層3の全体を覆うように、上記絶縁体ペーストを方向xに延びる複数の帯状に塗布する。引き続き、抵抗体層3およびアンダーコート層41にレーザートリミングを施し、溝(図示略)を形成する。
次いで、図7に示すように、複数のオーバーコート層42’を形成する。オーバーコート層42’の形成は、たとえばエポキシ樹脂などの熱硬化性樹脂ペーストを厚膜印刷および熱硬化することにより行う。この印刷においては、両端が対をなす第1電極層21’の一部ずつと重なり、かつアンダーコート層41の全体を覆うように、上記熱硬化性樹脂ペーストを方向yに延びる複数の帯状に塗布する。
次いで、図8および図9に示すように、複数の第2電極層22’を形成する。第2電極層22’の形成は、たとえば、Agなどの導電体とエポキシ樹脂などの熱硬化性樹脂とを混練した導電性樹脂ペーストを厚膜印刷および熱硬化することにより行う。この印刷においては、オーバーコート層42’が形成されていない領域を覆うことによって第1電極層21’の露出面全体を覆うように、上記導電性樹脂ペーストを方向yに延びる複数の帯状に塗布する。
次いで、図10に示すように、基板1’の下面1b’全体に保護層5’を形成する。保護層5’の形成は、たとえばエポキシ樹脂などの熱硬化性樹脂ペーストを印刷および熱硬化することにより行う。なお、上記したオーバーコート層42’、第2電極層22’、および保護層5’の形成において、熱硬化処理は、これら各層の材料を順次印刷した後に、同時に行ってもよい。
次に、図11に示すように、基板1’を切断線Cx,Cyに沿って切断する。切断線Cyは、第1電極層21’の方向xにおける中心と略一致している。切断線Cxは、方向yにおいて隣り合う抵抗体層3の間の領域の中心と略一致している。この切断は、ダイシングによって行ってもよいし、基板1’にあらかじめ切断線Cx,Cyと一致する複数の溝(図示略)を形成し、これを利用して折り曲げるようにして行ってもよい。この切断により、基板1’は複数のチップ状に分割される。
次いで、チップ状となった基板1にたとえばNiおよびSnの無電解メッキ処理を施すことにより、メッキ層23を形成する。これにより、メッキ層23は、第1電極層21および第2電極層22の金属露出面(図1および図2を参照すると理解されるように、第1電極層21の基板1厚み方向における先端面、ならびに第1電極層21および第2電極層22の側面)を覆うように形成される。ここで、メッキ層23の基板1厚み方向における先端露出面がオーバーコート層42(保護層4)の先端露出面と面一状となるように、メッキ処理条件が調整される。上記した一連の作業工程により、図1および図2に示すチップ抵抗器Aを効率よく製造することができる。
次に、チップ抵抗器Aの作用について説明する。
チップ抵抗器Aは、回路基板などの所望の実装対象物に対し、たとえばハンダリフローの手法を用いて面実装される。このハンダリフローの手法では、チップ抵抗器Aを、基板1の上面1a側が実装面側となるように裏返し、実装対象物に設けられている端子上に各電極2が位置するように載置した状態でリフロー炉を利用して加熱する。これにより、図12に示すように、チップ抵抗器Aは、適所にハンダフィレットHfが形成された状態で実装対象物に実装される。
上記実装時において、チップ抵抗器Aを実装対象物に載置する作業は、たとえば真空吸着式のホルダを利用して行われる。そしてチップ抵抗器Aが実装対象物に載置される際には、載置動作による慣性や、ホルダから離反させるための空気供給などにより、チップ抵抗器Aには、荷重が加えられる場合がある。このような場合でも、チップ抵抗器Aにおいては、図1を参照するとよく理解されるように、実装面側に形成されたオーバーコート層42(保護層4)の先端露出面よりも、第2電極層22とメッキ層23との境界面が基板1寄りに位置しているため、オーバーコート層42(保護層4)の先端露出面とメッキ層23の先端露出面との間に段差が生じないように形成することができる。したがって、基板1の厚みを小さくしてチップ抵抗器Aの薄型化を図る場合において、チップ抵抗器Aに荷重がかかっても、基板1の電極2間部分が割れる等の不具合の発生を防止することができる。
また、本実施形態では、メッキ層23の基板1厚み方向における先端露出面は、オーバーコート層42(保護層4)の基板1厚み方向における先端露出面と面一状とれている。このため、チップ抵抗器Aの実装時に荷重がかかっても、基板1の電極2間部分が割れる等の不具合の発生を、より適切に防止することができる。
さらに、本実施形態においては、基板1の下面1b側の表面全体を覆うように保護層5が設けられている。このため、チップ抵抗器Aの実装時における衝撃を緩和し、基板1の破損をより確実に防止することができる。
本実施形態においては、電極層として、第1電極層21および第2電極層22が積層された構造を採用している。これにより、抵抗体層3、電極層(第1電極層21および第2電極層22)、および保護層4の積層状態において、保護層4の先端露出面に対する電極層(第2電極層22)の基板1厚み方向における先端面の位置関係を、所望に調整することができる。したがって、上述のように メッキ層23の基板1厚み方向における先端露出面と、オーバーコート層42(保護層4)の基板1厚み方向における先端露出面とを面一状にする場合においても、電極層上に設けられるメッキ層23の厚みを比較的小さくすることができる。このことは、メッキ層23の形成時間の短縮、およびチップ抵抗器Aの小型化に寄与する。
メッキ層23は、基板1厚み方向における最上層に形成されている。すなわち、電極2の表面露出部分はメッキ層23からなり、このメッキ層23は、下層の電極層(第1電極層および第2電極層22)の材料よりもハンダによる接合強度が大きい。したがって、かかる構成によれば、チップ抵抗器Aが実装された状態においては、ハンダによる接合強度を高めることができる。また、メッキ層23は、第1電極層21および第2電極層22の側面部分にも形成されるため、チップ抵抗器Aの実装時には、図12に表れているように、上記側面部分に適度なサイズのハンダフィレットHfが形成される。このようなハンダフィレットHfが形成された実装構造によれば、実装対象物に対するチップ抵抗器Aの接合強度や電気的導通の確実性が、より高められる。
本発明に係るチップ抵抗器およびその製造方法は、上述した実施形態に限定されるものではない。本発明に係るチップ抵抗器およびその製造方法の具体的な構成は、種々に設計変更自在である。
A チップ抵抗器
1 基板
2 電極
3 抵抗体層
4 保護層
5 保護層(追加の保護層)
1a 上面(基板の一面)
1b 下面(基板の一面とは反対面)
21 第1電極層
22 第2電極層
23 メッキ層(導電層)
41 アンダーコート層
42 オーバーコート層

Claims (8)

  1. 絶縁材料からなる基板と、
    上記基板の一面側に形成され、離間配置された一対の電極と、
    上記基板の上記一面側に形成され、上記一対の電極に導通する抵抗体層と、
    この抵抗体層を覆うように設けられた保護層と、
    を備え、上記一面側が実装面とされたチップ抵抗器であって、
    上記一対の電極は、それぞれ、上記抵抗体層に導通する電極層と、この電極層上に形成される導電層とを有しており、
    上記電極層と上記導電層との境界面は、上記保護層の基板厚み方向における先端露出面よりも上記基板寄りに位置することを特徴とする、チップ抵抗器。
  2. 上記各電極層は、上記基板の表面上に直接設けられる第1電極層と、この第1電極層上に設けられる第2電極層とを備え、
    上記抵抗体層は、上記各第1電極層の一部の領域、および一対の上記第1電極層の間の領域に跨って重なるように設けられ、
    上記保護層は、上記各第1電極層の一部の領域、および上記抵抗体層に跨って重なるように設けられており、
    上記第2電極層は、上記第1電極層における上記抵抗体層および上記保護層のいずれもが重なっていない領域に設けられている、請求項1に記載のチップ抵抗器。
  3. 上記導電層の基板厚み方向における先端露出面は、上記保護層の基板厚み方向における先端露出面と面一状とされている、請求項1または2に記載のチップ抵抗器。
  4. 上記導電層は、基板厚み方向における最上層に設けられたメッキ層を含む、請求項1ないし3のいずれかに記載のチップ抵抗器。
  5. 上記基板の上記一面側とは反対面側には、追加の保護層が設けられている、請求項1ないし4のいずれかに記載のチップ抵抗器。
  6. 絶縁材料からなる基板の一面側に、互いに離間して対をなす第1電極層を形成する工程と、
    上記対をなす第1電極層の一部ずつの領域、および上記対をなす第1電極層の間の領域に跨るように抵抗体層を形成する工程と、
    上記抵抗体層を覆うように保護層を形成する工程と、
    上記第1電極層の露出面上に第2電極層を形成する工程と、
    を有することを特徴とする、チップ抵抗器の製造方法。
  7. 上記第2電極層を形成する工程は、厚膜印刷により行う、請求項6に記載のチップ抵抗器の製造方法。
  8. 上記第2電極層を形成する工程の後に、基板厚み方向における先端露出面が上記保護層と面一状の導電層を形成する工程を有する、請求項6または7に記載のチップ抵抗器の製造方法。
JP2009001437A 2009-01-07 2009-01-07 チップ抵抗器およびその製造方法 Pending JP2010161135A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009001437A JP2010161135A (ja) 2009-01-07 2009-01-07 チップ抵抗器およびその製造方法
US12/639,617 US8325006B2 (en) 2009-01-07 2009-12-16 Chip resistor and method of making the same
CN2010100030013A CN101770842B (zh) 2009-01-07 2010-01-06 芯片电阻器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009001437A JP2010161135A (ja) 2009-01-07 2009-01-07 チップ抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010161135A true JP2010161135A (ja) 2010-07-22

Family

ID=42311306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001437A Pending JP2010161135A (ja) 2009-01-07 2009-01-07 チップ抵抗器およびその製造方法

Country Status (3)

Country Link
US (1) US8325006B2 (ja)
JP (1) JP2010161135A (ja)
CN (1) CN101770842B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015162858A1 (ja) * 2014-04-24 2017-04-13 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072242A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品およびその製造方法
KR101445763B1 (ko) * 2012-10-05 2014-11-05 정종선 포장기계용 히터의 구조
JP6227877B2 (ja) * 2013-02-26 2017-11-08 ローム株式会社 チップ抵抗器、およびチップ抵抗器の製造方法
CN104376938B (zh) * 2013-08-13 2018-03-13 乾坤科技股份有限公司 电阻装置
US10527501B2 (en) 2015-09-16 2020-01-07 Semitec Corporation Resistor and temperature sensor
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
CN106205907A (zh) * 2016-08-26 2016-12-07 中国振华集团云科电子有限公司 芯片电阻器及其生产方法
US10312317B2 (en) * 2017-04-27 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Chip resistor and chip resistor assembly
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
CN109508117B (zh) * 2018-12-19 2020-06-30 武汉华星光电半导体显示技术有限公司 触控面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864401A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd チップ状電子部品
JPH08330102A (ja) * 1995-05-30 1996-12-13 Kyocera Corp チップ抵抗器
JPH10321404A (ja) * 1997-05-21 1998-12-04 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000269010A (ja) * 1999-03-15 2000-09-29 Kamaya Denki Kk チップ抵抗器の製造方法及びチップ抵抗器
JP2002231505A (ja) * 2001-02-06 2002-08-16 Kamaya Denki Kk チップ形抵抗器およびその製造方法
JP2004134559A (ja) * 2002-10-10 2004-04-30 Rohm Co Ltd チップ型電子部品およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2320620B (en) * 1996-12-20 2001-06-27 Rohm Co Ltd Chip type resistor and manufacturing method thereof
CN1160742C (zh) * 1997-07-03 2004-08-04 松下电器产业株式会社 电阻器及其制造方法
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
EP1460649A4 (en) * 2001-11-28 2008-10-01 Rohm Co Ltd RESISITF PAVE AND METHOD OF MANUFACTURING THE SAME
JP3967272B2 (ja) 2003-02-25 2007-08-29 ローム株式会社 チップ抵抗器
KR100908345B1 (ko) * 2005-03-02 2009-07-20 로무 가부시키가이샤 칩 저항기와 그 제조 방법
JP2006339589A (ja) * 2005-06-06 2006-12-14 Koa Corp チップ抵抗器およびその製造方法
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP2008270519A (ja) 2007-04-20 2008-11-06 Rohm Co Ltd チップ抵抗器、およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864401A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd チップ状電子部品
JPH08330102A (ja) * 1995-05-30 1996-12-13 Kyocera Corp チップ抵抗器
JPH10321404A (ja) * 1997-05-21 1998-12-04 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000269010A (ja) * 1999-03-15 2000-09-29 Kamaya Denki Kk チップ抵抗器の製造方法及びチップ抵抗器
JP2002231505A (ja) * 2001-02-06 2002-08-16 Kamaya Denki Kk チップ形抵抗器およびその製造方法
JP2004134559A (ja) * 2002-10-10 2004-04-30 Rohm Co Ltd チップ型電子部品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015162858A1 (ja) * 2014-04-24 2017-04-13 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法

Also Published As

Publication number Publication date
US8325006B2 (en) 2012-12-04
CN101770842B (zh) 2012-10-10
US20100171584A1 (en) 2010-07-08
CN101770842A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
JP2010161135A (ja) チップ抵抗器およびその製造方法
JP4841914B2 (ja) チップ抵抗器
JP6285096B2 (ja) チップ抵抗器、および、電子デバイス
JP5706186B2 (ja) チップ抵抗器およびその製造方法
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
JP5235627B2 (ja) 多数個取り配線基板
JP2016192509A (ja) チップ抵抗器
JP5738109B2 (ja) 多数個取り配線基板
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP2017059597A (ja) チップ抵抗器
JP4535893B2 (ja) 複数個取り配線基板
JP4721926B2 (ja) 多数個取り配線基板
JP5893967B2 (ja) 多数個取り配線基板
JP2017069441A (ja) チップ抵抗器
JP2016139661A (ja) チップ抵抗器
KR101883042B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101771836B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2017220596A (ja) チップ抵抗器
JP6298363B2 (ja) 配線基板
JP6688035B2 (ja) チップ抵抗器
JP5981389B2 (ja) 配線基板
JP4461641B2 (ja) 積層型チップサーミスタ及びその製造方法
JP2021061311A (ja) チップ部品
JP4077854B2 (ja) 電子部品
JP2018088496A (ja) 電子部品および電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130924