JP2016139661A - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP2016139661A JP2016139661A JP2015012578A JP2015012578A JP2016139661A JP 2016139661 A JP2016139661 A JP 2016139661A JP 2015012578 A JP2015012578 A JP 2015012578A JP 2015012578 A JP2015012578 A JP 2015012578A JP 2016139661 A JP2016139661 A JP 2016139661A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wire bonding
- electrodes
- insulating substrate
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
【課題】安定的な半田付けが可能なワイヤボンディング接続型のチップ抵抗器を提供する。
【解決手段】チップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面における相対向する2辺に沿って形成された表電極3、4と、表電極3、4で挟まれた領域内に形成されたワイヤボンディング用電極5と、ワイヤボンディング用電極5と各表電極3、4とを個別に接続するように形成された2つの抵抗体6、7と、各抵抗体6、7を覆う保護層8、9と、絶縁基板2の裏面に形成された裏電極と、絶縁基板2の相対向する端面に形成された一対の半田付け用の端面電極11、12とを備える。端子電極11、12を介して表電極3、4と裏電極とが導通されている。
【選択図】図1
【解決手段】チップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面における相対向する2辺に沿って形成された表電極3、4と、表電極3、4で挟まれた領域内に形成されたワイヤボンディング用電極5と、ワイヤボンディング用電極5と各表電極3、4とを個別に接続するように形成された2つの抵抗体6、7と、各抵抗体6、7を覆う保護層8、9と、絶縁基板2の裏面に形成された裏電極と、絶縁基板2の相対向する端面に形成された一対の半田付け用の端面電極11、12とを備える。端子電極11、12を介して表電極3、4と裏電極とが導通されている。
【選択図】図1
Description
本発明は、ワイヤボンディング接続型のチップ抵抗器に係り、特に、ワイヤボンディングと半田付けを併用可能としたチップ抵抗器に関するものである。
従来より、特許文献1に記載されているように、抵抗体に接続する2つの表電極の一方をワイヤボンディング用電極として用いると共に、他方の表電極に導通する端面電極を半田付け用の端子電極として用いるようにしたチップ抵抗器が提案されている。
図12は上記特許文献1に記載されたチップ抵抗器の平面図、図13は図12のA−A線に沿う断面図である。図12と図13に示すように、このチップ抵抗器100は、直方体形状の絶縁基板101と、絶縁基板101の表面における長手方向両端部に形成された一対の表電極102,103と、これら表電極102,103を橋絡するように形成された抵抗体104と、抵抗体104を覆う保護層105と、絶縁基板101の裏面全体に形成された裏電極106と、この裏電極106と一方の表電極102を導通する端面電極107とによって主に構成されており、抵抗体104には抵抗値を調整するためのトリミング溝108が形成されている。ここで、一対の表電極102,103は絶縁基板101の長手方向中央部に対して一端側に偏倚した位置に形成されており、表面領域の広い方の表電極103がワイヤボンディング用の電極となっている。
このように構成されたチップ抵抗器100は、図示せぬプリント配線基板上に実装されて使用されるようになっている。その際、一方の表電極102に導通する端面電極107と裏電極106が半田を介してプリント配線基板の所定の配線パターンに接続されると共に、他方の表電極103が金やアルミニウム等からなるワイヤを介してプリント配線基板の別の配線パターンと接続されるため、半田付けとワイヤボンディングを併用することにより、プリント配線基板上への強固な接続と複雑な回路構成の電気接続を可能にしている。
しかしながら、特許文献1に記載された従来のチップ抵抗器100では、絶縁基板101の一方の端面だけに半田付け用の端面電極107が形成され、それと反対側の他方の端面に端面電極107は形成されていないため、プリント配線基板にマウントされたチップ抵抗器100がリフロー炉で加熱されたとき、溶融した半田による表面張力が片側の端面電極107のみにしか掛からなくなり、マンハッタン現象やツームストーン現象と呼ばれるチップ立ち現象が発生しやすくなるという問題があった。また、チップ抵抗器100をプリント配線基板に実装後においても、温度環境の急変(ヒートショック)によって端面電極107の形成されていない絶縁基板101の端面と裏電極106との境目からクラックが発生しやすくなり、プリント配線基板との接続強度を強固に維持することが難しいという問題もあった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、安定的な半田付けが可能なワイヤボンディング接続型のチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面における少なくとも相対向する2辺に沿って形成された表電極と、この表電極で挟まれた領域内に形成されたワイヤボンディング用電極と、このワイヤボンディング用電極と前記表電極とを個別に接続するように形成された複数の抵抗体と、これら抵抗体を覆う保護層と、前記絶縁基板の裏面に形成された裏電極と、前記絶縁基板の相対向する端面に形成された一対の半田付け用の端子電極とを備え、これら端子電極を介して前記表電極と前記裏電極とが導通されている構成とした。
このように構成されたチップ抵抗器では、ワイヤボンディング用電極を挟んで絶縁基板の少なくとも相対向する2辺に沿って形成された表電極が、絶縁基板の相対向する端面に形成された一対の半田付け用の端子電極を介して裏電極と導通されているため、これら一対の端子電極を用いてプリント配線基板の配線パターンにバランス良く半田付けすることができ、チップ立ち現象やクラックの発生を抑制することが可能となる。また、表電極とワイヤボンディング用電極との間に複数の抵抗体が並列に接続された形態となり、表電極とワイヤボンディング用電極間に印加された電圧が複数の抵抗体に分散するため、各抵抗体おける温度上昇が小さくなり、大電力用に適用することが可能となる。
上記の構成において、複数の抵抗体はそれぞれの抵抗値が略同一となるように設定されていることが好ましく、このようにすると、同じ大きさの各抵抗体を同時に印刷形成することにより、所定抵抗値のチップ抵抗器を容易に製造することができる。
また、上記の構成において、ワイヤボンディング用電極が、絶縁基板の表面に形成されて周縁部を抵抗体に重ね合わせた下部電極と、この下部電極上に形成されて保護層の周縁部を覆う上部電極との2層構造からなると、広い面積の上部電極を利用してワイヤを容易に接続することができる。
また、上記の構成において、ワイヤボンディング用電極が絶縁基板の表面中央部に形成されていると、平面的に見たときの方向性がなくなるため、チップ抵抗器の製造工程や配線基板上に実装する際にも取り扱いが容易になる。また、ワイヤボンディング用電極と表電極との間の距離を等しくする部位が少なくとも2箇所確保されるため、これらの部位に抵抗体をそれぞれ形成することにより、前述したワイヤボンディング接続型のチップ抵抗器を容易に製造することができる。
この場合において、一対の表電極がワイヤボンディング用電極を挟んで絶縁基板の両端部に形成されていると共に、これら表電極と裏電極とが端子電極を介して導通されており、2つの抵抗体がワイヤボンディング用電極と一対の表電極とを接続するように直線上に配置されているという構成を採用することができる。
また、上記の構成において、抵抗体の数は2つに限定されることはなく、例えば、表電極が絶縁基板の3辺または4辺に沿って形成されており、この表電極とワイヤボンディング用電極とを接続する3または4つの抵抗体が、該ワイヤボンディング用電極を通る直交座標上に配置されているという構成を採用することができる。
本発明によれば、絶縁基板の相対向する端面に半田付け用の端子電極が形成されていると共に、これら端子電極に導通する表電極とワイヤボンディング用電極との間に複数の抵抗体が並列に接続されているため、プリント配線基板上にバランス良く安定的に実装することができ、大電力用としても好適なワイヤボンディング接続型のチップ抵抗器を提供することができる。
発明の実施の形態について図面を参照して説明すると、図1と図2に示すように、本発明の第1実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、この絶縁基板2の表面における長手方向両端部に沿って形成された一対の表電極3,4と、これら両表電極3,4で挟まれた絶縁基板2の表面中央部に形成されたワイヤボンディング用電極5と、このワイヤボンディング用電極5と一方の表電極3に接続するように形成された抵抗体6と、ワイヤボンディング用電極5と他方の表電極4に接続するように形成された抵抗体7と、これら両抵抗体6,7を個別に覆うように形成された一対の保護層8,9と、絶縁基板2の裏面におけるほぼ全体に形成された裏電極10と、この裏電極10と一方の表電極3を導通するように絶縁基板2の一端面に形成された端面電極11と、裏電極10と他方の表電極4を導通するように絶縁基板2の他端面に形成された端面電極12と、表電極3,4と裏電極10および端面電極11,12を被覆するように形成された外部電極13と、ワイヤボンディング用電極5を被覆するように形成された接続電極14とによって構成されている。
絶縁基板2はセラミック(アルミナ96やアルミナ99)等からなり、この絶縁基板2は後述する大判の集合基板を縦横に延びる一次分割溝と二次分割溝に沿って分割することにより多数個取りされたものである。
表電極3,4とワイヤボンディング用電極5はAg(またはAg/Pd)ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら表電極3,4とワイヤボンディング用電極5は同一工程で一括して形成されるようになっている。ワイヤボンディング用電極5は矩形状に形成されており、表電極3,4とワイヤボンディング用電極5間の離反距離は同じに設定されている。
抵抗体6,7は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、一方の抵抗体6の両端部は表電極3とワイヤボンディング用電極5に重なっており、他方の抵抗体7の両端部はもう1つの表電極4とワイヤボンディング用電極5に重なっている。両抵抗体6,7の形状や抵抗値は同じに設定されており、これら抵抗体6,7は同じ抵抗材料を用いて同一工程で一括して形成されるようになっている。
保護層8,9は耐湿性の良いエポキシ樹脂ペースト等をスクリーン印刷して加熱硬化させたものであり、両抵抗体6,7はそれぞれ保護層8,9に覆われて外部環境から保護されている。ただし、保護層8,9はワイヤボンディング用電極5の両端部だけと重なっており、ワイヤボンディング用電極5は両端部を除く大部分が保護層8,9から露出している。
なお、抵抗体6,7に図示せぬトリミング溝を形成して抵抗値を微調整するようにしても良く、その場合は、保護層8,9をそれぞれアンダーコート層とオーバーコート層の2層構造とすることが好ましい。ここで、アンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものからなり、このアンダーコート層はトリミング溝を形成する前に抵抗体6,7を覆うように形成される。また、オーバーコート層はエポキシ樹脂ペースト等をスクリーン印刷して加熱硬化させたものからなり、このオーバーコート層はトリミング溝の形成後にアンダーコート層を覆うように形成される。
裏電極10はAgペーストやCuペースト等をスクリーン印刷して乾燥・焼成させたものであり、この裏電極10は絶縁基板2の裏面全体に形成されている。
端面電極11,12は絶縁基板2の端面にニッケル(Ni)/クロム(Cr)等をスバッタすることによって形成されたものであり、一対の表電極3,4はそれぞれ端面電極11,12を介して裏電極10に導通されている。
外部電極13と接続電極14はNiメッキやAuメッキ等からなり、これら外部電極13と接続電極14は同一工程で一括して形成されるようになっている。ここで、端面電極11,12は半田付け用の端子電極として形成されたものであり、外部電極13はこれら端面電極11,12と裏電極10の全体および保護層8,9から露出する表電極3,4を覆うように形成されている。一方、接続電極14は保護層8,9から露出するワイヤボンディング用電極5を覆うように形成されており、この接続電極14が後述するボンディングワイヤの接続部となっている。
このように構成されたチップ抵抗器1は、図3に示すように、プリント配線基板20上にワイヤボンディングと半田付けを併用して実装されるようになっている。すなわち、プリント配線基板20には配線パターン21,22が離反した状態で設けられており、チップ抵抗器1は、一方の配線パターン21上に搭載された状態で一対の端面電極11,12を覆う外部電極13がそれぞれ半田23にて固着されている。また、他方の配線パターン22には金やアルミニウム等からなるワイヤ24の一端部が超音波溶着を用いて固着されており、このワイヤ24の他端部はワイヤボンディング用電極5を覆う接続電極14に超音波溶着を用いて固着されている。
そして、このように配線パターン21上に半田付けしたチップ抵抗器1の接続電極14(ワイヤボンディング用電極5)を別の配線パターン22にワイヤボンディングすることにより、配線パターン21,22間に2つの抵抗体6,7が並列に接続された回路構成となる。
次に、上記のごとく構成されたチップ抵抗器1の製造工程について、図4と図5を参照しながら説明する。
まず、絶縁基板2が多数個取りされる集合基板2Aを準備する。この集合基板2Aには予め1次分割溝と2次分割溝(いずれも図示省略)が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ領域となる。なお、図4と図5では1個分のチップ領域に相当する集合基板2Aが代表的に示されているが、実際は多数個分のチップ領域に相当する集合基板2Aに対して以下に説明する各工程が一括して行われる。
すなわち、図4(a)と図5(a)に示すように、集合基板2Aの裏面にAgペーストをスクリーン印刷して乾燥・焼成させることにより、集合基板2Aの裏面に裏電極10を形成すると共に、それに前後して集合基板2Aの表面にAg/Pdペーストを印刷して乾燥・焼成させることにより、集合基板2Aの表面に一対の表電極3,4とワイヤボンディング用電極5を形成する。
次に、集合基板2Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図4(b)と図5(b)に示すように、一方の表電極3とワイヤボンディング用電極5に接続する抵抗体6と、他方の表電極4とワイヤボンディング用電極5に接続する抵抗体7を形成する。
次に、抵抗体6,7を覆う領域にエポキシ樹脂ペーストをスクリーン印刷して加熱硬化することにより、図4(c)と図5(c)に示すように、抵抗体6,7の全体と表電極3,4の一部およびワイヤボンディング用電極5の一部を覆う保護層8,9を形成する。前述したように、抵抗体6,7にトリミング溝を形成して初期抵抗値を微調整することも可能であり、その場合は、保護層8,9をそれぞれガラス材料からなるアンダーコート層と樹脂材料からなるオーバーコート層との2層構造とすれば良い。
しかる後、集合基板2Aを一次分割溝に沿って短冊状に一次分割することにより、チップ形成領域の左右の短辺間を幅寸法とする短冊状基板2Bを得る。そして、次なる工程で、この短冊状基板2Bの分割面にNi/Cr等をスパッタリングすることにより、図4(d)と図5(d)に示すように、表電極3,4と裏電極10を導通する一対の端面電極11,12を形成する。
次に、短冊状基板2Bを二次分割溝に沿って二次分割することにより、チップ抵抗器1と同等の大きさの個片(チップ単体)を得る。前述したように、この時点で集合基板2Aの各チップ形成領域がそれぞれ1個分の絶縁基板2となる。最後に、各チップ単体の端面電極11,12と裏電極10の全体および保護層8,9から露出する表電極3,4とワイヤボンディング用電極5に対してNiメッキやAuメッキ等を施すことにより、図4(e)と図5(e)に示すように、半田付け用の端面電極11,12やワイヤボンディング用電極5を覆う外部電極13と接続電極14を形成してチップ抵抗器1が完成する。
以上説明したように、第1実施形態例に係るチップ抵抗器1では、絶縁基板2の表面にワイヤボンディング用電極5を挟んで一対の表電極3,4が形成されており、これらワイヤボンディング用電極5と表電極3,4を個別に接続するように抵抗体6,7が形成されていると共に、各表電極3,4が絶縁基板2の相対向する端面に形成された一対の端面電極11,12を介して裏電極と導通されているため、表電極3,4とワイヤボンディング用電極5間に2つの抵抗体6,7が並列接続された形態となっている。
そして、このチップ抵抗器1をプリント配線基板20上に実装する場合、絶縁基板2の相対向する両端面に設けられた端面電極11,12上の外部電極13にそれぞれ半田23を付着させることにより、所定の配線パターン21上にバランス良く半田付けすることができ、チップ立ち現象やクラックの発生を抑制することができる。また、ワイヤ24の両端部をワイヤボンディング用電極5上の接続電極14と別の配線パターン22に接続することにより、半田付けとワイヤボンディングを併用した立体的な回路構成を実現できると共に、表電極3,4とワイヤボンディング用電極5間に印加された電圧が2つの抵抗体6,7に分散するため、各抵抗体6,7おける温度上昇を抑制して大電力用に好適なワイヤボンディング接続型のチップ抵抗器1を実現することができる。
図6は本発明の第2実施形態例に係るチップ抵抗器30の平面図、図7は該チップ抵抗器30の断面図であり、図1と図2に対応する部分には同一符号を付してある。
この第2実施形態例が前述した第1実施形態例と相違する点は、絶縁基板2の表面に形成されて周縁部を抵抗体6,7に重ね合わせたワイヤボンディング用電極5(下部電極)と、このワイヤボンディング用電極5上に形成されて保護層8,9の周縁部を覆う補助電極31(上部電極)との2層構造にしたことにあり、それ以外の構成は基本的に同様である。
すなわち、保護層8,9から露出するワイヤボンディング用電極5と絶縁基板2の表面には補助電極31が形成されており、この補助電極31は保護層8,9の周縁部を越えて上面中央部まで達している。補助電極31はAgペーストをスクリーン印刷して焼き付けたものであり、接続電極14は補助電極31を被覆するように形成されている。このように、保護層8,9で挟まれたワイヤボンディング用電極5の露出部分に比べて面積の広い補助電極31を形成することにより、補助電極31を覆う接続電極14の面積も広くなるため、ボンディング用のワイヤを接続電極14に容易に接続することができる。また、図示せぬトリミング溝の上面部分まで補助電極31を覆うことで放熱性が良くなり、より大電力用に好適なワイヤボンディング接続型のチップ抵抗器1を実現することができる。
次に、上記のごとく構成されたチップ抵抗器30の製造工程について、図8と図9を参照しながら説明する。なお、図8と図9において、保護層8,9を形成するまでの工程は前述した第1実施形態例と同じであるため、当該工程に至るまでの各工程は省略し、その後の工程について説明する。
すなわち、図4,5(a)〜図4,5(c)に示す工程を経た後、抵抗体6,7を覆う保護層8,9から露出するワイヤボンディング用電極5の露出面よりも大きな領域にAgペーストを印刷し、これを焼き付けることにより、図8(a)と図9(a)に示すように、ワイヤボンディング用電極5から保護層8,9の上面中央部まで達する補助電極31を形成する。
次に、集合基板2Aを一次分割溝に沿って短冊状に一次分割することにより、チップ形成領域の左右の短辺間を幅寸法とする短冊状基板2Bを得る。そして、この短冊状基板2Bの分割面にNi/Cr等をスパッタリングすることにより、図8(b)と図9(b)に示すように、表電極3,4と裏電極10を導通する一対の端面電極11,12を形成する。
次に、短冊状基板2Bを二次分割溝に沿って二次分割することにより、チップ抵抗器1と同等の大きさのチップ単体を得た後、各チップ単体の端面電極11,12と裏電極10の全体および保護層8,9から露出する表電極3,4と補助電極31に対してNiメッキやAuメッキ等を施すことにより、図8(c)と図9(c)に示すように、半田付け用の端面電極11,12や補助電極31を覆う外部電極13と接続電極14を形成してチップ抵抗器30が完成する。
このように構成された第2実施形態例に係るチップ抵抗器30では、ワイヤボンディング用電極5が補助電極31を有する2層構造となっており、上層の補助電極31が下層のワイヤボンディング用電極5から保護層8,9の周縁部を越えて上面中央部まで達しているため、補助電極31に被着された広い面積の接続電極14に対してボンディング用のワイヤを容易に接続することができる。
なお、上記第1および第2実施形態例では、表電極3,4とワイヤボンディング用電極5間に2つの抵抗体6,7が並列接続されたチップ抵抗器1,30について説明したが、並列接続される抵抗体の数は2つに限定されず3つ以上にすることも可能である。
例えば、図10に示すように、本発明の第3実施形態例に係るチップ抵抗器40では、絶縁基板2の表面に矩形状の表電極3とL字状の表電極4を形成すると共に、これら両表電極3,4で囲まれた領域内に正方形状のワイヤボンディング用電極5を形成し、このワイヤボンディング用電極5の一辺と表電極3との間に1つの抵抗体41を、ワイヤボンディング用電極5の残り二辺と表電極4との間に2つの抵抗体42,43をそれぞれ形成している。これら3つの抵抗体41,42,43の抵抗値は同じに設定されており、このチップ抵抗器40は、表電極3,4とワイヤボンディング用電極5間に3つの抵抗体41,42,43が並列接続された形態となっている。なお、図示省略されているが、各抵抗体41,42,43は保護層によって覆われており、ワイヤボンディング用電極5は保護層から露出している。
また、図11に示すように、本発明の第4実施形態例に係るチップ抵抗器50では、絶縁基板2の表面にL字状の表電極3,4を形成すると共に、これら両表電極3,4で囲まれた領域の中央部に正方形状のワイヤボンディング用電極5を形成し、このワイヤボンディング用電極5の相対向する二辺と表電極3との間に2つの抵抗体51,52を、ワイヤボンディング用電極5の残り二辺と表電極4との間に2つの抵抗体53,54をそれぞれ形成している。これら4つの抵抗体51,52,53,54の抵抗値は同じに設定されており、このチップ抵抗器50は、表電極3,4とワイヤボンディング用電極5間に4つの抵抗体51,52,53,54が並列接続された形態となっている。図示省略されているが、各抵抗体51,52,53,54は保護層によって覆われており、ワイヤボンディング用電極5は保護層から露出している。
なお、これら第3および第4実施形態例において、一対の表電極3,4を連続させて1つの表電極とすることも可能であり、例えば、絶縁基板2の3辺に沿って表電極を凹形状に形成したり、絶縁基板2の4辺に沿って表電極をロ字状に形成しても良い。
1,30,40,50 チップ抵抗器
2 絶縁基板
2A 集合基板
2B 短冊状基板
3,4表電極
5 ワイヤボンディング用電極
6,7,41,42,43,51,52,53,54 抵抗体
8,9 保護層
10 裏電極
11,12 端面電極(端子電極)
13 外部電極
14 接続電極
20 プリント配線基板
21,22 配線パターン
23 半田
24 ワイヤ
31 補助電極
2 絶縁基板
2A 集合基板
2B 短冊状基板
3,4表電極
5 ワイヤボンディング用電極
6,7,41,42,43,51,52,53,54 抵抗体
8,9 保護層
10 裏電極
11,12 端面電極(端子電極)
13 外部電極
14 接続電極
20 プリント配線基板
21,22 配線パターン
23 半田
24 ワイヤ
31 補助電極
Claims (6)
- 直方体形状の絶縁基板と、この絶縁基板の表面における少なくとも相対向する2辺に沿って形成された表電極と、この表電極で挟まれた領域内に形成されたワイヤボンディング用電極と、このワイヤボンディング用電極と前記表電極とを個別に接続するように形成された複数の抵抗体と、これら抵抗体を覆う保護層と、前記絶縁基板の裏面に形成された裏電極と、前記絶縁基板の相対向する端面に形成された一対の半田付け用の端子電極とを備え、これら端子電極を介して前記表電極と前記裏電極とが導通されていることを特徴とするチップ抵抗器。
- 請求項1の記載において、複数の前記抵抗体はそれぞれの抵抗値が略同一となるように設定されていることを特徴とするチップ抵抗器。
- 請求項1または2の記載において、前記ワイヤボンディング用電極が、前記絶縁基板の表面に形成されて周縁部を前記抵抗体に重ね合わせた下部電極と、この下部電極上に形成されて前記保護層の周縁部を覆う上部電極との2層構造からなることを特徴とするチップ抵抗器。
- 請求項1の記載において、前記ワイヤボンディング用電極が前記絶縁基板の表面中央部に形成されていることを特徴とするチップ抵抗器。
- 請求項4の記載において、一対の前記表電極が前記ワイヤボンディング用電極を挟んで前記絶縁基板の両端部に形成されていると共に、これら表電極と前記裏電極とが前記端子電極を介して導通されており、2つの前記抵抗体が前記ワイヤボンディング用電極と一対の前記表電極とを接続するように直線上に配置されていることを特徴とするチップ抵抗器。
- 請求項1の記載において、前記表電極が前記絶縁基板の3辺または4辺に沿って形成されており、この表電極と前記ワイヤボンディング用電極とを接続する3または4つの前記抵抗体が、該ワイヤボンディング用電極を通る直交座標上に配置されていることを特徴とするチップ抵抗器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015012578A JP2016139661A (ja) | 2015-01-26 | 2015-01-26 | チップ抵抗器 |
PCT/JP2015/082403 WO2016121203A1 (ja) | 2015-01-26 | 2015-11-18 | チップ抵抗器 |
DE112015006051.0T DE112015006051T5 (de) | 2015-01-26 | 2015-11-18 | Chip-Widerstand |
CN201580074630.6A CN107210103A (zh) | 2015-01-26 | 2015-11-18 | 贴片电阻器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015012578A JP2016139661A (ja) | 2015-01-26 | 2015-01-26 | チップ抵抗器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016139661A true JP2016139661A (ja) | 2016-08-04 |
Family
ID=56542841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015012578A Withdrawn JP2016139661A (ja) | 2015-01-26 | 2015-01-26 | チップ抵抗器 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2016139661A (ja) |
CN (1) | CN107210103A (ja) |
DE (1) | DE112015006051T5 (ja) |
WO (1) | WO2016121203A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018078152A (ja) * | 2016-11-07 | 2018-05-17 | Koa株式会社 | チップ抵抗器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7195734B2 (ja) * | 2017-12-14 | 2022-12-26 | ミクロン電気株式会社 | 抵抗器及び抵抗器付きコンデンサ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5631842Y2 (ja) * | 1975-07-28 | 1981-07-29 | ||
JPH04152502A (ja) * | 1990-10-17 | 1992-05-26 | Fujitsu Ltd | 混成集積回路 |
JPH04162401A (ja) * | 1990-10-24 | 1992-06-05 | Toshiba Lighting & Technol Corp | 抵抗器 |
JP3363295B2 (ja) * | 1995-12-07 | 2003-01-08 | コーア株式会社 | チップ電子部品 |
JP4419214B2 (ja) * | 1999-03-08 | 2010-02-24 | パナソニック株式会社 | チップ形ptcサーミスタ |
JP2005032753A (ja) * | 2003-07-07 | 2005-02-03 | Taiyosha Electric Co Ltd | チップ部品 |
JP5957693B2 (ja) * | 2012-06-13 | 2016-07-27 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
-
2015
- 2015-01-26 JP JP2015012578A patent/JP2016139661A/ja not_active Withdrawn
- 2015-11-18 DE DE112015006051.0T patent/DE112015006051T5/de not_active Withdrawn
- 2015-11-18 CN CN201580074630.6A patent/CN107210103A/zh active Pending
- 2015-11-18 WO PCT/JP2015/082403 patent/WO2016121203A1/ja active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018078152A (ja) * | 2016-11-07 | 2018-05-17 | Koa株式会社 | チップ抵抗器 |
Also Published As
Publication number | Publication date |
---|---|
WO2016121203A1 (ja) | 2016-08-04 |
DE112015006051T5 (de) | 2017-10-12 |
CN107210103A (zh) | 2017-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
JP5503034B2 (ja) | チップ抵抗器 | |
JP2010161135A (ja) | チップ抵抗器およびその製造方法 | |
JP2011165752A (ja) | チップ抵抗器 | |
JP5115968B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
JP2013074044A (ja) | チップ抵抗器 | |
JP2015079872A (ja) | チップ抵抗器 | |
WO2014109224A1 (ja) | チップ抵抗器 | |
WO2016121203A1 (ja) | チップ抵抗器 | |
WO2016031440A1 (ja) | チップ抵抗器およびその実装構造 | |
JP2016192509A (ja) | チップ抵抗器 | |
JP2008053255A (ja) | チップ抵抗器 | |
WO2017057248A1 (ja) | チップ抵抗器 | |
JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2017228701A (ja) | チップ抵抗器およびチップ抵抗器の実装構造 | |
JP2017224677A (ja) | チップ抵抗器およびその製造方法 | |
JP2017059597A (ja) | チップ抵抗器 | |
JP6715002B2 (ja) | チップ抵抗器の実装構造 | |
KR101883042B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
JP6695415B2 (ja) | チップ抵抗器 | |
JP6688035B2 (ja) | チップ抵抗器 | |
WO2022190879A1 (ja) | チップ部品の実装構造 | |
JP6599759B2 (ja) | チップ抵抗器 | |
JP2016119421A (ja) | チップ抵抗器 | |
JP2022109674A (ja) | チップ抵抗器およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171121 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180710 |