JP2018078152A - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP2018078152A
JP2018078152A JP2016217592A JP2016217592A JP2018078152A JP 2018078152 A JP2018078152 A JP 2018078152A JP 2016217592 A JP2016217592 A JP 2016217592A JP 2016217592 A JP2016217592 A JP 2016217592A JP 2018078152 A JP2018078152 A JP 2018078152A
Authority
JP
Japan
Prior art keywords
electrode
external electrode
resistor
chip resistor
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016217592A
Other languages
English (en)
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016217592A priority Critical patent/JP2018078152A/ja
Publication of JP2018078152A publication Critical patent/JP2018078152A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)

Abstract

【課題】簡単な構成で外部電極とワイヤの接続信頼性を高めることができるチップ抵抗器を提供する。【解決手段】本発明のチップ抵抗器1は、絶縁基板2の表面に形成された一対の内部電極3,4と、これら内部電極3,4に接続する抵抗体5と、抵抗体5を覆うアンダーコート層6と、内部電極3,4を覆う一対の外部電極7,8と、これら外部電極7,8とアンダーコート層6を覆う絶縁性の保護膜9とを備えており、回路基板30への実装時に、保護膜9の一部を除去して開口部9a,9aを形成した後、これら開口部9a,9aから露出する外部電極7,8に対して、熱圧着方式や超音波熱圧着方式等の接続手段を用いてワイヤ25,26を接続するようにした。【選択図】図1

Description

本発明は、外部電極がワイヤを介して回路基板の配線パターンに接続されるワイヤボンディング接続型のチップ抵抗器に関するものである。
従来より、特許文献1に記載されているように、抵抗体に接続する2つの内部電極のうち、一方の内部電極に導通する端面電極と裏電極を半田付け用の端子電極として用いると共に、他方の内部電極上にワイヤボンディング用の外部電極を形成するようにしたチップ抵抗器が提案されている。
このような構成のチップ抵抗器を回路基板上に実装する場合は、一方の内部電極に導通する端面電極と裏電極が半田を介して回路基板の所定の配線パターンに接続されると共に、他方の内部電極上に形成された外部電極が金やアルミニウム等からなるワイヤを介して回路基板の別の配線パターンと接続されるため、半田付けとワイヤボンディングを併用することにより、回路基板上への強固な接続と複雑な回路構成の電気接続を可能にしている。また、ニッケルメッキや銅メッキ等からなる外部電極が内部電極を覆うように形成されており、この外部電極に対してワイヤが熱圧着方式や超音波熱圧着方式等を用いて接続されるため、外部電極とワイヤの接続信頼性が高められている。
特開平9−162002号公報
特許文献1に開示されたチップ抵抗器のように、外部に露出するワイヤボンディング用の外部電極がニッケルメッキや銅メッキ等で形成されている場合、回路基板に実装する前のチップ抵抗器が空気中に長い間晒されると、時間の経過とともに外部電極の表面に酸化膜が形成されてしまうことがあり、それ以外にも、外部電極の表面に油膜や塵埃等の異物が付着してしまうこともある。このような場合、酸化膜や油膜が絶縁物となるため、チップ抵抗器に対してワイヤボンディングを実行する直前に、外部電極の表面の絶縁物を除去する面倒な工程を追加しないと、外部電極とワイヤの接続信頼性が低下してしまうことになる。
本発明は、このような従来技術の実情に鑑みてなされたもので、簡単な構成で外部電極とワイヤの接続信頼性を高めることができるチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された一対の内部電極と、これら一対の内部電極を橋絡するように形成された抵抗体と、この抵抗体を覆う保護層と、前記内部電極を覆うように形成された一対の外部電極とを備え、一対の前記外部電極の少なくとも一方がワイヤを介して回路基板の配線パターンに接続されるボンディング用外部電極となっているチップ抵抗器において、前記ボンディング用外部電極の表面が絶縁性の保護膜によって覆われており、前記回路基板への実装時に、前記保護膜の一部を除去して露出させた前記ボンディング用外部電極に対して前記ワイヤが接続されることを特徴としている。
このように構成されたチップ抵抗器では、ワイヤと接続されるボンディング用外部電極の表面が絶縁性の保護膜によって覆われているため、回路基板に実装される前に空気中やガス雰囲気中に長い間晒されたとしても、ボンディング用外部電極の表面に酸化膜や異物が付着することはなく、ワイヤボンディング時に保護膜の一部を除去すれば、保護膜から露出するボンディング用外部電極に対してワイヤを接続することができる。
上記構成のチップ抵抗器において、一対の外部電極が両方ともボンディング用外部電極であっても良いが、一方の外部電極がボンディング用外部電極であると共に、他方の外部電極が保護膜から露出する半田付け用外部電極となっており、この半田付け用外部電極が、絶縁基板の裏面に形成された裏電極と、この裏電極と内部電極を導通する端面電極とを覆っていると、半田付けとワイヤボンディングを併用した実装構造を実現することができる。
上記構成のチップ抵抗器において、保護膜と保護層を別々の工程で形成することも可能であるが、これら保護膜と保護層が同一の絶縁材料を用いて連続的に形成されていると、製造工程を簡略化することができて好ましい。
また、上記構成のチップ抵抗器において、ボンディング用外部電極が絶縁基板の端面から所定距離を隔てた内方位置に形成されており、保護膜がボンディング用外部電極の表面と端面を含む全ての外表面を覆っていると、ボンディング後のワイヤに引張り力が加わったとしても、ボンディング用外部電極やその下の内部電極が剥離してしまうことを防止できると共に、外部環境下におけるボンディング用外部電極の耐候性や耐湿性等を高めることができる。
また、上記構成のチップ抵抗器において、ボンディング用外部電極で覆われた内部電極が、抵抗体の端部に重なる主内部電極と、主内部電極に重なる補助内部電極との積層構造からなり、補助内部電極が抵抗体と主内部電極の重なり部分に生じる段差を覆っていると、ボンディング用外部電極の表面が平坦化されて面積も広くなるため、ワイヤをボンディング用外部電極に対して簡単かつ確実に接続することができる。
本発明のチップ抵抗器によれば、簡単な構成で外部電極とワイヤの接続信頼性を高めることができる。
本発明の第1実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 図1のチップ抵抗器を回路基板に実装した状態を示す説明図である。 本発明の第2実施形態例に係るチップ抵抗器の断面図である。 図5のチップ抵抗器を回路基板に実装した状態を示す説明図である。
以下、発明の実施の形態について図面を参照しながら説明する。図1に示すように、本発明の第1実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面における長手方向両端部に所定間隔を存して形成された第1および第2内部電極3,4と、これら内部電極3,4に接続する抵抗体5と、抵抗体5を覆うアンダーコート層6と、第1および第2内部電極3,4を覆う第1および第2外部電極7,8と、これら第1および第2外部電極7,8とアンダーコート層6を覆う絶縁性の保護膜9とによって構成されている。
絶縁基板2はセラミックス基板からなり、この絶縁基板2は後述する大判基板を縦横に延びる一次分割溝と二次分割溝に沿って分割して多数個取りされたものである。
第1内部電極3は、抵抗体5の図示左側の端部に重なる主内部電極3aと、主内部電極3aに重なる補助内部電極3bとの積層構造からなり、補助内部電極3bは抵抗体5と主内部電極3aの重なり部分に生じる段差を覆ってアンダーコート層6の上面一端部まで延びている。この第1内部電極3は絶縁基板2の図示左側の端面から所定距離を隔てた内方位置に形成されており、補助内部電極3bと絶縁基板2の端面との間には所定の間隔が確保されている。
第2内部電極4は、抵抗体5の図示右側の端部に重なる主内部電極4aと、主内部電極4aに重なる補助内部電極4bとの積層構造からなり、補助内部電極4bは抵抗体5と主内部電極4aの重なり部分に生じる段差を覆ってアンダーコート層6の上面他端部まで延びている。この第2内部電極4は絶縁基板2の図示右側の端面から所定距離を隔てた内方位置に形成されており、補助内部電極4bと絶縁基板2の端面との間にも所定の間隔が確保されている。
これら第1および第2内部電極3,4の主内部電極3a,4aはAgペーストをスクリーン印刷して乾燥・焼成させた焼成銀からなり、補助内部電極3b,4bはAgを含有する樹脂ペーストをスクリーン印刷して加熱硬化させた樹脂銀からなる。
抵抗体5は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、図示省略されているが、この抵抗体5には抵抗値を調整するためのトリミング溝が形成されている。
アンダーコート層6はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、このアンダーコート層6の上からレーザ光を照射することで前述したトリミング溝が形成される。
第1外部電極7と第2外部電極8は無電解または電解メッキによって形成された銅メッキ層からなり、第1外部電極7は第1内部電極3の補助内部電極3bの表面と側面を含む全面を覆うように形成され、第2外部電極8は第2内部電極4の補助内部電極4bの表面と側面を含む全面を覆うように形成されている。
保護膜9はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この保護膜9は第1外部電極7と第2外部電極8およびアンダーコート層6を覆うように形成されている。すなわち、第1および第2外部電極7,8の表面と側面を含む全面は保護膜9に覆われて外気に触れないように保護されており、後述するように、チップ抵抗器1を回路基板に実装する際に、保護膜9の一部を除去して露出させた第1および第2外部電極7,8に対してワイヤが接続されるようになっている。なお、アンダーコート層6に重なる部分の保護膜9はオーバーコート層としても機能し、これらアンダーコート層6とオーバーコート層(保護膜9)によって抵抗体5を覆う保護層が構成されている。
次に、上述の如く構成されたチップ抵抗器1の製造方法について、図2と図3を参照しながら説明する。なお、図2(a)〜(f)は大判基板を表面的に見た平面図、図3(a)〜(f)は図2(a)〜(f)のX1−X1線に沿う1チップ相当分の断面図をそれぞれ示している。
まず、図2(a)と図3(a)に示すように、絶縁基板2が多数個取りされる大判基板20を準備する。この大判基板20の表裏両面には予め一次分割溝21と二次分割溝22が格子状に設けられており、両分割溝21,22によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図2では複数個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板20に対して以下に説明する各工程が一括して行われる。
すなわち、図2(b)と図3(b)に示すように、大判基板20の表面にAg系ペーストを印刷して乾燥・焼成させることにより、大判基板20の表面における各チップ形成領域内に対をなす主内部電極3aと主内部電極4aを複数組形成する。その際、主内部電極3aは一次分割溝21から離間した位置に形成され、同様に、主内部電極4aも一次分割溝21から離間した位置に形成される。
次に、大判基板20の表面に酸化ルテニウム等の抵抗ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図2(c)と図3(c)に示すように、対をなす主内部電極3aと主内部電極4aに接続する複数の抵抗体5を形成する。次に、大判基板20の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体5を覆うアンダーコート層6を形成した後、このアンダーコート層6の上からトリミング溝(図示省略)を形成して抵抗体5の抵抗値を調整する。
しかる後、主内部電極3aと主内部電極4aの上からAgを含有する樹脂ペーストをスクリーン印刷して加熱硬化することにより、図2(d)と図3(d)に示すように、主内部電極3aを覆う補助内部電極3bと主内部電極4aを覆う補助内部電極4bとを形成する。その際、補助内部電極3bは抵抗体5と主内部電極3aの重なり部分に生じる段差を覆ってアンダーコート層6の上面一端部まで延びているため、平坦で面積の広い2層構造の第1内部電極3が形成される。同様に、補助内部電極4bは抵抗体5と主内部電極4aの重なり部分に生じる段差を覆ってアンダーコート層6の上面他端部まで延びているため、平坦で面積の広い2層構造の第2内部電極4が形成される。
次に、補助内部電極3bと補助内部電極4bに無電解メッキまたは電解メッキを施してCuメッキ層を形成することにより、図2(e)と図3(e)に示すように、第1内部電極3を覆う第1外部電極7と第2内部電極4を覆う第2外部電極8とを形成する。
次に、第1外部電極7と第2外部電極8およびアンダーコート層6の上からAgを含有する樹脂ペーストをスクリーン印刷して加熱硬化することにより、図2(f)と図3(f)に示すように、アンダーコート層6の表面および第1外部電極7と第2外部電極8の端面まで覆う保護膜9を形成する。
以下、図示は省略するが、ブレイク溝やダイシング等の分割方法を用いて、大判基板20を一次分割溝21と二次分割溝22に沿って分割・個片化することにより、図1に示すようなチップ抵抗器1が多数個取りされる。
このように構成されたチップ抵抗器1は、図4に示すように、回路基板30上にワイヤーボンディングによって実装される。その際、まずチップ抵抗器1を回路基板30上に接着剤24を用いて固定した後、適宜手段で保護膜9の一部を除去して開口部9a,9aを形成することにより、これら開口部9a,9aから第1および第2外部電極7,8の表面を露出させる。次に、開口部9a,9aから露出する第1および第2外部電極7,8に対して、熱圧着方式や超音波熱圧着方式等の接続手段を用いて金やアルミニウム等からなるワイヤ25,26の一端側を接続すると共に、これらワイヤ25,26の他端側を回路基板30に設けられた図示せぬ配線パターンのランドに接続する。
この場合において、ワイヤーボンディングされる前のチップ抵抗器1は、第1外部電極7と第2外部電極8の表面が絶縁性の保護膜9によって覆われているため、ボンディング前に空気中やガス雰囲気中に長い間晒されたとしても、第1および第2外部電極7,8の表面に酸化銅の被膜や油膜等の異物が付着することはない。そして、回路基板30上に搭載してワイヤーボンディングする際に、保護膜9の一部を除去して第1外部電極7と第2外部電極8を露出させれば、保護膜9から露出する第1および第2外部電極7,8に対してワイヤ25,26を接続させることができる。
また、第1および第2外部電極7,8が絶縁基板2の端面から所定距離を隔てた内方位置に形成されており、保護膜9が第1および第2外部電極7,8の表面と端面を含む全ての外表面を覆うように形成されているため、ボンディング後のワイヤ25,26に引張り力が加わったとしても、第1および第2外部電極7,8や第1および第2内部電極3,4が剥離してしまうことを防止できると共に、外部環境下における第1および第2外部電極7,8の耐候性や耐湿性等を高めることができる。
さらに、第1および第2内部電極3,4が、抵抗体5の端部に重なる主内部電極3a,4aと、主内部電極3a,4aに重なる補助内部電極3b,4bとの積層構造からなり、上層の補助内部電極3b,4bが抵抗体5と主内部電極3a,4aの重なり部分に生じる段差を覆っているため、補助内部電極3b,4bを覆う第1および第2外部電極7,8の表面が平坦化されて広面積となり、このような第1および第2外部電極7,8に対してワイヤ25,26を簡単かつ確実に接続することができる。
図5は本発明の第2実施形態例に係るチップ抵抗器40の断面図であり、図1に対応する部分には同一符号を付してある。
図5に示すチップ抵抗器40が第1実施形態例に係るチップ抵抗器1と相違する点は、第1および第2内部電極3,4が単層構造であることと、第1および第2外部電極7,8のうち、ボンディング用外部電極となっているのは第2外部電極8だけで、第1外部電極7は半田付け用外部電極となっていることにあり、それ以外の構成は基本的に同様である。
すなわち、この第2実施形態例に係るチップ抵抗器40は、直方体形状の絶縁基板2と、絶縁基板2の表面における長手方向両端部に所定間隔を存して形成された第1および第2内部電極3,4と、これら内部電極3,4に接続する抵抗体5と、抵抗体5を覆うアンダーコート層6と、絶縁基板2の裏面に形成された裏電極10と、この裏電極10と第1内部電極3を導通する端面電極11と、第1内部電極3と端面電極11および裏電極10を覆う第1外部電極7と、第2内部電極4を覆う第2外部電極8と、この第2外部電極8とアンダーコート層6を覆う絶縁性の保護膜9とによって構成されている。
第1内部電極3と第2内部電極4はAgペーストをスクリーン印刷して乾燥・焼成させた単層構造の焼成銀からなり、第2内部電極4のエッジ部は絶縁基板2の端面から離間する内方位置に形成されているが、第1内部電極3のエッジ部は絶縁基板2の端面まで達している。裏電極10はAgペーストをスクリーン印刷して乾燥・焼成させたものからなり、端面電極11はAgペーストを塗布して乾燥・焼成させたものや、Agペーストの代わりにNi−Cr等をスパッタしたものからなる。
また、第1外部電極7と第2外部電極8は無電化または電解メッキによって形成されたCuメッキ層からなり、第1外部電極7は第1内部電極3と端面電極11および裏電極10を覆うように断面コ字状に形成され、第2外部電極8は第2内部電極4の露出面を覆うように形成されている。ここで、半田付け用の第1外部電極7を半田メッキにて覆うように形成したり、第1外部電極7自体を半田メッキ層とすることにより、半田接合の接合強度を向上することが可能となる。保護膜9はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この保護膜9はアンダーコート層6と第2外部電極8を覆うように形成されている。
このように構成されたチップ抵抗器40は、図6に示すように、回路基板30上に半田付けとワイヤーボンディングを併用して実装されることにより、回路基板30上への強固な接続と複雑な回路構成の電気接続を可能としている。すなわち、回路基板30には配線パターン27と図示せぬ別の配線パターンが設けられており、チップ抵抗器40は、一方の配線パターン27上に搭載された状態で第1外部電極7が半田28にて固着されると共に、保護膜9の一部を除去して露出させた第2外部電極8にワイヤ26の一端側が接続され、このワイヤ26の他端側は他方の配線パターンのランドに接続されている。
以上説明したように、第2実施形態例に係るチップ抵抗器40は、ワイヤ26が接続される前の第2外部電極8の表面が絶縁性の保護膜9によって覆われているため、ボンディング前に空気中やガス雰囲気中に長い間晒されたとしても、第2外部電極8の表面に酸化銅の被膜や油膜等の異物が付着することはない。そして、回路基板30上に搭載してワイヤーボンディングする際に、保護膜9の一部を除去して第2外部電極8を露出させれば、保護膜9から露出する第2外部電極8に対してワイヤ26を接続させることができる。
また、ボンディング用の第2外部電極8が絶縁基板2の端面から所定距離を隔てた内方位置に形成されており、保護膜9が第2外部電極8の表面と端面を含む全ての外表面を覆うように形成されているため、ボンディング後のワイヤ26に引張り力が加わったとしても、第2外部電極8や第2内部電極4が剥離してしまうことを防止できると共に、外部環境下における第2外部電極8の耐候性や耐湿性等を高めることができる。
1,40 チップ抵抗器
2 絶縁基板
3 第1内部電極
3a 主内部電極
3b 補助内部電極
4 第2内部電極
4a 主内部電極
4b 補助内部電極
5 抵抗体
6 アンダーコート層(保護層)
7 第1外部電極
8 第2外部電極
9 保護膜
9a,9a 開口部
10 裏電極
11 端面電極
20 大判基板
21 一次分割溝
22 二次分割溝
24 接着剤
25,26 ワイヤ
27 配線パターン
28 半田
30 回路基板

Claims (5)

  1. 直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された一対の内部電極と、これら一対の内部電極を橋絡するように形成された抵抗体と、この抵抗体を覆う保護層と、前記内部電極を覆うように形成された一対の外部電極とを備え、一対の前記外部電極の少なくとも一方がワイヤを介して回路基板の配線パターンに接続されるボンディング用外部電極となっているチップ抵抗器において、
    前記ボンディング用外部電極の表面が絶縁性の保護膜によって覆われており、前記回路基板への実装時に、前記保護膜の一部を除去して露出させた前記ボンディング用外部電極に対して前記ワイヤが接続されることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、一対の前記外部電極の一方が前記ボンディング用外部電極であると共に、他方が前記保護膜から露出する半田付け用外部電極であり、前記半田付け用外部電極は、前記絶縁基板の裏面に形成された裏電極と、この裏電極と前記内部電極を導通する端面電極とを覆っていることを特徴とするチップ抵抗器。
  3. 請求項1または2の記載において、前記保護膜と前記保護層が同一の絶縁材料を用いて連続的に形成されていることを特徴とするチップ抵抗器。
  4. 請求項1または2の記載において、前記ボンディング用外部電極は前記絶縁基板の端面から所定距離を隔てた内方位置に形成されており、前記保護膜は前記ボンディング用外部電極の表面と端面を含む全ての外表面を覆っていることを特徴とするチップ抵抗器。
  5. 請求項1または2の記載において、前記ボンディング用外部電極で覆われた前記内部電極が、前記抵抗体の端部に重なる主内部電極と、前記主内部電極に重なる補助内部電極との積層構造からなり、前記補助内部電極は前記抵抗体と前記主内部電極の重なり部分に生じる段差を覆っていることを特徴とするチップ抵抗器。
JP2016217592A 2016-11-07 2016-11-07 チップ抵抗器 Pending JP2018078152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016217592A JP2018078152A (ja) 2016-11-07 2016-11-07 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016217592A JP2018078152A (ja) 2016-11-07 2016-11-07 チップ抵抗器

Publications (1)

Publication Number Publication Date
JP2018078152A true JP2018078152A (ja) 2018-05-17

Family

ID=62149403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016217592A Pending JP2018078152A (ja) 2016-11-07 2016-11-07 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP2018078152A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116941A (ja) * 1989-09-29 1991-05-17 Fujitsu Ltd 半導体装置の製造方法
JPH06333977A (ja) * 1993-05-25 1994-12-02 Nippon Steel Corp 半導体装置及びその製造方法
JPH09162002A (ja) * 1995-12-07 1997-06-20 Koa Corp チップ電子部品およびその製造方法
JP2005032753A (ja) * 2003-07-07 2005-02-03 Taiyosha Electric Co Ltd チップ部品
JP2006012959A (ja) * 2004-06-23 2006-01-12 Taiyosha Electric Co Ltd チップ抵抗器
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2013211431A (ja) * 2012-03-30 2013-10-10 Nec Toppan Circuit Solutions Inc 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
JP2016139661A (ja) * 2015-01-26 2016-08-04 Koa株式会社 チップ抵抗器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116941A (ja) * 1989-09-29 1991-05-17 Fujitsu Ltd 半導体装置の製造方法
JPH06333977A (ja) * 1993-05-25 1994-12-02 Nippon Steel Corp 半導体装置及びその製造方法
JPH09162002A (ja) * 1995-12-07 1997-06-20 Koa Corp チップ電子部品およびその製造方法
JP2005032753A (ja) * 2003-07-07 2005-02-03 Taiyosha Electric Co Ltd チップ部品
JP2006012959A (ja) * 2004-06-23 2006-01-12 Taiyosha Electric Co Ltd チップ抵抗器
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2013211431A (ja) * 2012-03-30 2013-10-10 Nec Toppan Circuit Solutions Inc 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
JP2016139661A (ja) * 2015-01-26 2016-08-04 Koa株式会社 チップ抵抗器

Similar Documents

Publication Publication Date Title
US7782174B2 (en) Chip resistor
US7782173B2 (en) Chip resistor
JP2024010234A (ja) チップ抵抗器
JP2010161135A (ja) チップ抵抗器およびその製造方法
JP6499007B2 (ja) チップ抵抗器
JP5706186B2 (ja) チップ抵抗器およびその製造方法
US10276285B2 (en) Chip resistor
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP2018088496A (ja) 電子部品および電子部品の実装方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2018078152A (ja) チップ抵抗器
JP2017220596A (ja) チップ抵抗器
US10410771B2 (en) Chip resistor and method for producing chip resistor
US20240096926A1 (en) Mounting structure for chip component
CN111527596A (zh) 电路基板、电子部件搭载用基板及其制造方法
JP2021061311A (ja) チップ部品
JP2018078150A (ja) 基板内層用チップ抵抗器および部品内蔵型回路基板
US20220399140A1 (en) Chip component
JP6688035B2 (ja) チップ抵抗器
JP6674833B2 (ja) チップ抵抗器および部品内蔵型回路基板
JP2020191405A (ja) チップ抵抗器
JP2005340562A (ja) 多数個取り配線基板
JP3435419B2 (ja) チップ抵抗器
JP2020191404A (ja) チップ抵抗器
JP2021012066A (ja) 硫化検出センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210216