JP2017220596A - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP2017220596A JP2017220596A JP2016114739A JP2016114739A JP2017220596A JP 2017220596 A JP2017220596 A JP 2017220596A JP 2016114739 A JP2016114739 A JP 2016114739A JP 2016114739 A JP2016114739 A JP 2016114739A JP 2017220596 A JP2017220596 A JP 2017220596A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- insulating substrate
- surface electrode
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
【課題】半田や導電性接着剤等の導電材料とワイヤボンディング用の表電極との短絡を防止することができるワイヤボンディング接続型のチップ抵抗器を提供する。
【解決手段】チップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面に所定間隔を存して形成された第1表電極3および第2表電極4と、第1および第2表電極3,4を橋絡するように形成された抵抗体5と、抵抗体5を覆う保護層6と、絶縁基板2の裏面に形成された裏電極7と、裏電極7と第1表電極3を導通する端面電極8と、第1表電極3と裏電極7および端面電極8の露出部分を覆う第1外部電極9と、第2表電極4の露出部分を覆う第2外部電極10とを備えており、ワイヤボンディング用電極である第2表電極4は絶縁基板2の端面から所定距離を隔てた内方位置に形成されている。
【選択図】図1
【解決手段】チップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面に所定間隔を存して形成された第1表電極3および第2表電極4と、第1および第2表電極3,4を橋絡するように形成された抵抗体5と、抵抗体5を覆う保護層6と、絶縁基板2の裏面に形成された裏電極7と、裏電極7と第1表電極3を導通する端面電極8と、第1表電極3と裏電極7および端面電極8の露出部分を覆う第1外部電極9と、第2表電極4の露出部分を覆う第2外部電極10とを備えており、ワイヤボンディング用電極である第2表電極4は絶縁基板2の端面から所定距離を隔てた内方位置に形成されている。
【選択図】図1
Description
本発明は、ワイヤボンディング接続型のチップ抵抗器に係り、特に、ワイヤボンディングと半田付け(または導電性接着剤)を併用可能としたチップ抵抗器に関するものである。
従来より、特許文献1に記載されているように、抵抗体に接続する2つの表電極の一方をワイヤボンディング用電極として用いると共に、他方の表電極に導通する端面電極を半田付け用の端子電極として用いるようにしたチップ抵抗器が提案されている。
図8は上記特許文献1に記載されたチップ抵抗器の平面図、図9は図8のA−A線に沿う断面図である。図8と図9に示すように、このチップ抵抗器100は、直方体形状の絶縁基板101と、絶縁基板101の表面における長手方向の両端部に所定間隔を存して形成された第1表電極102および第2表電極103と、これら第1および第2表電極102,103を橋絡するように形成された抵抗体104と、抵抗体104を覆う保護層105と、絶縁基板101の裏面全体に形成された裏電極106と、この裏電極106と第1表電極102を導通する端面電極107と、両表電極102,103と裏電極106および端面電極107の露出部分を覆う図示せぬ外部電極とによって主に構成されており、抵抗体104には抵抗値を調整するためのトリミング溝108が形成されている。ここで、第1および第2表電極102,103は絶縁基板101の長手方向中央部に対して一端側に偏倚した位置に形成されており、表面領域の広い方の第2表電極103がワイヤボンディング用の電極となっている。
このように構成されたチップ抵抗器100は、図示せぬ回路基板上に実装されて使用されるようになっている。その際、表面領域の狭い方の第1表電極102に導通する端面電極107と裏電極106が半田や導電性接着剤を介して回路基板の所定の配線パターンに接続されると共に、表面領域の広い方の第2表電極103が金やアルミニウム等からなるワイヤを介して回路基板の別の配線パターンと接続されるため、半田付け(または導電性接着剤)とワイヤボンディングとを併用することにより、回路基板上への強固な接続と複雑な回路構成の電気接続を可能にしている。
特許文献1に記載された従来のチップ抵抗器100では、第1表電極102に導通する端面電極107と裏電極106が半田や導電性接着剤等の導電材料を用いて回路基板の配線パターンに接続されるが、この導電材料が端面電極107の形成されていない方の絶縁基板101の端面にはみ出してしまうことがあり、その場合、はみ出した導電材料が絶縁基板101の上面に形成されたワイヤボンディング用の第2表電極103と接触し、短絡事故が発生するという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、半田や導電性接着剤等の導電材料とワイヤボンディング用の表電極との短絡を防止することができるワイヤボンディング接続型のチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された第1表電極および第2表電極と、これら第1および第2表電極を橋絡するように形成された抵抗体と、この抵抗体を覆う保護層と、前記絶縁基板の裏面に形成された裏電極と、この裏電極と前記第1表電極を導通する端面電極とを備え、前記第2表電極がワイヤボンディング用電極となっているチップ抵抗器において、前記第2表電極は前記絶縁基板の端面から所定距離を隔てた内方位置に形成されていることを特徴としている。
このように構成されたチップ抵抗器では、絶縁基板の表面に形成されたワイヤボンディング用電極である第2表電極が絶縁基板の端面まで達していないため、回路基板への実装時に半田や導電性接着剤等の導電材料が絶縁基板の端面にはみ出したとしても、その導電材料が第2表電極に短絡してしまうことを防止できる。また、絶縁基板の端面よりも内方位置に形成された第2表電極はエッジ部から捲れにくくなっているため、第2表電極に接続されたワイヤに引張り力が加わったとしても、第2表電極が剥離してしまうことを抑制できる。
上記の構成において、第2表電極と絶縁基板の端面との間に絶縁層が形成されていると、絶縁基板の端面にはみ出した導電材料が第2表電極に短絡してしまうことを一層確実に防止することができる。
この場合において、絶縁層は第2表電極の抵抗体と接続する部分の反対側の端部を覆っており、それ以外の第2表電極の露出部分が外部電極によって覆われていると、第2表電極の剥離強度が絶縁層によって高められるため、ワイヤに引張り力が加わったときに、第2表電極の剥離をより確実に抑制することができる。
本発明のチップ抵抗器によれば、回路基板への実装時に半田や導電性接着剤等の導電材料が絶縁基板の端面にはみ出したとしても、その導電材料がワイヤボンディング用電極である第2表電極に短絡してしまうことを防止できる。
発明の実施の形態について図面を参照して説明すると、図1に示すように、本発明の第1実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面に所定間隔を存して形成された第1表電極3および第2表電極4と、これら第1および第2表電極3,4を橋絡するように形成された抵抗体5と、抵抗体5を覆う保護層6と、絶縁基板2の裏面に形成された裏電極7と、裏電極7と第1表電極3を導通する端面電極8と、第1表電極3と裏電極7および端面電極8の露出部分を覆う第1外部電極9と、第2表電極4の露出部分を覆う第2外部電極10とによって構成されている。
絶縁基板2はセラミックスからなるアルミナ基板であり、この絶縁基板2は後述する大判基板を縦横に格子状に延びる1次分割溝と2次分割溝に沿って分割(ブレイク)して多数個取りされたものである。
第1表電極3と第2表電極4はAg−Pdペーストを絶縁基板2の表面にスクリーン印刷して乾燥・焼成させたものであり、第1表電極3に対して第2表電極4の方がかなり大きめに形成されている。また、第1表電極3は絶縁基板2の図示左側の端面の近傍に形成されているが、第2表電極4は絶縁基板2の図示右側の端面から所定距離を隔てた内方位置に形成されている。
抵抗体5は酸化ルテニウム等の抵抗ペーストを絶縁基板2の表面にスクリーン印刷して乾燥・焼成させたものである。この抵抗体5の長手方向の両端部は第1表電極3と第2表電極4に重なっており、図示省略されているが、抵抗体5には抵抗値を調整するためのトリミング溝が形成されている。
保護層6はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
裏電極7はAgペーストを絶縁基板2の裏面全体にスクリーン印刷して乾燥・焼成させたものである。
端面電極8はAgペーストを塗布して乾燥・焼成させたものや、Agペーストの代わりにNi−Cr等をスパッタしたものであり、この端面電極8は絶縁基板2の図示左側の端面に形成されて第1表電極3と裏電極7を導通している。
第1および第2外部電極9,10はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたAuメッキ層である。ここで、第2外部電極10は保護層6から露出する第2表電極4の表面と端面を覆っており、この第2外部電極10も絶縁基板2の図示右側の端面から所定距離を隔てた内方位置に形成されている。
次に、上述の如く構成されたチップ抵抗器1の製造方法について、図2〜図5を参照しながら説明する。なお、図2(a)〜(e)は大判基板の平面図、図3(a)〜(e)は図2(a)〜(e)のX1−X1線に沿う断面図、図4(a)〜(d)は短冊状基板とチップ素体の平面図、図5(a)〜(d)は図4(a)〜(d)のX2−X2線に沿う断面図をそれぞれ示している。
まず、図2(a)と図3(a)に示すように、絶縁基板2が多数個取りされる大判基板11を準備する。この大判基板11の表面には断面V字状の1次分割溝12と2次分割溝13が格子状に設けられており、両分割溝12,13によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図2では複数個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板11に対して以下に説明する各工程が一括して行われる。
すなわち、図2(b)と図3(b)に示すように、大判基板11の裏面にAgペーストをスクリーン印刷して乾燥することにより、大判基板11の裏面に1次分割溝12を横切るように複数の帯状の裏電極7を形成する。
次に、図2(c)と図3(c)に示すように、大判基板11の表面にAg−Pdペーストをスクリーン印刷して乾燥・焼成することにより、大判基板11の表面における各チップ形成領域に対をなす矩形状の第1表電極3と第2表電極4を形成する。その際、第1表電極3は1次分割溝12に接近した位置に形成され、第2表電極4は1次分割溝12から離反した位置に第1表電極3の倍程度の大きさに形成される。なお、裏電極7と両表電極3,4の形成順序は逆でも可能であり、第1および第2表電極3,4を形成した後に裏電極7を形成するようにしても良い。
次に、大判基板11の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図2(d)と図3(d)に示すように、対をなす第1表電極3と第2表電極4に接続する複数の抵抗体5を形成する。
次に、大判基板11の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体5を覆うアンダーコート層を形成した後、このアンダーコート層の上からトリミング溝(図示省略)を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化することにより、図2(e)と図3(e)に示すように、アンダーコート層とオーバーコート層の2層構造からなる保護層6を形成する。
これまでの工程は大判基板11に対する一括処理であるが、次に、大判基板11を1次分割溝12に沿ってブレイク(1次分割)することにより、図4(a)と図5(a)に示すように、大判基板11から複数の短冊状基板11Aを得る。
次に、短冊状基板11Aの一方の分割面にAgペーストを塗布して乾燥・焼成することにより、図4(b)と図5(b)に示すように、短冊状基板11Aの一方の端面に端面電極8を形成する。この端面電極8によって短冊状基板11Aの表裏両面の対応する第1表電極3と裏電極7が接続されるが、短冊状基板11Aの他方の端面に端面電極は形成されていないため、第2表電極4と裏電極7は非導通状態に維持されている。
しかる後、短冊状基板11Aを2次分割溝13に沿ってブレイク(2次分割)することにより、図4(c)と図5(c)に示すように、短冊状基板11Aからチップ抵抗器と同等の大きさのチップ素体11B(個片)を得る。
次に、個片化されたチップ素体11Bに対してNi等の電解メッキを施すことにより、第1表電極3と裏電極7および端面電極8の露出部分を覆う下地メッキ層と、第2表電極4の露出部分を覆う下地メッキ層とをそれぞれ形成した後、これら下地メッキ層を覆うようにAuやSn、Cu等の電解メッキを施して外部接続層を形成することにより、図4(d)と図5(d)に示すように、メッキ層と外部接続層からなる2層構造の第1外部電極9および第2外部電極10が構成され、図1に示すようなチップ抵抗器1が完成する。
このように構成されたチップ抵抗器1は、図6に示すように、回路基板20上に半田付けとワイヤボンディングを併用して実装されるようになっている。すなわち、回路基板20には配線パターン21と図示せぬ配線パターンが離反した状態で設けられており、チップ抵抗器1は、一方の配線パターン21上に搭載された状態で、第1表電極3と裏電極7および端面電極8を覆う第1外部電極9が半田22にて固着されると共に、第2表電極4を覆う第2外部電極10がワイヤ23を介して他方の配線パターンに接続されている。このワイヤ23は金やアルミニウム等からなり、超音波溶着を用いて第2外部電極10と配線パターンにそれぞれ固着されている。
以上説明したように、第1実施形態例に係るチップ抵抗器1では、絶縁基板2の表面に形成されたワイヤボンディング用の第2表電極4とそれを覆う第2外部電極10がいずれも絶縁基板2の端面まで達していないため、回路基板20への実装時に半田22が第2表電極4に近い方の絶縁基板2の端面にはみ出したとしても、その半田22が絶縁基板2の端面を乗り越えて第2表電極4に短絡してしまうことを防止できる。また、第2表電極4と第2外部電極10のエッジ部(端部)が絶縁基板2の端面まで達していないため、これら第2表電極4と第2外部電極10がエッジ部から捲れにくくなり、ボンディング後のワイヤ23に引張り力が加わったとしても、第2表電極4や第2外部電極10が剥離してしまうことを抑制できる。しかも、裏電極7が第2表電極4と対向する絶縁基板2の裏面を覆うように形成されているため、ボンディング後のワイヤ23に引張り力が加わったとしても、絶縁基板2が回路基板20から剥がれにくくなっている。なお、半田22の代わりに導電性接着剤を用いて第1外部電極を回路基板20の配線パターン21に固着することも可能であり、その場合においても同様に、絶縁基板2の端面にはみ出した導電性接着剤が第2表電極4に短絡してしまうことを防止できる。
図7は本発明の第2実施形態例に係るチップ抵抗器30の断面図であり、図1に対応する部分には同一符号を付してある。
図7に示すチップ抵抗器30が第1実施形態例に係るチップ抵抗器1と相違する点は、第2表電極4と絶縁基板2の端面との間に絶縁層31が形成されていることにあり、それ以外の構成は基本的に同じである。すなわち、第2実施形態例に係るチップ抵抗器30は、直方体形状の絶縁基板2と、絶縁基板2の表面に所定間隔を存して形成された第1表電極3および第2表電極4と、これら第1および第2表電極3,4を橋絡するように形成された抵抗体5と、抵抗体5を覆う保護層6と、絶縁基板2の裏面に形成された裏電極7と、裏電極7と第1表電極3を導通する端面電極8と、第1表電極3と裏電極7および端面電極8の露出部分を覆う第1外部電極9と、第2表電極4の露出部分を覆う第2外部電極10と、第2表電極4および第2外部電極10のエッジ部から絶縁基板2の端面に至る間に形成された絶縁層31とによって構成されている。
第2外部電極10は第2表電極4のエッジ部(抵抗体5に接続する側と反対側の端部)を除いた表面に形成されており、絶縁層31は第2表電極4と第2外部電極10のエッジ部に生じる段差を覆うように形成されている。この絶縁層31はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、保護層6のオーバーコート層と絶縁層31は同時に形成できるようになっている。なお、第1表電極3は絶縁基板2の図示左側の端面に達する位置まで延びているが、第1実施形態例と同様に、第1表電極3を絶縁基板2の近傍位置に形成しても良い。
このように構成された第2実施形態例に係るチップ抵抗器30では、第2表電極4のエッジ部と絶縁基板2の端面との間に絶縁層31が形成されているため、回路基板への実装時に半田や導電性接着剤等の導電材料が絶縁基板2の端面にはみ出したとしても、この導電材料が第2表電極4に短絡してしまうことを一層確実に防止することができる。しかも、この絶縁層31は第2表電極のエッジ部を覆うように形成されており、それ以外の第2表電極4の露出部分を第2外部電極10で覆う構成となっているため、第2表電極4の剥離強度が絶縁層31によって高められており、ワイヤに引張り力が加わったときに、第2表電極の剥離をより確実に抑制することができる。
1,30 チップ抵抗器
2 絶縁基板
3 第1表電極
4 第2表電極
5 抵抗体
6 保護層
7 裏電極
8 端面電極
9 第1外部電極
10 第2外部電極
11 大判基板
11A 短冊状基板
11B チップ素体
20 回路基板
21 配線パターン
22 半田
23 ワイヤ
31 絶縁層
2 絶縁基板
3 第1表電極
4 第2表電極
5 抵抗体
6 保護層
7 裏電極
8 端面電極
9 第1外部電極
10 第2外部電極
11 大判基板
11A 短冊状基板
11B チップ素体
20 回路基板
21 配線パターン
22 半田
23 ワイヤ
31 絶縁層
Claims (3)
- 直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された第1表電極および第2表電極と、これら第1および第2表電極を橋絡するように形成された抵抗体と、この抵抗体を覆う保護層と、前記絶縁基板の裏面に形成された裏電極と、この裏電極と前記第1表電極を導通する端面電極とを備え、前記第2表電極がワイヤボンディング用電極となっているチップ抵抗器において、
前記第2表電極は前記絶縁基板の端面から所定距離を隔てた内方位置に形成されていることを特徴とするチップ抵抗器。 - 請求項1の記載において、前記第2表電極と前記絶縁基板の端面との間に絶縁層が形成されていることを特徴とするチップ抵抗器。
- 請求項2の記載において、前記絶縁層は前記第2表電極の前記抵抗体と接続する部分の反対側の端部を覆っており、それ以外の前記第2表電極の露出部分が外部電極によって覆われていることを特徴とするチップ抵抗器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016114739A JP2017220596A (ja) | 2016-06-08 | 2016-06-08 | チップ抵抗器 |
DE102017111762.8A DE102017111762A1 (de) | 2016-06-08 | 2017-05-30 | Chip-Widerstand |
CN201710428627.0A CN107481825B (zh) | 2016-06-08 | 2017-06-08 | 贴片电阻器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016114739A JP2017220596A (ja) | 2016-06-08 | 2016-06-08 | チップ抵抗器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017220596A true JP2017220596A (ja) | 2017-12-14 |
Family
ID=60419859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016114739A Pending JP2017220596A (ja) | 2016-06-08 | 2016-06-08 | チップ抵抗器 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2017220596A (ja) |
CN (1) | CN107481825B (ja) |
DE (1) | DE102017111762A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022270399A1 (ja) * | 2021-06-24 | 2022-12-29 | パナソニックIpマネジメント株式会社 | ジャンパーチップ部品 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1143425A (zh) * | 1994-03-04 | 1997-02-19 | 株式会社小松 | 正特性热敏电阻及采用它的热敏电阻装置 |
JP3363295B2 (ja) | 1995-12-07 | 2003-01-08 | コーア株式会社 | チップ電子部品 |
CN2569298Y (zh) * | 2002-09-11 | 2003-08-27 | 上海维安热电材料股份有限公司 | 一种表面贴装用高分子热敏电阻器 |
JP2009272476A (ja) * | 2008-05-08 | 2009-11-19 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
-
2016
- 2016-06-08 JP JP2016114739A patent/JP2017220596A/ja active Pending
-
2017
- 2017-05-30 DE DE102017111762.8A patent/DE102017111762A1/de not_active Withdrawn
- 2017-06-08 CN CN201710428627.0A patent/CN107481825B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022270399A1 (ja) * | 2021-06-24 | 2022-12-29 | パナソニックIpマネジメント株式会社 | ジャンパーチップ部品 |
Also Published As
Publication number | Publication date |
---|---|
CN107481825A (zh) | 2017-12-15 |
CN107481825B (zh) | 2019-11-15 |
DE102017111762A1 (de) | 2017-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4841914B2 (ja) | チップ抵抗器 | |
JP7461422B2 (ja) | チップ抵抗器 | |
US7782174B2 (en) | Chip resistor | |
JP2010161135A (ja) | チップ抵抗器およびその製造方法 | |
JP2016213352A (ja) | チップ抵抗器 | |
JP2016192509A (ja) | チップ抵抗器 | |
JP2017220596A (ja) | チップ抵抗器 | |
JP2017228701A (ja) | チップ抵抗器およびチップ抵抗器の実装構造 | |
US10276285B2 (en) | Chip resistor | |
JP2016207698A (ja) | チップ抵抗器およびその製造方法 | |
WO2017033793A1 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2017224677A (ja) | チップ抵抗器およびその製造方法 | |
KR101883042B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
KR101771836B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
JP4875327B2 (ja) | チップ抵抗器の製造方法 | |
JP6695415B2 (ja) | チップ抵抗器 | |
JP2018088496A (ja) | 電子部品および電子部品の実装方法 | |
WO2020208931A1 (ja) | 硫化検出抵抗器 | |
JP2018078152A (ja) | チップ抵抗器 | |
WO2022091644A1 (ja) | チップ抵抗器 | |
JP6688035B2 (ja) | チップ抵抗器 | |
JP2021061311A (ja) | チップ部品 | |
JP2009088368A (ja) | 低抵抗チップ抵抗器の製造方法 | |
JP2020191404A (ja) | チップ抵抗器 | |
JP2021012066A (ja) | 硫化検出センサ |