JP2017224677A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP2017224677A
JP2017224677A JP2016118059A JP2016118059A JP2017224677A JP 2017224677 A JP2017224677 A JP 2017224677A JP 2016118059 A JP2016118059 A JP 2016118059A JP 2016118059 A JP2016118059 A JP 2016118059A JP 2017224677 A JP2017224677 A JP 2017224677A
Authority
JP
Japan
Prior art keywords
electrode
substrate
dividing
resistor
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016118059A
Other languages
English (en)
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016118059A priority Critical patent/JP2017224677A/ja
Priority to DE102017112650.3A priority patent/DE102017112650A1/de
Priority to CN201710442192.5A priority patent/CN107507684B/zh
Publication of JP2017224677A publication Critical patent/JP2017224677A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】半田付け用の表電極と端面電極の接続の信頼性を良好に確保しつつ、ワイヤボンディング用の表電極と裏電極の短絡を防止することができるチップ抵抗器とその製造方法を提供する。
【解決手段】チップ抵抗器1は、直方体形状の絶縁基板2の表面に所定間隔を存して形成された第1表電極3および第2表電極4と、これら第1および第2表電極3,4を橋絡する抵抗体5と、抵抗体5を覆う保護膜6と、絶縁基板2の裏面に形成された裏電極7と、裏電極7と第1表電極3を導通する端面電極8等を備えており、半田付け用電極となる第1表電極3は絶縁基板2の表面から端面に亘って断面L字状に形成されているが、ワイヤボンディング用電極となる第2表電極4は絶縁基板2の端面にはみ出しておらず、この第2表電極4は絶縁基板2の表面に直線状に形成されてコーナー部まで延びている。
【選択図】図2

Description

本発明は、ワイヤボンディング接続型のチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
従来より、特許文献1に記載されているように、抵抗体に接続する2つの表電極の一方をワイヤボンディング用電極として用いると共に、他方の表電極に導通する端面電極を半田付け用の端子電極として用いるようにしたチップ抵抗器が提案されている。
通常、このようなチップ抵抗器を製造する場合は、格子状に延びる1次分割溝と2次分割溝が形成された大判基板を準備し、この大判基板の表面に1次分割溝を横切るように複数の表電極を形成すると共に、対をなす表電極間を接続する複数の抵抗体と各抵抗体を覆う保護膜とを形成した後、大判基板を1次分割溝に沿って1次分割(ブレイク)して短冊状基板を得てから、この短冊状基板の一方の分割面に端面電極をスパッタや塗布等を用いて形成し、しかる後、短冊状基板を2次分割溝に沿って2次分割することにより、個片化されたチップ単体を多数個取りするようになっている。
特開平9−162002号公報
しかし、前述した従来の一般的な製造方法では、大判基板を1次分割溝に沿って短冊状に1次分割するとき、大判基板の1次分割溝内に流れ込んだ表電極が短冊状基板の両ブレイク面に露出することにより、半田付け用となる一方の表電極と端面電極との接続性は高められるが、ワイヤボンディング用となる他方の表電極も短冊状基板の端面にはみ出してしまうため、完成したチップ部品を回路基板に実装する際に、チップ部品の端面側にはみ出た回路基板の配線パターンに固着する導電材料(半田または導電性接着剤)により、ワイヤボンディング用の表電極と短絡しやすくなる。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、半田付け用の表電極と端面電極の接続の信頼性を良好に確保しつつ、完成したチップ部品を回路基板に実装する際にワイヤボンディング用の表電極との短絡を防止することができるチップ抵抗器を提供することにあり、第2の目的は、そのようなチップ抵抗器の製造方法を提供することにある。
上記第1の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された第1表電極および第2表電極と、これら第1および第2表電極を橋絡するように形成された抵抗体と、この抵抗体を覆う保護膜と、前記絶縁基板の裏面に形成された裏電極と、この裏電極と前記第1表電極を導通する端面電極とを備え、前記第2表電極がワイヤボンディング用電極となっているチップ抵抗器において、前記第1表電極は前記絶縁基板の表面から端面に亘って断面L字状に形成され、前記第2表電極は前記絶縁基板の表面に直線状に形成されてコーナー部まで延びているという構成にした。
このように構成されたチップ抵抗器では、半田付け用電極である第1表電極が絶縁基板の表面から端面に亘って断面L字状に形成され、ワイヤボンディング用電極である第2表電極が絶縁基板の表面に直線状に形成されてコーナー部まで延びているため、第1表電極と端面電極との接続性を確保しつつ、完成したチップ部品を回路基板に実装する際に第2表電極との短絡を防止することができる。
上記第2の目的を達成するための一手段として、本発明によるチップ抵抗器の製造方法は、表面に所定間隔を存して平行に延びる多数の分割溝が形成された大判基板を準備する工程と、前記大判基板の表面に前記分割溝に重なるように第1表電極を形成する工程と、前記大判基板の表面に、隣接する一対の前記分割溝間に設定された分割予想ラインに重なるように第2表電極を形成する工程と、前記第1表電極と前記第2表電極間に跨る抵抗体を形成する工程と、前記大判基板の裏面に裏電極を形成する工程と、前記大判基板を前記分割溝に沿って分割して前記第1表電極を2分する工程と、前記大判基板を前記分割予想ラインに沿ってダイシングブレードで切断して前記第2表電極を2分する工程と、前記分割溝に沿って分割して得られる短冊状基板の一方の端面に前記第1表電極と前記裏電極を導通する端面電極を形成する工程と、を含むことを特徴としている。
このように大判基板の表面に所定間隔を存して平行に延びる複数の分割溝を形成すると共に、隣り合う分割溝間にそれぞれ分割予想ラインを設定しておき、この大判基板の表面に、分割溝に重なる第1表電極と分割予想ラインに重なる第2表電極とを分割溝と直交する方向に沿って交互に形成した後、大判基板を分割溝に沿ってブレイクすると共に分割予想ラインに沿ってダイシングして短冊状基板を得ると、分割溝に第1表電極が流れ込んでいるため、分割溝に沿ってブレイクされた第1表電極は短冊状基板の表面から一方の端面に亘って断面L字状に形成されるが、分割予想ラインに沿ってダイシングされた第2表電極は短冊状基板の他方の端面にはみ出ないため、その後の工程で短冊状基板の一方の端面に端面電極を形成することにより、第1表電極と端面電極の接続の信頼性を良好なものに確保しつつ、完成したチップ部品を回路基板に実装する際に第2表電極との短絡を防止することができる。
また、上記第2の目的を達成するための他の手段として、本発明によるチップ抵抗器の製造方法は、表裏両面に平行に延びる表分割溝と裏分割溝が交互に形成された大判基板を準備する工程と、前記大判基板の表面に、前記表分割溝に重なる第1表電極と、前記裏分割溝を投影した仮想線に重なる第2表電極を形成する工程と、前記第1表電極と前記第2表電極間に跨る抵抗体を形成する工程と、前記大判基板の裏面における前記裏分割溝で挟まれた領域に裏電極を形成する工程と、前記大判基板を前記表分割溝に沿って分割することにより、前記裏分割溝を介して2つの短冊状部分が繋がったダブル短冊状基板を得る工程と、前記ダブル短冊状基板の両端面に前記第1表電極と前記裏電極を導通する端面電極を形成する工程と、前記ダブル短冊状基板を前記裏分割溝に沿って分割して短冊状基板を得る工程と、を含むことを特徴としている。
このように大判基板の表裏両面に平行に延びる表分割溝と裏分割溝を交互の位置関係で形成しておき、この大判基板の表面に、表分割溝に重なる第1表電極と裏分割溝を投影した仮想線に重なる第2表電極とを各分割溝と直交する方向に沿って交互に形成した後、大判基板を表分割溝に沿って分割してダブル短冊状基板を得ると、ダブル短冊状基板の表分割溝に沿う両ブレイク面に第1表電極の端部がはみ出るため、その後の工程でダブル短冊状基板の両ブレイク面に端面電極を形成すると、第1表電極と端面電極の接続の信頼性が良好に確保される。しかる後、ダブル短冊状基板を裏分割溝に沿って2分割して短冊状基板を得ると、短冊状基板の裏分割溝に沿うブレイク面には第2表電極がはみ出ていないため、完成したチップ部品を回路基板に実装する際に第2表電極との短絡を防止することができる。
本発明によれば、半田付け用電極である第1表電極と端面電極との接続性を確保しつつ、完成したチップ部品を回路基板に実装する際にワイヤボンディング用電極である第2表電極との短絡を防止したチップ抵抗器と、そのようなチップ抵抗器の製造方法を提供することができる。
本発明の第1実施形態例に係るチップ抵抗器の平面図である。 図1のII−II線に沿う断面図である。 該チップ抵抗器を回路基板に実装した状態を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 本発明の第2実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。
発明の実施の形態について図面を参照して説明すると、図1と図2に示すように、本発明の第1実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面に所定間隔を存して形成された第1表電極3および第2表電極4と、これら第1および第2表電極3,4を橋絡するように形成された抵抗体5と、抵抗体5を覆う保護膜6と、絶縁基板2の裏面に形成された裏電極7と、裏電極7と第1表電極3を導通する端面電極8と、第1表電極3と裏電極7および端面電極8の露出部分を覆う第1外部電極9と、第2表電極4の露出部分を覆う第2外部電極10とによって構成されている。
絶縁基板2はセラミックスからなるアルミナ基板であり、この絶縁基板2は後述する大判基板を縦横に格子状に延びる第1分割溝(および分割予想ライン)と第2分割溝に沿って分割して多数個取りされたものである。
第1表電極3と第2表電極4はAg−Pdペーストを絶縁基板2の表面にスクリーン印刷して乾燥・焼成させたものであり、第1表電極3に対して第2表電極4の方がかなり大きめに形成されている。ここで、第1表電極3は絶縁基板2の表面から図示左側の端面に亘って断面L字状に形成されており、絶縁基板2の端面上部には第1表電極3の端部が入り込むテーパ状の面取り部2aが形成されている。これに対し、第2表電極4は絶縁基板2の図示右側の端面にはみ出ておらず、この第2表電極4は絶縁基板2の表面に直線状(平面視I字形)に形成されてコーナー部まで延びている。
抵抗体5は酸化ルテニウム等の抵抗ペーストを絶縁基板2の表面にスクリーン印刷して乾燥・焼成させたものである。この抵抗体5の長手方向の両端部は第1表電極3と第2表電極4に重なっており、図示省略されているが、抵抗体5には抵抗値を調整するためのトリミング溝が形成されている。
保護膜6はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
裏電極7はAg−Pdペーストを絶縁基板2の裏面にスクリーン印刷して乾燥・焼成させたものであり、この裏電極7は絶縁基板2の裏面における長手方向両端部に亘って形成されている。
端面電極8は絶縁基板2の一方の端面にNi−Cr等をスパッタしたものであり、この端面電極8は絶縁基板2の図示左側の端面に形成されて第1表電極3と裏電極7を導通している。
第1および第2外部電極9,10はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたAuメッキ層である。
このように構成されたチップ抵抗器1は、図3に示すように、回路基板20上に半田付けとワイヤボンディングを併用して実装されるようになっている。すなわち、回路基板20には配線パターン21と図示せぬ配線パターンが離反した状態で設けられており、チップ抵抗器1は、一方の配線パターン21上に搭載された状態で、第1表電極3と裏電極7および端面電極8を覆う第1外部電極9が半田22にて固着されると共に、第2表電極4を覆う第2外部電極10がワイヤ23を介して他方の配線パターンに接続されている。このワイヤ23は金やアルミニウム等からなり、超音波溶着を用いて第2外部電極10と配線パターンにそれぞれ固着されている。
次に、上述の如く構成されたチップ抵抗器1の製造方法について、図4〜図7を参照しながら説明する。なお、図4(a)〜(d)は大判基板の平面図、図5(a)〜(d)は図4(a)〜(d)のX1−X1線に沿う断面図、図6(a)〜(d)は短冊状基板とチップ単体の平面図、図7(a)〜(d)は図6(a)〜(d)のX2−X2線に沿う断面図をそれぞれ示している。
まず、図4(a)と図5(a)に示すように、絶縁基板2が多数個取りされる大判基板11を準備する。この大判基板11の表面には断面V字状の第1分割溝12と第2分割溝13が格子状に設けられていると共に、隣接する一対の第1分割溝12を2分する位置に仮想線である分割予想ラインMが設定されており、対をなす第1分割溝12と分割予想ラインMおよび第2分割溝13によって区切られた長方形状のマス目の1つ1つが1個分のチップ形成領域となる。なお、図4では複数個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板11に対して以下に説明する各工程が一括して行われる。
すなわち、大判基板11の表面と裏面にAg−Pdペーストをスクリーン印刷して乾燥・焼成することにより、図4(b)と図5(b)に示すように、大判基板11の表面に第1分割溝12を横切る方向に沿って交互に第1表電極3と第2表電極4を形成すると共に、大判基板11の裏面に第1分割溝12を横切る方向に沿って帯状に延びる裏電極7を形成する(電極形成工程)。
ここで、第1表電極3は第1分割溝12に重なるように形成されているため、第1表電極3は第1分割溝12内に流れ込んでいる。また、第2表電極4は分割予想ラインMに重なるように大判基板11上に均一の厚みで形成されており、第2表電極4の大きさは第1表電極3の約2倍に形成されている。すなわち、図4(b)中の分割予想ラインMを挟んで左右方向に連続する2つのチップ形成領域について見ると、当該領域の中央部に面積の大きな第2表電極4が形成され、この第2表電極4を挟んだ左右両側に面積の小さな第1表電極3が形成されている。
次に、大判基板11の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図4(c)と図5(c)に示すように、対をなす第1表電極3と第2表電極4に接続する複数の抵抗体5を形成する(抵抗体形成工程)。
次に、大判基板11の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体5を覆うアンダーコート層を形成した後、このアンダーコート層の上からトリミング溝(図示省略)を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化することにより、図4(d)と図5(d)に示すように、アンダーコート層とオーバーコート層の2層構造からなる保護膜6を形成する(保護膜形成工程)。
これまでの工程は大判基板11に対する一括処理であるが、次に、大判基板11を第1分割溝12に沿って分割(ブレイク)すると共に、大判基板11を分割予想ラインMに沿ってダイシングブレードで切断することにより、図6(a)と図7(a)に示すように、大判基板11から複数の短冊状基板11Aを得る(1次分割工程)。
この1次分割により第1表電極3が第1分割溝12に沿って2分されるため、第1表電極3は短冊状基板11Aの表面から一方の端面に亘って断面L字状に形成される。一方、第2表電極4は分割予想ラインMに沿ってダイシングすることで2分されるため、第2表電極4は短冊状基板11Aの他方の端面にはみ出していない。なお、図2中に示された絶縁基板2の面取り部2aは、この1次分割によって分断された第1分割溝12の一方の傾斜面である。
次に、短冊状基板11Aの一方の分割面にNi−Cr等をスパッタすることにより、図6(b)と図7(b)に示すように、短冊状基板11Aの一方の端面に端面電極8を形成する(端面電極形成工程)。この端面電極8によって短冊状基板11Aの表裏両面の対応する第1表電極3と裏電極7は導通されるが、第1表電極3が短冊状基板11Aの表面から端面に亘って断面L字状に形成されているため、端面電極8と第1表電極3の接続の信頼性を良好に保つことができる。
しかる後、短冊状基板11Aを第2分割溝13に沿ってブレイク(2次分割)することにより、図6(c)と図7(c)に示すように、短冊状基板11Aからチップ抵抗器1と同等の大きさのチップ単体11Bを多数個取りする(2次分割工程)。
次に、個片化されたチップ単体11Bに対してNi等の電解メッキを施すことにより、第1表電極3と裏電極7および端面電極8の露出部分を覆う下地メッキ層と、第2表電極4の露出部分を覆う下地メッキ層とをそれぞれ形成した後、これら下地メッキ層を覆うようにAuやSn、Cu等の電解メッキを施して外部接続層を形成することにより、図6(d)と図7(d)に示すように、メッキ層と外部接続層からなる2層構造の第1外部電極9および第2外部電極10が構成され、図1に示すようなチップ抵抗器1が完成する。
以上説明したように、第1実施形態例に係るチップ抵抗器1では、半田付け用電極である第1表電極3が絶縁基板2の表面から端面に亘って断面L字状に形成され、ワイヤボンディング用電極である第2表電極4は絶縁基板2の端面にはみ出しておらず、この第2表電極4は絶縁基板2の表面に直線状に形成されてコーナー部まで延びているため、第1表電極3と端面電極8との接続性を確保しつつ、完成したチップ部品を回路基板に実装する際に第2表電極4との短絡を防止することができる。
また、第1実施形態例に係るチップ抵抗器1の製造方法では、大判基板11の表面に所定間隔を存して平行に延びる複数の第1分割溝12を形成すると共に、隣り合う第1分割溝12を2分する位置に仮想線としての分割予想ラインMを設定しておき、この大判基板11の表面に、第1分割溝12に重なる第1表電極3と分割予想ラインMに重なる第2表電極4とを第1分割溝12と直交する方向に沿って交互に形成した後、大判基板11を第1分割溝12に沿ってブレイクすると共に分割予想ラインMに沿ってダイシングして短冊状基板11Aを得るようにしたので、第1分割溝12に沿ってブレイクされた第1表電極3は短冊状基板11Aの表面から一方の端面に亘って断面L字状に形成されるが、分割予想ラインMに沿ってダイシングにより切断された第2表電極4は短冊状基板11Aの他方の端面にはみ出してこない。したがって、その後の工程で短冊状基板11Aの一方の端面に端面電極8を形成することにより、第1表電極3と端面電極8の接続の信頼性を良好なものにしつつ、完成したチップ部品を回路基板に実装する際に第2表電極4との短絡を防止することができ、ボンディングする場合などに有利な面積の大きな第2表電極4を形成することができる。
図8は本発明の第2実施形態例に係るチップ抵抗器30の断面図であり、図1,2に対応する部分には同一符号を付してある。
図8に示すチップ抵抗器30が第1実施形態例に係るチップ抵抗器1と相違する点は、絶縁基板2の裏面から図示右側の端面にかけてテーパ状の面取り部2bが形成されていることにあり、それ以外の構成は基本的に同じである。この面取り部2bは絶縁基板2の表面から図示左側の端面にかけて形成された面取り部2aと同形状であり、裏電極7のエッジ部は面取り部2bから離間した位置に設定されている。
次に、第2実施形態例に係るチップ抵抗器30の製造方法について、図9〜図14を参照しながら説明する。なお、図9(a)〜(d)は大判基板の平面図、図10(a)〜(d)は図9(a)〜(d)のX1−X1線に沿う断面図、図11(a)〜(c)はダブル短冊状基板と短冊状基板の平面図、図12(a)〜(c)は図11(a)〜(c)のX2−X2線に沿う断面図、図13(a),(b)はチップ単体の平面図、図14(a),(b)は図13(a),(b)のX3−X3線に沿う断面図をそれぞれ示している。
まず、図9(a)と図10(a)に示すように、絶縁基板2が多数個取りされる大判基板40を準備する。この大判基板40の表面には断面V字状の第1表分割溝41と第2分割溝42が格子状に設けられており、大判基板40の裏面には隣接する一対の第1表分割溝41を2分する位置に断面V字状の第1裏分割溝43が設けられている。すなわち、この大判基板40が第1実施形態例で用いた大判基板11(図4参照)と相違する点は、第1実施形態例の大判基板11では隣接する一対の第1表分割溝41を2分する位置に分割予想ラインMが設定されているが、第2実施形態例の大判基板40では分割予想ラインMと対応する裏面側に第1裏分割溝43が設けられていることにある。
そして、このような構成の大判基板40の表面と裏面にAg−Pdペーストをスクリーン印刷して乾燥・焼成することにより、図9(b)と図10(b)に示すように、大判基板40の表面に第1表分割溝41を横切る方向に沿って交互に第1表電極3と第2表電極4を形成すると共に、大判基板40の裏面における第1裏分割溝43で挟まれた領域に裏電極7を形成する(電極形成工程)。
ここで、第1表電極3は第1表分割溝41に重なるように形成されているため、第1表電極3は第1表分割溝41内に流れ込んでいるが、第2表電極4は大判基板40のフラットな表面に均一の厚みで形成されている。また、裏電極7は第1裏分割溝43から若干離れた位置に形成されており、裏電極7は大判基板40のフラットな裏面に均一の厚みで形成されている。
次に、大判基板40の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図9(c)と図10(c)に示すように、対をなす第1表電極3と第2表電極4に接続する複数の抵抗体5を形成する(抵抗体形成工程)。
次に、大判基板40の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体5を覆うアンダーコート層を形成した後、このアンダーコート層の上からトリミング溝(図示省略)を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化することにより、図9(d)と図10(d)に示すように、アンダーコート層とオーバーコート層の2層構造からなる保護膜6を形成する(保護膜形成工程)。
これまでの工程は大判基板40に対する一括処理であるが、次に、大判基板40を第1表分割溝41に沿って1次分割することにより、図11(a)と図12(a)に示すように、大判基板40から複数のダブル短冊状基板40Aを得る(1次分割工程)。その際、第1表電極3を縦断して延びる第1表分割溝41だけが1次分割され、第2表電極4の裏面側に位置する第1裏分割溝43は1次分割されないため、ダブル短冊状基板40Aにはブレイクされずに残った第2表電極4を介して2つの短冊状部分が繋がった状態となる。そして、この1次分割によって第1表電極3が第1表分割溝41に沿って2分されるため、第1表電極3はダブル短冊状基板40Aの表面から端面に亘って断面L字状に形成される。
次に、ダブル短冊状基板40Aの相対向する両分割面にNi−Cr等をスパッタすることにより、図11(b)と図12(b)に示すように、ダブル短冊状基板40Aの左右両端面に端面電極8を形成し、これら端面電極8によってダブル短冊状基板40Aの表裏両面の対応する第1表電極3と裏電極7を導通する(端面電極形成工程)。その際、第1表電極3がダブル短冊状基板40Aの表面から端面に亘って断面L字状に形成されているため、端面電極8と第1表電極3の接続の信頼性を良好に保つことができる。なお、かかる端面電極形成工程では、上下方向に積み重ねた複数のダブル短冊状基板40Aに対して端面電極8をスパッタで形成するようになっており、その際にダブル短冊状基板40Aでは左右の対称性が維持されているため、各ダブル短冊状基板40Aを傾くことなく水平姿勢に整列させることができ、ダブル短冊状基板40Aの分割面に端面電極8をスパッタで一括して形成することができる。
しかる後、ダブル短冊状基板40Aを第1裏分割溝43に沿って2分割することにより、図11(c)と図12(c)に示すように、1つのダブル短冊状基板40Aから2つの短冊状基板40Bを得る(2次分割工程)。この2次分割によって第2表電極4が2分されるが、第2表電極4はダブル短冊状基板40Aのフラットな表面に形成されたものであるため、第2表電極4は短冊状基板40Bのブレイク面にはみ出ることはない。すなわち、短冊状基板40Bは一方の端面に端面電極形成工程で形成された端面電極8を有しているが、2次分割工程でブレイクされた短冊状基板40Bの他方の端面に端面電極は形成されておらず、当該端面(2次分割の分割面)と第2表電極4との間には所定間隔が確保されている。なお、図8中に示された絶縁基板2の面取り部2bは、この2次分割によって分断された第1裏分割溝43の一方の傾斜面である。
次に、短冊状基板40Bを第2分割溝42に沿って3次分割することにより、図13(a)と図14(a)に示すように、短冊状基板40Bからチップ抵抗器30と同等の大きさのチップ単体40Cを多数個取りする(3次分割工程)。
次に、個片化されたチップ単体40Cに対してNi等の電解メッキを施すことにより、第1表電極3と裏電極7および端面電極8の露出部分を覆う下地メッキ層と、第2表電極4の露出部分を覆う下地メッキ層とをそれぞれ形成した後、これら下地メッキ層を覆うようにAuやSn、Cu等の電解メッキを施して外部接続層を形成することにより、図13(b)と図14(b)に示すように、メッキ層と外部接続層からなる2層構造の第1外部電極9および第2外部電極10を形成する(外部電極形成工程)ことにより、図8に示すようなチップ抵抗器30が完成する。
以上説明したように、第2実施形態例に係るチップ抵抗器30の製造方法では、大判基板40の表裏両面に平行に延びる第1表分割溝41と第1裏分割溝43とを交互の位置関係で形成しておき、この大判基板40の表面に、第1表分割溝41と重なる第1表電極3と第1裏分割溝43を投影した仮想線に重なる第2表電極4とを形成した後、大判基板40を第1表分割溝41に沿って1次分割してダブル短冊状基板40Aを得ると、ダブル短冊状基板40Aの第1表分割溝41に沿う両ブレイク面に第1表電極3の端部がはみ出すため、その後の工程でダブル短冊状基板40Aの両ブレイク面に端面電極8を形成すると、第1表電極3と端面電極8の接続の信頼性が良好に確保される。しかる後、ダブル短冊状基板40Aを第1裏分割溝43に沿って2分割して短冊状基板40Bを得ると、短冊状基板40Bの第1裏分割溝43に沿うブレイク面には第2表電極4がはみ出ていないため、完成したチップ部品を回路基板に実装する際に第2表電極4との短絡を防止することができる。したがって、第1表電極3と端面電極8の接続の信頼性を良好なものにしつつ、完成したチップ部品を回路基板に実装する際に第2表電極4との短絡を防止することができ、ボンディングする場合などに有利な面積の大きな第2表電極4を形成することができる。
1,30 チップ抵抗器
2 絶縁基板
2a,2b 面取り部
3 第1表電極
4 第2表電極
5 抵抗体
6 保護膜
7 裏電極
8 端面電極
9 第1外部電極
10 第2外部電極
11 大判基板
11A 短冊状基板
11B チップ単体
12 第1分割溝
13 第2分割溝
20 回路基板
21 配線パターン
22 半田
23 ワイヤ
41 第1表分割溝
42 第2分割溝
43 第1裏分割溝
40 大判基板
40A ダブル短冊状基板
40B 短冊状基板
40C チップ単体
M 分割予想ライン

Claims (3)

  1. 直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された第1表電極および第2表電極と、これら第1および第2表電極を橋絡するように形成された抵抗体と、この抵抗体を覆う保護膜と、前記絶縁基板の裏面に形成された裏電極と、この裏電極と前記第1表電極を導通する端面電極とを備え、前記第2表電極がワイヤボンディング用電極となっているチップ抵抗器において、
    前記第1表電極は前記絶縁基板の表面から端面に亘って断面L字状に形成され、前記第2表電極は前記絶縁基板の表面に直線状に形成されてコーナー部まで延びていることを特徴とするチップ抵抗器。
  2. 表面に所定間隔を存して平行に延びる多数の分割溝が形成された大判基板を準備する工程と、
    前記大判基板の表面に前記分割溝に重なるように第1表電極を形成する工程と、
    前記大判基板の表面に、隣接する一対の前記分割溝間に設定された分割予想ラインに重なるように第2表電極を形成する工程と、
    前記第1表電極と前記第2表電極間に跨る抵抗体を形成する工程と、
    前記大判基板の裏面に裏電極を形成する工程と、
    前記大判基板を前記分割溝に沿って分割して前記第1表電極を2分する工程と、
    前記大判基板を前記分割予想ラインに沿ってダイシングブレードで切断して前記第2表電極を2分する工程と、
    前記分割溝に沿って分割して得られる短冊状基板の一方の端面に前記第1表電極と前記裏電極を導通する端面電極を形成する工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
  3. 表裏両面に平行に延びる表分割溝と裏分割溝が交互に形成された大判基板を準備する工程と、
    前記大判基板の表面に、前記表分割溝に重なる第1表電極と、前記裏分割溝を投影した仮想線に重なる第2表電極を形成する工程と、
    前記第1表電極と前記第2表電極間に跨る抵抗体を形成する工程と、
    前記大判基板の裏面における前記裏分割溝で挟まれた領域に裏電極を形成する工程と、
    前記大判基板を前記表分割溝に沿って分割することにより、前記裏分割溝を介して2つの短冊状部分が繋がったダブル短冊状基板を得る工程と、
    前記ダブル短冊状基板の両端面に前記第1表電極と前記裏電極を導通する端面電極を形成する工程と、
    前記ダブル短冊状基板を前記裏分割溝に沿って分割して短冊状基板を得る工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
JP2016118059A 2016-06-14 2016-06-14 チップ抵抗器およびその製造方法 Pending JP2017224677A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016118059A JP2017224677A (ja) 2016-06-14 2016-06-14 チップ抵抗器およびその製造方法
DE102017112650.3A DE102017112650A1 (de) 2016-06-14 2017-06-08 Chip-Widerstand und Verfahren zur Herstellung desselben
CN201710442192.5A CN107507684B (zh) 2016-06-14 2017-06-13 贴片电阻器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016118059A JP2017224677A (ja) 2016-06-14 2016-06-14 チップ抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017224677A true JP2017224677A (ja) 2017-12-21

Family

ID=60420231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016118059A Pending JP2017224677A (ja) 2016-06-14 2016-06-14 チップ抵抗器およびその製造方法

Country Status (3)

Country Link
JP (1) JP2017224677A (ja)
CN (1) CN107507684B (ja)
DE (1) DE102017112650A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095535A1 (ja) * 2019-11-12 2021-05-20 ローム株式会社 チップ抵抗器
CN110867636B (zh) * 2019-11-25 2021-03-19 苏州市新诚氏通讯电子股份有限公司 一种氮化铝微型负载片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3363295B2 (ja) 1995-12-07 2003-01-08 コーア株式会社 チップ電子部品
JP2001167914A (ja) * 1999-12-08 2001-06-22 Rohm Co Ltd 絶縁基板の分割溝形状
CN2569298Y (zh) * 2002-09-11 2003-08-27 上海维安热电材料股份有限公司 一种表面贴装用高分子热敏电阻器
JP2005317927A (ja) * 2004-03-31 2005-11-10 Mitsubishi Materials Corp チップ抵抗器
JP2006339589A (ja) * 2005-06-06 2006-12-14 Koa Corp チップ抵抗器およびその製造方法

Also Published As

Publication number Publication date
DE102017112650A1 (de) 2017-12-14
CN107507684A (zh) 2017-12-22
CN107507684B (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
JP3846312B2 (ja) 多連チップ抵抗器の製造方法
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP2006339589A (ja) チップ抵抗器およびその製造方法
US10096409B2 (en) Chip resistor and method for manufacturing same
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
US10276285B2 (en) Chip resistor
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
WO2016121203A1 (ja) チップ抵抗器
JP2017059597A (ja) チップ抵抗器
JP6506639B2 (ja) チップ抵抗器の製造方法
US10410771B2 (en) Chip resistor and method for producing chip resistor
JP4067923B2 (ja) チップ抵抗器の製造方法
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6688035B2 (ja) チップ抵抗器
JP2005268302A (ja) チップ抵抗器およびその製造方法
JP6506636B2 (ja) チップ抵抗器の製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP2005078874A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法
JP2017220589A (ja) チップ抵抗器の製造方法
US20220399140A1 (en) Chip component
JP2017220596A (ja) チップ抵抗器
JP2022109674A (ja) チップ抵抗器およびその製造方法
JP2017050455A (ja) チップ抵抗器およびチップ抵抗器の製造方法