JP6506639B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP6506639B2
JP6506639B2 JP2015133014A JP2015133014A JP6506639B2 JP 6506639 B2 JP6506639 B2 JP 6506639B2 JP 2015133014 A JP2015133014 A JP 2015133014A JP 2015133014 A JP2015133014 A JP 2015133014A JP 6506639 B2 JP6506639 B2 JP 6506639B2
Authority
JP
Japan
Prior art keywords
substrate
fixing base
resistor
side fixing
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015133014A
Other languages
English (en)
Other versions
JP2017017198A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015133014A priority Critical patent/JP6506639B2/ja
Publication of JP2017017198A publication Critical patent/JP2017017198A/ja
Application granted granted Critical
Publication of JP6506639B2 publication Critical patent/JP6506639B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、大判基板に複数組の電極や抵抗体を形成した後、その大判基板をダイシングにより切断して個片化するようにしたチップ抵抗器の製造方法に関するものである。
チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護層等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極や抵抗体や保護層等を一括して形成した後、この大判基板を格子状に分割して個々のチップ部品を得るようにしている。かかる分割方法としては、大判基板に予め断面V字状の分割溝を格子状に設けておき、これら分割溝に沿って大判基板をブレイクするという方法が広く知られているが、近年のチップ抵抗器の小型化に伴って、分割溝を設ける代わりにダイシングによって大判基板を切断することが行われている。
かかるダイシングによる分割方法では、大判基板上に設定される分割予想ラインを跨ぐように電極を形成した後、その電極を分割予想ラインに沿ってダイシングで切断するようになっているため、電極の切断面にバリが発生してしまうという不具合がある。
特許文献1に開示された従来技術では、このような不具合を解消するために、大判基板の表面に電極と抵抗体を形成した後、大判基板の表面側と裏面側に第1および第2固定テープを貼り付け、しかる後、電極を覆う表面側の第1固定テープから裏面側の第2固定テープまで達するスリット溝を形成することにより、大判基板と第1固定テープとの間に挟まれた状態となっている電極にバリが発生しないようにしている。この場合、ダイシングを行う第1固定テープからは大判基板の表面に形成された電極や抵抗体の位置がわからないため、大判基板の周辺部のダミー領域に抵抗体と同時に複数の認識マークを形成しておき、これら認識マークの内側領域に第1固定テープを貼り付けた後、第1固定テープの外側に露出する認識マークを基準位置としてダイシングを行うことにより、規定の位置にスリット溝を形成できるように配慮されている。
特開2007−173282号公報
しかし、特許文献1に開示された従来技術では、大判基板の表面側に第1固定テープを貼り付ける際に、大判基板のダミー領域内で第1固定テープの周縁部が認識マークと重ならないようにする必要があるため、第1固定テープを貼り付けるときの位置ずれを考慮してダミー領域を広めに設定しなければならず、その分、大判基板に占めるダミー領域(製品とならずに破棄される部分)の割合が増えてしまうという問題があった。また、認識マークは製品となるチップ形成領域からできるだけ離れた位置に形成する必要があるが、認識マークがチップ形成領域から遠くなるほど印刷用マスクの伸び等に起因する誤差を生じやすくなるため、規定の位置にスリット溝を形成することが難しくなるという問題もあった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、電極がダイシングされることで発生するバリを抑えつつ、大判基板の正確な位置をダイシングすることができるチップ抵抗器の製造方法を提供することにある。
上記の目的を達成するために、本発明によるチップ抵抗器の製造方法は、大判基板の表面における複数のチップ形成領域にそれぞれ電極および抵抗体を形成する工程と、前記大判基板の前記チップ形成領域を包囲するダミー領域に前記電極および前記抵抗体と同時に認識マークを形成する工程と、前記大判基板の表裏両面側を表側固定基材と裏側固定基材にそれぞれ接着する工程と、前記表側固定基材からダイシングして前記認識マークを認識できる深さのスリットを形成する工程と、前記表側固定基材からダイシングすることにより前記大判基板を貫通して前記裏側固定基材まで達する一次分割溝と二次分割溝を形成する工程とを含み、前記一次分割溝と二次分割溝は前記スリット内の前記認識マークを基準としてダイシングされるようにした。
このように大判基板の表面におけるダミー領域に電極および抵抗体と同時に認識マークを形成すると共に、これら認識マークや電極および抵抗体を覆うように大判基板の表面側を表側固定基材に接着し、かつ大判基板の裏面側を裏側固定基材に接着した状態で、表側固定基材からダイシングして認識マークを認識できる深さのスリットを形成した後、このスリット内の認識マークを基準としてダイシングすることにより、電極を切断する方向に延びる一次分割溝とそれに直交する方向に延びる二次分割溝を形成すれば、同時に形成された認識マークを確認することで電極や抵抗体の位置が明確になるため、大判基板の規定位置に正確に一次分割溝と二次分割溝を形成することができる。ここで、表側固定基材は電極と抵抗体だけでなく認識マークを含めた大判基板の表面全体を覆うように接着すれば良いため、ダミー領域を格別に広く設定する必要はなくなり、また、ダミー領域内におけるチップ形成領域に近い位置に認識マークを形成可能となるため、印刷用マスクの伸び等に起因する誤差の影響を低減することができる。
上記の製造方法において、認識マークは、電極の配列方向に沿ってダミー領域に形成された第1認識マークと、抵抗体の配列方向に沿ってダミー領域に形成された第2認識マークとを有し、第1認識マークを基準に一次分割方向のダイシングが行われると共に、第2認識マークを基準に二次分割方向のダイシングが行われるようにすると、第1認識マークや第2認識マークを露出させるスリットの形成位置が多少ばらついたとしても、一次分割方向と二次分割方向のダイシングを規定の位置で確実に行うことができて好ましい。
また、上記の製造方法において、大判基板の表裏両面側が溶剤によって洗浄可能な接着剤を用いて表側固定基材と裏側固定基材にそれぞれ固定されていると、ダイシングによって一次分割溝と二次分割溝を形成して大判基板を多数のチップ部品に個片化した後、これらチップ部品から表側固定基材と裏側固定基材を容易に分離することができて好ましい。
本発明のチップ抵抗器の製造方法によれば、電極がダイシングされることで発生するバリを抑えつつ、大判基板の正確な位置をダイシングすることができる。
本発明の実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示す平面図と断面図である。 該チップ抵抗器の製造工程を示す平面図と断面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示す断面図である。
発明の実施の形態について図面を参照して説明する。図1に示すように、本発明の実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2の一部分と抵抗体3の全面を被覆する絶縁性の保護層4と、絶縁基板1の長手方向両端部に設けられた一対の端面電極5と、これら端面電極5の表面に被着された一対の外部電極6とによって主に構成されている。
絶縁基板1はアルミナを主成分とするセラミックス基板であり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割予想ラインと2次分割予想ラインに沿ってダイシングにより切断して多数個取りされたものである。
一対の表電極2はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっており、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護層4はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
一対の端面電極5は樹脂からなるAgペーストをディップして加熱硬化させたものであり、これら端面電極5は絶縁基板1の端面から裏面および保護層4の上面まで回り込んで形成されている。
一対の外部電極6はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたSnメッキ層である。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図2〜図11を参照しながら説明する。
まず、図2に示すように、絶縁基板1が多数個取りされる大判基板10Aを準備する。この大判基板10Aに1次分割溝や2次分割溝は形成されておらず、図中の二点鎖線で示す1次分割予想ラインL1と2次分割予想ラインL2は大判基板10Aに対して設定された仮想線であって、これら分割予想ラインL1,L2によって区画されるマス目の1つ1つが1個分のチップ形成領域S1となる。なお、大判基板10Aの周辺部(ハッチングを施した部分)は各チップ形成領域S1を包囲するダミー領域S2であり、このダミー領域S2は製品とならずに破棄される部分である。
次に、大判基板10Aの表面にAgペーストをスクリーン印刷して乾燥・焼成させることにより、図3に示すように、隣接する2次分割予想ラインL2で挟まれた領域内に、1次分割予想ラインL1を跨ぐように矩形状の表電極2を複数形成する。このとき、1次分割予想ラインL1の延長線上に位置するダミー領域S2に、同じAgペーストを用いて表電極2と同一形状の第1認識マーク21を同時に複数形成する。ここで、表電極2が1次分割予想ラインL1とずれたとしても、表電極2の中心が実際にダイシングによる1次分割予想ラインL1とすることにより、一対の電極の大きさを均等にすることができる。
次に、大判基板10Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図4に示すように、それぞれのチップ形成領域S1内で対をなす表電極2に跨る抵抗体3を複数形成する。このとき、2次分割予想ラインL2の延長線上に位置するダミー領域S2に、同じ抵抗体ペーストを用いて抵抗体3と同一形状の第2認識マーク31を同時に複数形成する。このとき、抵抗体3が2次分割予想ラインL2とずれたとしても、抵抗体間の中心が実際にダイシングによる2次分割予想ラインL2とすることにより、チップ抵抗器の中央部に対して抵抗体が偏った位置にならないようにすることができる。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆うアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図5に示すように、左右方向に隣接する1次分割予想ラインL1で挟まれた領域内に、抵抗体3の全面を覆うように帯状の保護層4を形成する。
次に、図6に示すように、大判基板10Aの表面全体と裏面全体にそれぞれ接着剤11,12を塗布し、一方の接着剤11を介して表側固定基材13を大判基板10Aの表面側に貼り付けると共に、他方の接着剤12を介して裏側固定基材14を大判基板10Aの裏面側に貼り付けた後、これら接着剤11,12を熱硬化させる。接着剤11,12としては特定の溶剤によって洗浄可能なものが好ましく、本実施形態例の場合はアルコール系溶剤で溶けるシェラック樹脂が用いられている。また、表側固定基材13と裏側固定基材14としてはガラス等の硬質材料が好ましく、本実施形態例の場合は大判基板10Aの材料と同じセラミックス基板が用いられている。
次に、表側固定基材13から大判基板10Aのダミー領域S2に向けてダイシングブレードで溝を形成することにより、図7に示すように、各第1認識マーク21に達する2本の第1スリット15と、各第2認識マーク31に達する2本の第2スリット16とをそれぞれ形成する。これら第1スリット15の溝幅は第1認識マーク21の幅寸法(1次分割予想ラインL1に沿う方向の長さ)に比べて十分に狭いため、第1認識マーク21に対する第1スリット15の形成位置が多少ばらついたとしても、第1スリット15の内底部に第1認識マーク21を確実に露出させることができる。同様に、第2スリット16の溝幅は第2認識マーク31の長さ寸法(2次分割予想ラインL2に沿う方向の長さ)に比べて十分に狭いため、第2認識マーク31に対する第2スリット16の形成位置が多少ばらついたとしても、第2スリット16の内底部に第2認識マーク31を確実に露出させることができる。
しかる後、第1認識マーク21を基準として表側固定基材13から大判基板10Aの1次分割予想ラインL1に沿った方向にダイシングブレードで切断することにより、図8に示すように、各表電極2を2つに切断して裏側固定基材14に達する多数本の一次分割溝17を形成する。また、これに前後して、第2認識マーク31を基準として表側固定基材13から大判基板10Aの2次分割予想ラインL2に沿った方向にダイシングブレードで切断することにより、各抵抗体3を挟んだ位置で裏側固定基材14に達する多数本の二次分割溝18を形成する。なお、これら1次分割予想ラインL1と2次分割予想ラインL2は大判基板10Aに対して設定された仮想線であり、前述したように大判基板10Aに各分割予想ラインL1,L2が形成されているわけではない。
ここで、一次分割溝17は第1スリット15を通して直接的に視認される第1認識マーク21の位置を基準にダイシングされるため、一次分割溝17を1次分割予想ラインL1上に正確に位置合わせすることができる。同様に、二次分割溝18は第2スリット16を通して直接的に視認される第2認識マーク31の位置を基準にダイシングされるため、二次分割溝18を2次分割予想ラインL2上に正確に位置合わせすることができる。
このようにダイシングによって大判基板10Aを各チップ形成領域S1の大きさに個片化した後、アルコール系溶剤で接着剤(シェラック樹脂)11,12を洗浄して表側固定基材13と裏側固定基材14を大判基板10Aから剥離することにより、図9に示すように、大判基板10Aからチップ抵抗器と同等の大きさの多数のチップ単体10Bを得る。
次に、チップ単体10Bの端面に樹脂からなるAgペーストをディップ塗布して加熱硬化させることにより、図10に示すように、チップ単体10Bの両端面から裏面の途中位置と保護層4の上面まで回り込む端面電極5を形成する。しかる後、個々のチップ単体10Bに対してNi,Sn等の電解メッキを施すことにより、図11に示すように、端面電極5を被覆する外部電極6を形成してチップ抵抗器が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10Aの表面におけるダミー領域S2に、チップ形成領域S1内の表電極2や抵抗体3と同時に第1および第2第1認識マーク21,31を形成した後、これら認識マーク21,31や表電極2および抵抗体3を覆うように大判基板10Aの表面全体を表側固定基材13に接着すると共に、大判基板10Aの裏面全体を裏側固定基材14に接着し、この状態で表側固定基材13から大判基板10Aのダミー領域S2に向けてダイシングして各認識マーク21,31を直接確認できる深さのスリット15,16を形成した後に、これら認識マーク21,31を基準として一次分割溝17と二次分割溝18をダイシングにより形成するようにしたので、第1および第2第1認識マーク21,31を直接確認することで表電極2や抵抗体3の位置が明確となり、大判基板10Aの規定位置に一次分割溝17と二次分割溝18を正確に形成することができる。そして、ダイシングにより一次分割溝17を形成して表電極2を2つに切断する際に、表電極2は大判基板10Aと表側固定基材13との間に挟まれた状態となっているため、表電極2にバリが発生したり、表電極2が剥がれたりすることを防止できる。
ここで、表側固定基材13は認識マーク21,31を含めて表電極2や抵抗体3が形成された大判基板10Aの表面全体を覆うように接着すれば良いため、表側固定基材13の位置ずれを考慮して大判基板10Aのダミー領域S2を格別に広く設定する必要はなく、大判基板10Aに占めるダミー領域S2の割合を少なくすることができる。また、認識マーク21,31に対する表側固定基材13の位置ずれを考慮する必要がないため、ダミー領域S2内におけるチップ形成領域S1に近い位置に認識マーク21,31を形成可能となり、印刷用マスクの伸び等に起因する誤差の影響を低減することができる。
1 絶縁基板
2 表電極
3 抵抗体
4 保護層
5 端面電極
6 外部電極
10A 大判基板
10B チップ単体
11,12 接着剤
13 表側固定基材
14 裏側固定基材
15 第1スリット
16 第2スリット
17 一次分割溝
18 二次分割溝
21 第1認識マーク
31 第2認識マーク
L1 1次分割予想ライン
L2 2次分割予想ライン
S1 チップ形成領域
S2 ダミー領域

Claims (3)

  1. 大判基板の表面における複数のチップ形成領域にそれぞれ電極および抵抗体を形成する工程と、前記大判基板の前記チップ形成領域を包囲するダミー領域に前記電極および前記抵抗体と同時に認識マークを形成する工程と、前記大判基板の表裏両面側を表側固定基材と裏側固定基材にそれぞれ接着する工程と、前記表側固定基材からダイシングして前記認識マークを認識できる深さのスリットを形成する工程と、前記表側固定基材からダイシングすることにより前記大判基板を貫通して前記裏側固定基材まで達する一次分割溝と二次分割溝を形成する工程とを含み、前記一次分割溝と二次分割溝は前記スリット内に露出する前記認識マークを基準としてダイシングされることを特徴とするチップ抵抗器の製造方法。
  2. 請求項1の記載において、前記認識マークは、前記電極の配列方向に沿って前記ダミー領域に形成された第1認識マークと、前記抵抗体の配列方向に沿って前記ダミー領域に形成された第2認識マークとを有し、前記第1認識マークを基準に一次分割方向のダイシングが行われると共に、前記第2認識マークを基準に二次分割方向のダイシングが行われることを特徴とするチップ抵抗器の製造方法。
  3. 請求項1または2の記載において、前記大判基板の表裏両面側が溶剤によって洗浄可能な接着剤を用いて前記表側固定基材と前記裏側固定基材にそれぞれ固定されていることを特徴とするチップ抵抗器の製造方法。
JP2015133014A 2015-07-01 2015-07-01 チップ抵抗器の製造方法 Active JP6506639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015133014A JP6506639B2 (ja) 2015-07-01 2015-07-01 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015133014A JP6506639B2 (ja) 2015-07-01 2015-07-01 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2017017198A JP2017017198A (ja) 2017-01-19
JP6506639B2 true JP6506639B2 (ja) 2019-04-24

Family

ID=57831083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015133014A Active JP6506639B2 (ja) 2015-07-01 2015-07-01 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP6506639B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110853852B (zh) * 2019-11-21 2021-06-22 东台市高科技术创业园有限公司 一种精密仪器用贴片电阻器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255706A (ja) * 1996-03-25 1996-10-01 Rohm Co Ltd 基板への厚膜印刷方法
JP3593887B2 (ja) * 1998-06-17 2004-11-24 株式会社村田製作所 セラミック電子部品の製造方法及び製造装置
JP2001217139A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 積層型電子部品の製法
JP4067923B2 (ja) * 2002-09-20 2008-03-26 コーア株式会社 チップ抵抗器の製造方法
WO2006030705A1 (ja) * 2004-09-15 2006-03-23 Matsushita Electric Industrial Co., Ltd. チップ形電子部品
JP2007173282A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP5543146B2 (ja) * 2009-07-27 2014-07-09 ローム株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2017017198A (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6476417B2 (ja) 抵抗器の製造方法
JP6421083B2 (ja) 半導体装置の製造方法
JP5225598B2 (ja) 電子部品およびその製造法
JP6506639B2 (ja) チップ抵抗器の製造方法
JP2013008918A (ja) サーミスタ素子およびその製造方法、温度センサ装置
US10096409B2 (en) Chip resistor and method for manufacturing same
JP6506636B2 (ja) チップ抵抗器の製造方法
WO2014171087A1 (ja) 抵抗器とその製造方法
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4277633B2 (ja) チップ抵抗器の製造方法
JP6170726B2 (ja) チップ抵抗器の製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP2005268302A (ja) チップ抵抗器およびその製造方法
JP6577315B2 (ja) チップ抵抗器の製造方法
WO2017065008A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4067923B2 (ja) チップ抵抗器の製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP6926518B2 (ja) 電子部品の製造方法
JP2017135156A (ja) チップ部品の製造方法
JP7113202B2 (ja) チップ抵抗器およびその製造方法
JP2005268300A (ja) チップ抵抗器およびその製造方法
JP2022059967A (ja) チップ部品の製造方法およびチップ抵抗器
JP6688035B2 (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190329

R150 Certificate of patent or registration of utility model

Ref document number: 6506639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250