JP2017135156A - チップ部品の製造方法 - Google Patents

チップ部品の製造方法 Download PDF

Info

Publication number
JP2017135156A
JP2017135156A JP2016011631A JP2016011631A JP2017135156A JP 2017135156 A JP2017135156 A JP 2017135156A JP 2016011631 A JP2016011631 A JP 2016011631A JP 2016011631 A JP2016011631 A JP 2016011631A JP 2017135156 A JP2017135156 A JP 2017135156A
Authority
JP
Japan
Prior art keywords
dicing
electrode
substrate
dicing blade
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016011631A
Other languages
English (en)
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016011631A priority Critical patent/JP2017135156A/ja
Publication of JP2017135156A publication Critical patent/JP2017135156A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】電極がダイシングされることで発生するバリを抑えつつ、大判基板の正確な位置をダイシングすることができるチップ部品の製造方法を提供する。【解決手段】大判基板10の上面に厚膜形成された上面電極2を個々のチップ部品に対応して切断する際に、まず、第1ダイシング工程として、高速回転するダイシングブレード12で上面電極2を斜めになぞるようにハーフカットして断面V字状の予備溝13を形成した後、第2ダイシング工程として、予備溝13と同じ位置で再びダイシングブレード12を直線的に走らせて上面電極2を大判基板10と一緒に切断するようにした。【選択図】図3

Description

本発明は、大判基板に複数組の電極や抵抗体等を形成した後、その大判基板をダイシングにより切断して個片化するようにしたチップ部品の製造方法に関するものである。
チップ部品の一例であるチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の上面に所定間隔を存して対向配置された一対の上面電極と、絶縁基板の下面に所定間隔を存して対向配置された一対の下面電極と、上面電極と下面電極を橋絡する端面電極と、対をなす上面電極どうしを橋絡する抵抗体と、抵抗体を覆う保護層等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極や抵抗体や保護層等を一括して厚膜形成した後、この大判基板を格子状に分割して個々のチップ部品を得るようにしている。かかる分割方法としては、大判基板に予め断面V字状の分割溝を格子状に設けておき、これら分割溝に沿って大判基板をブレイクするという方法が広く知られているが、近年のチップ抵抗器の小型化に伴って、分割溝を設ける代わりにダイシングによって大判基板を切断することが行われている。
かかるダイシングによる分割方法では、分割後の断面に形成される端面電極に確実に接続させるために、大判基板上に設定される分割予想ラインを跨ぐように電極を厚膜形成した後、高速回転するダイシングブレードを分割予想ラインに沿って走らすことにより、大判基板を電極と一緒に分割予想ラインに沿って切断するようにしている。そのため、高速回転するダイシングブレードがAg等の軟質材料からなる電極を巻き上げてしまい、電極の切断面にバリが発生してしまうという不具合がある。
特許文献1に開示された従来技術では、このような不具合を解消するために、電極や抵抗体等が形成された大判基板の機能面に固定テープを貼り付けた後、大判基板の裏面側からダイシングして固定テープまで達するスリット溝を形成することにより、大判基板と固定テープとの間に挟まれた状態となっている電極にバリが発生しないようにしている。
特開2007−173281号公報
しかし、固定テープが貼り付けられる大判基板の機能面はフラットな貼着面となっているわけではなく、ダイシングされる電極とそれに接続される抵抗体との重なり部分に凹凸(段差)が存在するため、固定テープを電極に貼り付けるときに凹凸部分に気泡が入ってしまうことがある。その場合、気泡の発生位置おいて固定テープが電極に接触しなくなるため、気泡の発生した部分では電極のバリを抑えることができなくなる。なお、柔軟性に富んだ固定テープを使用すれば、気泡が入らないように固定テープを電極に貼り付けることは可能になるが、そのような固定テープでは電極の跳ね上がりを抑制する効果が著しく低下してしまうため、この場合も電極のバリを抑えることが困難となる。
また、特許文献1に開示された従来技術においては、ダイシングを行う大判基板の裏面側からは電極の位置を直接見ることができないため、大判基板の周辺部のダミー領域に予め複数の貫通穴を設けておき、これら貫通穴を基準としてスクリーン印刷により電極を形成すると共に、その貫通穴を基準位置としてダイシングを行うことにより、規定の位置にスリット溝を形成できるように配慮されている。しかし、貫通穴を基準として電極をスクリーン印刷する際に、貫通穴に対してスクリーンマスクを正確に位置合わせすることは困難であり、必ずしも貫通穴と電極の相対位置が正確に保たれるとは限らなくなる。そして、こういった電極の印刷ずれが発生した場合、その電極の印刷後に貫通穴を基準としてダイシングが行われるため、誤った位置で機能部分が切断されてしまうことになる。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、電極がダイシングされることで発生するバリを抑えつつ、大判基板の正確な位置をダイシングすることができるチップ部品の製造方法を提供することにある。
上記の目的を達成するために、本発明によるチップ部品の製造方法は、大判基板の機能面に厚膜からなる電極を形成する工程と、高速回転するダイシングブレードを直線的に走らせて前記電極に断面V字状の予備溝を形成する第1ダイシング工程と、高速回転するダイシングブレードを前記予備溝と同じ位置に直線的に走らせて前記電極と前記大判基板を一緒に切断する第2ダイシング工程と、を含んでいることを特徴としている。
このように大判基板の機能面に厚膜形成された電極を切断する際に、まず、第1ダイシング工程としてダイシングブレードで電極を斜めになぞるようにハーフカットして断面V字状の予備溝を形成した後、第2ダイシング工程として予備溝と同じ位置に再びダイシングブレードを直線的に走らせて電極を大判基板と一緒に切断すると、第2ダイシング工程でダイシングされる電極は第1ダイシング工程で既に斜めになるようになぞられているため、高速回転するダイシングブレードが電極を巻き上げてしまう可能性は低くなり、電極の切断面に発生するバリを抑えることができる。また、これら第1ダイシング工程と第2ダイシング工程では電極の位置を直接見ながらダイシングブレードを走らすことができるため、大判基板の正確な位置をダイシングすることができる。
上記の製造方法において、予備溝は電極を分断して大判基板まで達していることが好ましく、また、第1ダイシング工程と第2ダイシング工程は同一のダイシングブレードを用いて連続的に行われることが好ましい。
本発明のチップ部品の製造方法によれば、電極がダイシングされることで発生するバリを抑えつつ、大判基板の正確な位置をダイシングすることができる。
本発明の実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 該製造工程における大判基板とダイシングブレードの位置関係を示す説明図である。
発明の実施の形態について図面を参照して説明する。図1に示すように、本発明の実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の上面における長手方向両端部に設けられた一対の上面電極2と、これら上面電極2に接続するように設けられた長方形状の抵抗体3と、一対の上面電極2の一部分と抵抗体3の全面を被覆する絶縁性の保護層4と、絶縁基板1の長手方向両端部に設けられた一対の端面電極5と、これら端面電極5の表面に被着された一対の外部電極6とによって主に構成されている。
絶縁基板1はアルミナを主成分とするセラミックス基板であり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割ラインと2次分割ラインに沿ってダイシングにより切断して多数個取りされたものである。
一対の上面電極2はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。この抵抗体3の長手方向の両端部はそれぞれ上面電極2に重なっており、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護層4はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
一対の端面電極5はAg系ペーストをディップして加熱硬化させたものであり、これら端面電極5は絶縁基板1の端面から裏面および保護層4の上面まで回り込んで形成されている。
一対の外部電極6はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたSnメッキ層である。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図2〜図4を参照しながら説明する。
まず、図2(a)と図3(a)に示すように、絶縁基板1が多数個取りされるセラミックスからなる大判基板10を準備する。この大判基板10に1次分割溝や2次分割溝は形成されていないが、後工程で大判基板10は縦横に延びる1次分割ラインL1と2次分割ラインL2(図中1点鎖線で示す)に沿ってダイシングされ、これら両分割ラインL1,L2によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図2は大判基板10を平面的に見た状態を示し、図3は大判基板10を2次分割ラインL2と平行な方向に断面した状態を示している。
そして、このような大判基板10の上面における2次分割ラインL2で挟まれた領域内に、各1次分割ラインL1を跨ぐようにAg系ペーストを印刷し、これを乾燥・焼成することにより、図2(b)と図3(b)に示すように、大判基板10の上面にチップ形成領域を挟んで対向する矩形状の上面電極2を複数形成する。
次に、大判基板10の上面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図2(c)と図3(c)に示すように、対をなす上面電極2間に跨る複数の抵抗体3を形成する。なお、上面電極2と抵抗体3の形成順序は上記と逆であっても良い。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図2(d)と図3(d)に示すように、上面電極2の一部と抵抗体3全体を覆う保護膜4を形成する。
次に、大判基板10の下面をセラミックス等の硬質材料からなる固定基材11に接着固定した後、図2(e)と図3(e)に示すように、第1ダイシング工程として、高速回転する円盤状のダイシングブレード12を1次分割ラインL1に沿って直線的に走らせて上面電極2に断面V字状の予備溝13を形成する。ここで、ダイシングブレード12の外周縁の幅方向両端部にはテーパが付けられており、図4(a)に示すように、このダイシングブレード12を大判基板10の上面から若干内方へ入り込んだ位置P1に沿って矢印Q方向へ走行させると、上面電極2がダイシングブレード12のテーパによって断面V字状になぞられて、上面電極2から大判基板10の上部にかけて断面V字状の予備溝13が形成される。
しかる後、第2ダイシング工程として、ダイシングブレード12を予備溝13と同じ位置で再び1次分割ラインL1に沿って直線的に走らせることにより、大判基板10を貫通して固定基材11に達するスリット溝14を形成する。その際、図4(b)に示すように、第1ダイシング工程で用いたダイシングブレード12を固定基材11に入り込む位置P2まで下降してから矢印Q方向へ走行させることにより、上面電極2と大判基板10が一緒に切断されることになるが、この時点で上面電極2は既に予備溝13によって斜めにカットされているため、高速回転するダイシングブレード12によって大判基板10が大きなせん断応力で切断されても、ダイシングブレード12が上面電極2を巻き上げてしまう可能性はほとんどなく、上面電極2の切断面に発生するバリを抑えることができる。
次に、大判基板10を2次分割ラインL2に沿ってダイシングして第2ダイシング工程で形成したスリット溝14と同様の分割用スリット溝(図示せず)を形成した後、固定基材11を大判基板10から剥離することにより、大判基板10からチップ抵抗器と同等の大きさの多数のチップ単体を得る。なお、これら1次側と2次側のスリット溝の形成順は逆でも良く、2次分割ラインL2に沿って分割用スリット溝を形成した後に、1次分割ラインL1に沿って第1ダイシング工程と第2ダイシング工程を行ってスリット溝14を形成することも可能である。
次に、チップ単体の端面にAg系ペーストをディップ塗布して加熱硬化することにより、チップ単体の両端面から保護層4の上面まで回り込む端面電極を形成した後、個々のチップ単体に対してNi,Sn等の電解メッキを施すことにより、端面電極を被覆する外部電極を形成して図1に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10の機能面(上面)に厚膜形成された上面電極2を切断する際に、まず、第1ダイシング工程として、高速回転するダイシングブレード12で上面電極2を斜めになぞるようにハーフカットして断面V字状の予備溝13を形成した後、引き続き第2ダイシング工程として、予備溝13と同じ位置で再びダイシングブレード12を直線的に走らせて上面電極2を大判基板10と一緒に切断するようにしたので、第2ダイシング工程で大判基板10を切断する時にダイシングブレード12が上面電極2を巻き上げてしまう可能性は低くなり、上面電極2の切断面に発生するバリを抑えることができる。また、これら第1ダイシング工程と第2ダイシング工程では上面電極2などの位置を直接見ながらダイシングブレード12を走らすことができるため、大判基板10の正確な位置をダイシングすることができる。
なお、上記実施形態例では、大判基板10上の上面電極2を1次分割ラインL1に沿って切断するときに第1ダイシング工程と第2ダイシング工程を行うと共に、通常のダイシング法を用いて大判基板10を2次分割ラインL2に沿って切断するようにしているが、2次側の切断工程については、ダイシング法の代わりにレーザー光を照射して切断するレーザースクライブ法や、予め大判基板に設けた分割溝に沿って分割するブレイク法を用いることも可能である。
また、上記実施形態例では、大判基板10の上面における2次分割ラインL2で挟まれた領域内に矩形状の上面電極2を複数形成し、これら上面電極2を1次分割ラインL1に沿って切断するときだけ第1ダイシング工程と第2ダイシング工程を行うようにしているが、このような第1ダイシング工程と第2ダイシング工程を1次側だけでなく2次側の切断に適用することも可能である。その場合、1次分割ラインL1に重なるように形成した上面電極2が2次分割ラインL2を縦断して延びるように帯状に形成し、このような形状の上面電極2を1次分割ラインL1と2次分割ラインL2に沿って矩形状に切断するときに、それぞれ第1ダイシング工程と第2ダイシング工程を行って個々のチップ単体を得るようにすれば良い。
1 絶縁基板
2 上面電極(電極)
3 抵抗体
4 保護層
5 端面電極
6 外部電極
10 大判基板
11 固定基材
12 ダイシングブレード
13 予備溝
14 スリット溝
L1 1次分割ライン
L2 2次分割ライン

Claims (3)

  1. 大判基板の機能面に厚膜からなる電極を形成する工程と、高速回転するダイシングブレードを直線的に走らせて前記電極に断面V字状の予備溝を形成する第1ダイシング工程と、高速回転するダイシングブレードを前記予備溝と同じ位置に直線的に走らせて前記電極と前記大判基板を一緒に切断する第2ダイシング工程と、を含むことを特徴とするチップ部品の製造方法。
  2. 請求項1の記載において、前記予備溝は前記電極を分断して前記大判基板まで達していることを特徴とするチップ部品の製造方法。
  3. 請求項1または2の記載において、前記第1ダイシング工程と前記第2ダイシング工程は同一のダイシングブレードを用いて連続的に行われることを特徴とするチップ部品の製造方法。
JP2016011631A 2016-01-25 2016-01-25 チップ部品の製造方法 Pending JP2017135156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016011631A JP2017135156A (ja) 2016-01-25 2016-01-25 チップ部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016011631A JP2017135156A (ja) 2016-01-25 2016-01-25 チップ部品の製造方法

Publications (1)

Publication Number Publication Date
JP2017135156A true JP2017135156A (ja) 2017-08-03

Family

ID=59503929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016011631A Pending JP2017135156A (ja) 2016-01-25 2016-01-25 チップ部品の製造方法

Country Status (1)

Country Link
JP (1) JP2017135156A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01310906A (ja) * 1988-06-10 1989-12-15 Fujitsu Ltd 半導体装置の製造方法
JPH04239746A (ja) * 1991-01-23 1992-08-27 Fujitsu Ltd 基板の切断方法
US6791197B1 (en) * 2002-08-26 2004-09-14 Integrated Device Technology, Inc. Reducing layer separation and cracking in semiconductor devices
JP2005318000A (ja) * 2005-07-28 2005-11-10 Oki Electric Ind Co Ltd 半導体ウエハの分割方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01310906A (ja) * 1988-06-10 1989-12-15 Fujitsu Ltd 半導体装置の製造方法
JPH04239746A (ja) * 1991-01-23 1992-08-27 Fujitsu Ltd 基板の切断方法
US6791197B1 (en) * 2002-08-26 2004-09-14 Integrated Device Technology, Inc. Reducing layer separation and cracking in semiconductor devices
JP2005318000A (ja) * 2005-07-28 2005-11-10 Oki Electric Ind Co Ltd 半導体ウエハの分割方法

Similar Documents

Publication Publication Date Title
JP6476417B2 (ja) 抵抗器の製造方法
TWI534841B (zh) Method of manufacturing wafer resistors
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2017135156A (ja) チップ部品の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP2007173282A (ja) 電子部品の製造方法
JP6506636B2 (ja) チップ抵抗器の製造方法
JP6506639B2 (ja) チップ抵抗器の製造方法
JP4277633B2 (ja) チップ抵抗器の製造方法
JP2011211022A (ja) 抵抗器の製造方法
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP2017069441A (ja) チップ抵抗器
WO2017065008A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2003086408A (ja) チップ抵抗器の製造方法
JP4881557B2 (ja) チップ抵抗器の製造方法
JP2015008189A (ja) 薄膜チップ抵抗器の製造方法
JP2022059967A (ja) チップ部品の製造方法およびチップ抵抗器
JP2016131169A (ja) チップ抵抗器
JP2017130568A (ja) チップ抵抗器
JP5973867B2 (ja) 多連チップ抵抗器の製造方法
JP6364606B2 (ja) チップ抵抗器の製造方法
JP2019201139A (ja) チップ抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200310