JP2013008918A - サーミスタ素子およびその製造方法、温度センサ装置 - Google Patents

サーミスタ素子およびその製造方法、温度センサ装置 Download PDF

Info

Publication number
JP2013008918A
JP2013008918A JP2011141864A JP2011141864A JP2013008918A JP 2013008918 A JP2013008918 A JP 2013008918A JP 2011141864 A JP2011141864 A JP 2011141864A JP 2011141864 A JP2011141864 A JP 2011141864A JP 2013008918 A JP2013008918 A JP 2013008918A
Authority
JP
Japan
Prior art keywords
layer
protective layer
thermistor element
glass protective
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011141864A
Other languages
English (en)
Inventor
Naofumi Matsudate
直史 松舘
Yutaka Niki
裕 仁木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semitec Corp
Original Assignee
Semitec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semitec Corp filed Critical Semitec Corp
Priority to JP2011141864A priority Critical patent/JP2013008918A/ja
Publication of JP2013008918A publication Critical patent/JP2013008918A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Thermistors And Varistors (AREA)

Abstract


【課題】 表面実装用としてランドに接合して用いられるに当たって、応力に対して高い信頼性を維持することができるサーミスタ素子およびその製造方法を提供する。
【解決手段】 基板上に備えた感熱層および前記感熱層に接続した一対の引き出し電極を覆うガラス保護層を備え、前記ガラス保護層の周縁部の適宜位置に、前記引き出し電極にそれぞれ接続するように一対の接続用電極を備えたサーミスタ素子であって、前記ガラス保護層は、前記感熱層および前記感熱層の周囲であって前記基板の外周縁付近まで覆うように備えられ、前記引き出し電極と前記接続用電極を接続するための一対の穴を有した構成となっている。
【選択図】図1

Description

この発明は、表面実装用の温度計測に用いられるサーミスタ素子およびサーミスタ素子の製造方法、温度センサ装置に関する。
従来より、表面実装用の温度計測に用いられるサーミスタ素子が知られている。
図8は、従来の表面実装用の温度計測に用いられるサーミスタ素子の構造を示し、(a)は、平面図であり、(b)は、(a)におけるA-A断面図である。
図8(a)、(b)に示すように、従来のサーミスタ素子1は、アルミナ、石英、ムライト、ステアタイト等の絶縁基板3上の中央部に形成されたSiO2、Si3O4等からなる第1の絶縁層5と、第1の絶縁層5の両側に形成されたTi、Pt、Cr、Mo、Al等からなる一対の第1の電極層7a、7bと、第1の絶縁層5と第1の電極層7a、7bとの上に、絶縁基板3の中央部に所定の間隔を持つように形成されたPt等からなる一対の第2の電極層9a、9bと、第2の電極層9a、9bに接続されるように絶縁基板3の中央部における第2の電極層9a、9b上にまたがって形成された感熱層11と、絶縁基板3の中央部において感熱層11を覆うように形成されたSiO2、Si3O4等からなる第2の絶縁層13と、絶縁基板3の中央部において第2の絶縁層13を覆うように形成されたガラス等からなる保護層15と、保護層15の両側における第2の電極層9a、9b上に形成されたAg等からなる一対の第3の電極層17a、17bとを有している。
なお、第2の電極層9a、9bは、感熱層11の引き出し電極となっており、第3の電極層17a、17bは、図9に示す実装基板23のランド21aと21bに接続するための接続用電極となっている。
上記のような構成のサーミスタ素子1は、表面実装用として用いられるに当たって、図9に示すように、ガラエポやアルミナなどの絶縁基板19上に、サーミスタ素子1の第3の電極層17a、17bにそれぞれ対応した位置に形成された銅箔からなるランド21a、21bに、はんだ等の接合材25a、25bによって接合されて使用される。
図9は、図8に示す従来のサーミスタ素子1をランド21a、21bに接合した状態を示す説明図である。また、図10は、図8に示す従来のサーミスタ素子1をランド21a、21bに接合した状態において絶縁基板3の表面にかかる主応力を示すグラフ図である。
ここで、図9および図10に示すように、絶縁基板3の表面にかかる主応力は、各第3の電極層17a、17bの端部17a、17a、17b、17bで最も強い応力となり、各第3の電極層17a、17bの中央部17a、17bで低くなるものであった。なお、ここでの主応力とは、サーミスタ素子1を加熱して融解したはんだ等の接合材25a、25bによってランド21a、21bに接合し、冷却によりはんだ等の接合材25a、25bが凝固する際に生ずる応力と、温度サイクル等の温度変化によってはんだ等の接合材25a、25bや絶縁基板19の膨張・収縮を繰り返すことによって主に生じる応力である。
特開平5−136012号公報
しかしながら、上記図8に示したような従来のサーミスタ素子1では、図9および図10を用いて説明したように、サーミスタ素子1とランド21a、21bとを接合した状態で、各第3の電極層17a、17bの端部17a、17a、17b、17bに最も強い応力が加わるので、最も強い応力が加わる各第3の電極層17a、17bの端部17a、17a、17b、17bの周辺における第2の電極層9a、9bが、第1の絶縁層5および第1の電極層7a、7bから剥離してしまったり、切断されてしまったりし、それにより電気的接合が損なわれる問題点が生ずるものであった。
すなわち、第2の電極層9a、9bが各第3の電極層17a、17bの端部17a、17bの周辺で第1の絶縁層5および第1の電極層7a、7bから剥離してしまった場合、サーミスタ素子1の抵抗値が著しく上昇してしまいサーミスタ素子1が機能しなくなる。
特に、第2の電極層9a、9bが各第3の電極層17a、17bの端部17a、17bの周辺で切断されてしまった場合、サーミスタ素子1は全く機能しなくなるものであった。
この発明は、上記したような不都合を解消するためになされたもので、その課題は、表面実装用としてランドに接合して用いられるに当たって、応力に対しても高い信頼性を維持することができるサーミスタ素子およびサーミスタ素子の製造方法を提供することにある。
本発明の特徴は、基板上に備えた感熱層および前記感熱層に接続した一対の引き出し電極を覆うガラス保護層を備え、前記ガラス保護層の周縁部の適宜位置に、前記引き出し電極にそれぞれ接続するように一対の接続用電極を備えたサーミスタ素子であって、前記ガラス保護層が、前記感熱層および前記感熱層の周囲であって前記基板の外周縁付近まで覆うように備えられ、前記引き出し電極と前記接続用電極を接続するための接続用部位を有していることである。
本発明の他の特徴は、基板上に備えた感熱層および前記感熱層に接続した一対の引き出し電極を覆うガラス保護層を備え、前記ガラス保護層の周縁部の適宜位置に、前記引き出し電極にそれぞれ接続するように一対の接続用電極を備え、前記ガラス保護層は、前記感熱層および前記感熱層の周囲であって前記基板の外周縁付近まで覆うように備えられ、前記引き出し電極と前記接続用電極を接続するための一対の穴を有しているサーミスタ素子が、所定の基板上において前記接続用電極にそれぞれ対応した位置に形成されたランドに接合材によって接合されて形成された温度センサ装置であって、前記ガラス保護層上の前記接続用電極と前記接合材とが接続されることである。
本発明の他の特徴は、サーミスタ素子の製造方法であって、基板上に感熱層および前記感熱層に接続した一対の引き出し電極を形成する工程と、前記基板上に前記感熱層および前記引き出し電極を覆うガラス保護層を形成する工程と、前記ガラス保護層の周縁部の適宜位置に、前記引き出し電極にそれぞれ接続するように一対の接続用電極を形成する工程と、を備え、前記ガラス保護層が、前記引き出し電極と前記接続用電極を接続するための一対の穴を有し、前記感熱層および前記感熱層の周囲であって前記基板の外周縁付近まで覆うようにフォトエッチングにより形成されていることである。
以上のように、本発明によるサーミスタ素子およびその製造方法によれば、表面実装用としてランドに接合して用いられるに当たって、熱ストレスや機械的ストレスに対しても高い信頼性を維持することができるようになる。
また、本発明によるサーミスタ素子およびその製造方法によれば、サーミスタ素子とランドとを接合した状態で、サーミスタ素子の各第3の電極層の端部に最も強い応力が加わっても、第2の電極層による電気的接合が損なわれることが無く、第2の電極層による電気的接合を良好に保つことができるようになる。
また、本発明によるサーミスタ素子の製造方法によれば、ガラス保護膜の所望の形状の穴を確実かつ正確に形成できるようになる。
この発明の一実施形態である表面実装用の温度計測に用いられるサーミスタ素子の構造を示し、(a)は、平面図であり、(b)は、(a)におけるA-A断面図である。 図1に示すサーミスタ素子30をランド21a、21bに接合した状態を示す説明図である。 (a)〜(d)は、図1に示すサーミスタ素子30の製造工程図である。 (e)〜(i)は、図1に示すサーミスタ素子30の製造工程図である。 (a)〜(c)は、この発明の他の実施形態であるサーミスタ素子の構造を示す断面図である。 この発明の他の実施形態であるサーミスタ素子の構造を示し、(a)は、平面図であり、(b)は、(a)におけるA-A断面図である。 この発明の実施形態であるサーミスタ素子のガラス保護層31の製造過程で用いられる所定形状のフォトマスク39の平面図であり、(a)は、図3(d)に示す製造過程で用いられるフォトマスク39を示し、(b)は、変形例を示す。 従来の表面実装用の温度計測に用いられるサーミスタ素子の構造を示し、(a)は、平面図であり、(b)は、(a)におけるA-A断面図である。 図8に示す従来のサーミスタ素子1をランド21a、21bに接合した状態を示す説明図である。 図8に示す従来のサーミスタ素子1をランド21a、21bに接合した状態において絶縁基板3の表面にかかる主応力を示すグラフ図である。
この発明の実施形態に係わるサーミスタ素子について、図面を参照して説明する。
図1は、この発明の一実施形態である表面実装用の温度計測に用いられるサーミスタ素子の構造を示し、(a)は、平面図であり、(b)は、(a)におけるA-A断面図である。
図1(a)、(b)に示すように、このサーミスタ素子30は、アルミナ、石英、ムライト、ステアタイト等からなる絶縁基板3の表面上の中央部に形成されたSiO2、Si3O4等からなる第1の絶縁層5’と、同じく絶縁基板3の表面における第1の絶縁層5’の両側に下地電極として形成されたTi、Si、Mo、Cr、Al等少なくとも1種類以上からなる一対の第1の電極層7a’、7b’と、第1の絶縁層5’および第1の電極層7a’、7b’上に、絶縁基板3の中央部に所定の間隔を持つように形成されたPt等からなる一対の第2の電極層9a’、9b’と、第2の電極層9a’、9b’に接続するように絶縁基板3の中央部における第2の電極層9a’、9b’上にまたがって形成された感熱層11’と、絶縁基板3の中央部において感熱層11’を覆うように形成されたSiO2、Si3O4等からなる第2の絶縁層13’と、第2の電極層9a’、9b’と後述する第3の電極層33a、33bとを接続させるための一対の穴31a、31bを有し感熱層11’および第2の絶縁層13’を覆って絶縁基板3の外周縁付近まで覆うように形成されたガラスからなる保護層31と、ガラス保護層31の穴31a、31bにめり込んだ構成でもって第2の電極層9a’、9b’上に接続されたAg、Cu、Ni、Au、Pt等からなる一対の第3の電極層33a、33bとを有している。また、第3の電極層33a、33bの表面には、第3の電極層33a、33bのはんだ喰われを防止するためにNi、Sn等のめっきを施しても良い。
なお、第2の電極層9a’、9b’は、感熱層11’の引き出し電極となっており、第3の電極層33a、33bは、図2に示すランド21a、21bに接続するための接続用電極となっている。
このガラス保護層31によって、第2の絶縁層13’および穴31a、31bを除く第2の電極層9a’、9b’が覆われている。
そして、この第3の電極層33a、33bは、ガラス保護層31上において穴31a、31bの周縁からガラス保護層31の平面部31cへ所定の距離D1だけ放射方向に拡張されている。
上記のような構成のサーミスタ素子30は、表面実装用として用いられるに当たって、図2に示すように、ガラエポやアルミナ等の絶縁基板19上において、サーミスタ素子30の第3の電極層33a、33bにそれぞれ対応した位置に形成されたランド21a、21bに、はんだ等の接合材25a、25bによって接合されて温度センサ装置として使用される。
図2は、図1に示すこの発明の一実施形態であるサーミスタ素子30をランド21a、21bに接合した温度センサ装置を示す説明図である。
ここで、サーミスタ素子30とランド21a、21bとを接合した状態では、各第3の電極層33a、33bの端部33a、33a、33b、33bに最も強い応力が加わる。
すなわち、ここでの主応力とは、サーミスタ素子30をランド21a、21bに接合する際に生ずる応力と、温度サイクルにおいて生ずる応力とからなっており、前者の応力は、はんだ等の接合材25a、25bが冷却凝固することによって生ずるはんだ等の接合材25a、25bの応力であり、後者の応力は、温度サイクル等の温度変化によってはんだ等の接合材25a、25bや絶縁基板の膨張・収縮を繰り返すことによって主に生じる応力である。
しかしながら、この第3の電極層33a、33bは、ガラス保護層31上において穴31a、31bの周縁からガラス保護層31の平面部31cへ放射方向に所定の距離D1だけ拡張されているので、各第3の電極層33a、33bの端部33a、33a、33b、33bは、その全周にわたってガラス保護層31上(図2の場合ガラス保護層31の下となる)に位置することとなる。すなわち、各第3の電極層33a、33bと接合材25a、25bとの接続部の周縁が、ガラス保護層31の穴31a、31bよりも外側であり、ガラス保護層31の平面部31c上となっている。
そのため、このガラス保護層31によって各第3の電極層33a、33bの端部33a、33a、33b、33bに加わる最も強い応力がガラス保護層31に伝わって分散されるので、各第3の電極層33a、33bの端部33a、33a、33b、33bの周辺における第2の電極層9a’、9b’が、第1の絶縁層5’および第1の電極層7a’、7b’から剥離してしまったり、切断されてしまったりすることを防止できる。
従って、サーミスタ素子30とランド21a、21bとを接合した状態で、サーミスタ素子30の各第3の電極層33a、33bの端部33a、33a、33b、33bに最も強い応力が加わっても、第2の電極層9a’、9b’による電気的接合が損なわれることが無く、第2の電極層9a’、9b’による電気的接合が良好に保たれる。

なお、上述した所定の距離D1は、各第3の電極層33a、33bの幅D2を0.3mmとした時に、各第3の電極層33a、33bの端部33a、33a、33b、33bから25μm内側から応力が低くなるので(図11参照)、100μm>D1>25μmが適切な値となる。
また、ガラス保護層31の穴31aの寸法と、穴31bの寸法とは同じであり、第3の電極層33aの寸法と、第3の電極層33bの寸法とは同じである。
次に、図1に示したサーミスタ素子30の製造方法について、図3および図4を参照して説明する。
図3(a)〜(d)および図4(e)〜(i)は、図1に示したサーミスタ素子30の製造工程を示す図1(a)におけるA-A断面図である。
なお、説明の都合上、製造途中のものと、最終構成部分とは、同一符号を用いて説明する。
まず、図3(a)に示すように、1個のサーミスタ素子30をなすアルミナ、石英、ムライト、ステアタイト等からなる絶縁基板3が用意され、その絶縁基板3の表面の中央に、SiO2、Si3O4等からなる第1の絶縁層5’が形成され、同じく絶縁基板3の表面における第1の絶縁層5’の両側にTi、Si、Mo、Cr、Al等の少なくとも1種類以上からなる第1の電極層7a’、7b’が形成される。
なお、通常は、1つの絶縁基板3上に複数のサーミスタ素子が形成され、後で分割されるようになっているが、ここでは、1つのサーミスタ素子として説明する。
次に、図3(b)に示すように、絶縁基板3の中央部における第1の絶縁層5’および第1の電極層7a’、7b’上に、所定の間隔を持つようにPt等からなる第2の電極層9a’、9b’が形成され、絶縁基板3の中央部における第2の電極層9a’、9b’上に感熱層11’が形成され、絶縁基板3の中央部において感熱層11’を覆うようにSiO2、Si304等からなる第2の絶縁層13’が形成される。
次に、図3(c)に示すように、絶縁基板3および第2の電極層9a’、9b’および第2の絶縁層13’上に、ガラスペーストを全面印刷、あるいはガラスペーストをスピンコートでコーティング(塗布)により形成し、その後、コンベア炉等によってガラスペーストを焼成し、ガラス層31を形成し、ガラス層31上に感光性樹脂等からなるレジストを塗布しレジスト膜37を形成する。
次に、図3(d)に示すように、所定形状のフォトマスク39を用いて、レジスト膜37に紫外線照射Lを行って露光し、ガラス層31上に、図4(e)に示すような所望形状のレジスト41を形成する。
ここで、所定形状のフォトマスク39は、図7(a)に示す形状となっており、このフォトマスク39に設けられた窓40a、40bによって、絶縁基板3の外周付近まで覆うようなガラス保護層31が形成される。
これにより、後述するように、この第3の電極層33a、33bは、ガラス保護層31上において穴31a、31bの周縁からガラス保護層31の平面部31cへ放射方向に所定の距離D1だけ拡張されて形成される構造となる。
次に、図4(f)に示すように、レジスト41をマスクとしてフッ酸等の薬液でガラス層31にエッチングを施し、ガラス層31の不要部分を溶解除去し、レジスト41を取り除けば、図4(g)に示すような、所定形状の穴31a、31bを有し絶縁基板3の外周付近まで覆うようなガラス保護層31が形成される。このガラス保護層31によって、第2の絶縁層13’および穴31a、31bを除く第2の電極層9a’、9b’が覆われる。
すなわち、上述のようなフォトエッチングによる製造方法で、ガラス保護膜31を形成すれば、ガラス保護膜31の所望の形状の穴31a、31bを確実かつ正確に形成できる。従って、より確実に、各第3の電極層33a、33bの端部33a、33a、33b、33bに加わる応力を分散するガラス保護層31を形成できるようになる。
そして、図4(h)に示すように、熱処理を行ってガラス保護膜31の角にアール(R)を付ける。これは、図4(f)に示すエッチングにより、ガラス保護膜31の角にエッジが立ち、チップ化したときにチップ同士でエッジを傷つける恐れがあるため、ガラス保護膜31の角にアール(R)を付けて上記問題が起らないようにしているものである。
そして、図4(i)に示すように、Ti、Pt、Ag、Cu、Ni、Au等からなる第3の電極層33a、33bが、ガラス保護層31の穴31a、31bにめり込んだ構成でもって第2の電極層9a’、9b’上に接続するように形成され、この状態で、第3の電極層33a、33bが、ガラス保護層31上において穴31a、31bの周縁からガラス保護層31の平面部31cへ放射方向に所定の距離D1だけ拡張されて形成される。
すなわち、上述のような製造方法で、サーミスタ素子30を形成すれば、第3の電極層33a、33bが、ガラス保護層31上において穴31a、31bの周縁からガラス保護層31の平面部31cへ放射方向に所定の距離D1だけ拡張されるので、各第3の電極層33a、33bの端部33a、33a、33b、33bは、その全周にわたってガラス保護層31上(図2の場合ガラス保護層31の下となる)に位置することとなる。
そのため、サーミスタ素子30とランド23とを接合した状態で、このガラス保護層31によって各第3の電極層33a、33bの端部33a、33a、33b、33bに加わる応力がガラス保護層31に伝わって分散され、最も強い応力が加わる各第3の電極層33a、33bの端部33a、33a、33b、33bの周辺における第2の電極層9a’、9b’が、第1の絶縁層5’および第1の電極層7a’、7b’から剥離してしまったり、切断されてしまったりすることを防止することが出来る。
この発明は上述の発明の実施形態に限定されることなく、以下のように、適宜な変更を行うことにより、その他の態様で実施し得るものである。
図5の(a)〜(c)は、この発明の他の実施形態であるサーミスタ素子の構造を示す断面図である。
図5(a)に示すように、この他の実施形態であるサーミスタ素子では、図1に示された実施形態における絶縁基板3の表面における第1の絶縁層5の両側に下地電極として形成された第1の電極層7a’、7b’が無く、その替わりに第1の絶縁層43が伸延されており、それにより、両側の電極部42a、42bの構成が、絶縁基板3上に、SiO2、Si3O4等からなる第1の絶縁層43と、Pt等からなる第2の電極層9a’、9b’と、第3の電極層33a、33bと重なって形成される。他の構成は、図1に示された実施形態と同様である。
図5(b)に示すように、この他の実施形態であるサーミスタ素子では、図5(a)に示された実施形態における両側の電極部42a、42bにおいて第1の絶縁層43がとり除かれた構造となっており、両側の電極部42a、42bの構成が、絶縁基板3上に、Pt等からなる第2の電極層9a’、9b’と、第3の電極層33a、33bとが重なって形成される。他の構成は、図1に示された実施形態と同様である。
図5(c)に示すように、この他の実施形態であるサーミスタ素子では、図5(b)に示された実施形態における両側の電極部42a、42bにおいて、さらにPt等からなる第2の電極層9a’、9b’がとり除かれた構造となっており、両側の電極部42a、42bの構成が、絶縁基板3上に直接第3の電極層33a、33bとが重なって形成される。他の構成は、図1に示された実施形態と同様である。
図6は、他の実施形態であるサーミスタ素子の構造を示し、(a)は、平面図であり、(b)は、(a)におけるA-A断面図である。
図6(a)、(b)に示すように、この他の実施形態であるサーミスタ素子では、サーミスタ素子30とランド21a、21bとを接合した状態で、このガラス保護層31’が、各第3の電極層33a、33bの内側の端部33a、33bに加わる応力を分散させるような形状となっている。
ここで、各第3の電極層33a、33bにおいては、内側の端部33a、33bの角に特に大きな応力がかかるようになっている。
すなわち、図6(a)、(b)に示すように、このガラス保護層31’は、各第3の電極層33a、33bの内側の端部33a、33bが、ガラス保護層31’の端部からガラス保護層31’の平面部31cへ所定の距離だけ拡張されるようになっている。
この実施形態によっても、各第3の電極層33a、33bの内側の端部33a、33bに加わる応力がガラス保護層31’に伝わって分散されるので、最も強い応力が加わる各第3の電極層33a、33bの内側の端部33a、33bの周辺における第2の電極層9a’、9b’が、第1の絶縁層5’および第1の電極層7a’、7b’から剥離してしまったり、切断されてしまったりすることが無い効果が得られる。
図7は、この発明の実施形態であるサーミスタ素子のガラス保護層31の製造過程で用いられる所定形状のフォトマスク39の平面図であり、(a)は、図3(d)に示す製造過程で用いられるフォトマスク39を示し、(b)は、その変形例を示す。
1、30…サーミスタ素子、3…絶縁基板、5…第1の絶縁層、7…第1の電極層、
9…第2の電極層、11…感熱層、13…第2の絶縁層、15…保護層、
17、33…第3の電極層、19…絶縁基板、20…レジスト、21…銅箔、
23…実装基板、25…接合材、31…ガラス保護層、31a、31b…ガラス保護層の穴、37…レジスト膜、39…フォトマスク、40…フォトマスクの窓

Claims (11)

  1. 基板上に備えた感熱層および前記感熱層に接続した一対の引き出し電極を覆うガラス保護層を備え、前記ガラス保護層の周縁部の適宜位置に、前記引き出し電極にそれぞれ接続するように一対の接続用電極を備えたサーミスタ素子であって、
    前記ガラス保護層は、前記感熱層および前記感熱層の周囲であって前記基板の外周縁付近まで覆うように備えられ、前記引き出し電極と前記接続用電極を接続するための接続用部位を有していることを特徴とするサーミスタ素子。
  2. 前記ガラス保護層が、前記引き出し電極と前記接続用電極を接続するための接続用部位として一対の穴を有しており、前記引き出し電極と前記接続用電極とが、それぞれ前記ガラス保護層の穴を介して接続されていることを特徴とする請求項1に記載のサーミスタ素子。
  3. 前記接続用電極が、前記ガラス保護層の穴にめり込んだ構成でもって前記引き出し電極と接続されていることを特徴とする請求項2に記載のサーミスタ素子。
  4. 前記接続用電極が、前記ガラス保護層における前記感熱層の反対側の平面へ放射方向に拡張して設けられていることを特徴とする請求項1あるいは2に記載のサーミスタ素子。
  5. 基板上に備えた感熱層および前記感熱層に接続した一対の引き出し電極を覆うガラス保護層を備え、前記ガラス保護層の周縁部の適宜位置に、前記引き出し電極にそれぞれ接続するように一対の接続用電極を備え、前記ガラス保護層は、前記感熱層および前記感熱層の周囲であって前記基板の外周縁付近まで覆うように備えられ、前記引き出し電極と前記接続用電極を接続するための一対の穴を有しているサーミスタ素子が、所定の基板上において前記接続用電極にそれぞれ対応した位置に形成されたランドに接合材によって接合されて形成された温度センサ装置であって、
    前記ガラス保護層上の前記接続用電極と前記接合材とが接続されることを特徴とする温度センサ装置。
  6. 前記接続用電極と前記接合材との接続部の周縁が、前記ガラス保護層の穴よりも外側であり、前記ガラス保護層の平面部上であることを特徴とする請求項5に記載の温度センサ装置。
  7. 前記引き出し電極と前記接続用電極とが、それぞれ前記ガラス保護層の穴を介して接続されていることを特徴とする請求項5記載の温度センサ装置。
  8. 前記接続用電極が、前記ガラス保護層の穴にめり込んだ構成でもって前記引き出し電極と接続されていることを特徴とする請求項7記載の温度センサ装置。
  9. 前記接続用電極が、前記ガラス保護層における前記感熱層の反対側の表面へ放射方向に拡張して設けられていることを特徴とする請求項5あるいは7に記載の温度センサ装置。
  10. サーミスタ素子の製造方法であって、
    基板上に感熱層および前記感熱層に接続した一対の引き出し電極を形成する工程と、
    前記基板上に前記感熱層および前記引き出し電極を覆うガラス保護層を形成する工程と、
    前記ガラス保護層の周縁部の適宜位置に、前記引き出し電極にそれぞれ接続するように一対の接続用電極を形成する工程と、を備え、
    前記ガラス保護層が、前記引き出し電極と前記接続用電極を接続するための一対の穴を有し、前記感熱層および前記感熱層の周囲であって前記基板の外周縁付近まで覆うようにフォトエッチングにより形成されていることを特徴とするサーミスタ素子の製造方法。
  11. 前記フォトエッチングによる前記ガラス保護層の形成工程が、
    前記基板上における前記感熱層および前記引き出し電極上に、ガラスペーストを全面に形成する工程と、
    前記ガラスペーストを焼成し、ガラス層を形成する工程と、
    前記ガラス層上にレジストを塗布しレジスト膜を形成する工程と、
    所定形状のフォトマスクを用いて、前記レジスト膜に紫外線照射を行って露光し、前記ガラス層上に、所望形状のレジストを形成する工程と、
    前記レジストをマスクとして薬液で前記ガラス層にエッチングを施し、前記ガラス層の不要部分を溶解除去し、前記レジストを取り除く工程とからなることを特徴とする請求項10記載のサーミスタ素子の製造方法。
JP2011141864A 2011-06-27 2011-06-27 サーミスタ素子およびその製造方法、温度センサ装置 Withdrawn JP2013008918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011141864A JP2013008918A (ja) 2011-06-27 2011-06-27 サーミスタ素子およびその製造方法、温度センサ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011141864A JP2013008918A (ja) 2011-06-27 2011-06-27 サーミスタ素子およびその製造方法、温度センサ装置

Publications (1)

Publication Number Publication Date
JP2013008918A true JP2013008918A (ja) 2013-01-10

Family

ID=47676001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011141864A Withdrawn JP2013008918A (ja) 2011-06-27 2011-06-27 サーミスタ素子およびその製造方法、温度センサ装置

Country Status (1)

Country Link
JP (1) JP2013008918A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018066473A1 (ja) * 2016-10-07 2018-04-12 Semitec株式会社 溶接用電子部品、実装基板及び温度センサ
JP2018109586A (ja) * 2017-01-06 2018-07-12 三菱マテリアル株式会社 温度センサ
JP2019068288A (ja) * 2017-10-02 2019-04-25 京セラ株式会社 水晶振動子
JP2019068286A (ja) * 2017-10-02 2019-04-25 京セラ株式会社 圧電振動子
JP2019068287A (ja) * 2017-10-02 2019-04-25 京セラ株式会社 圧電振動子

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018066473A1 (ja) * 2016-10-07 2018-04-12 Semitec株式会社 溶接用電子部品、実装基板及び温度センサ
JP6392487B2 (ja) * 2016-10-07 2018-09-19 Semitec株式会社 溶接用電子部品、実装基板及び温度センサ
JPWO2018066473A1 (ja) * 2016-10-07 2018-10-04 Semitec株式会社 溶接用電子部品、実装基板及び温度センサ
CN109791838A (zh) * 2016-10-07 2019-05-21 世美特株式会社 焊接用电子零件、安装基板及温度传感器
KR20190059910A (ko) * 2016-10-07 2019-05-31 세미텍 가부시키가이샤 용접용 전자 부품, 실장 기판 및 온도 센서
US11215514B2 (en) 2016-10-07 2022-01-04 Semitec Corporation Electronic component for welding, mounted board and temperature sensor
KR102413668B1 (ko) * 2016-10-07 2022-06-28 세미텍 가부시키가이샤 용접용 전자 부품, 실장 기판 및 온도 센서
CN109791838B (zh) * 2016-10-07 2022-07-19 世美特株式会社 焊接用电子零件、安装基板及温度传感器
JP2018109586A (ja) * 2017-01-06 2018-07-12 三菱マテリアル株式会社 温度センサ
JP2019068288A (ja) * 2017-10-02 2019-04-25 京セラ株式会社 水晶振動子
JP2019068286A (ja) * 2017-10-02 2019-04-25 京セラ株式会社 圧電振動子
JP2019068287A (ja) * 2017-10-02 2019-04-25 京セラ株式会社 圧電振動子

Similar Documents

Publication Publication Date Title
JP2013008918A (ja) サーミスタ素子およびその製造方法、温度センサ装置
JP2015133520A (ja) チップパッケージおよびその製造方法
JP2009206253A (ja) 半導体装置
JPWO2006001125A1 (ja) 圧電デバイス
JP2004248243A (ja) 電子部品およびその製造方法
JP2010087201A (ja) 電子デバイス及び電子デバイスの製造方法
JP4598432B2 (ja) 電子部品及びその製造方法
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP2007250564A (ja) セラミック回路モジュールおよびその製造方法
JP6336298B2 (ja) 半導体装置
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
TWI564975B (zh) 晶片封裝體及其製造方法
JP3692874B2 (ja) 半導体装置およびそれを用いた接合構造
JP2009194399A (ja) 固体撮像装置
JP5238929B2 (ja) 半導体装置及びその製造方法
JP6506639B2 (ja) チップ抵抗器の製造方法
JP2014033177A (ja) 半導体装置の製造方法
JP2009288003A (ja) 圧力センサモジュール
JP2007048867A (ja) 電子部品用セラミックパッケージおよび電子部品用セラミックパッケージの製造方法、電子部品の製造方法
JP4306892B2 (ja) 回路保護素子の製造方法
JP5989341B2 (ja) 水晶デバイスへの印字方法、水晶デバイス及び水晶デバイスの製造方法
JP4476075B2 (ja) 多数個取り配線基板
JP2019168390A (ja) 回路基板の製造方法
JP6506636B2 (ja) チップ抵抗器の製造方法
JP5409066B2 (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902