JP2014033177A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014033177A
JP2014033177A JP2013020067A JP2013020067A JP2014033177A JP 2014033177 A JP2014033177 A JP 2014033177A JP 2013020067 A JP2013020067 A JP 2013020067A JP 2013020067 A JP2013020067 A JP 2013020067A JP 2014033177 A JP2014033177 A JP 2014033177A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor wafer
cover film
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013020067A
Other languages
English (en)
Inventor
Takuya Sakuta
拓也 作田
Hirokazu Ito
寛和 伊藤
Yoshimasa Sugimoto
圭正 杉本
Takuya Miki
拓也 三木
Mineichi Sakai
峰一 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013020067A priority Critical patent/JP2014033177A/ja
Priority to PCT/JP2013/004255 priority patent/WO2014010237A1/ja
Publication of JP2014033177A publication Critical patent/JP2014033177A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Abstract

【課題】半導体ウェハに軟らかい接着剤を設けたとしても、異物を巻き込まないようにダイシングカットすることができる半導体装置の製造方法を提供する。
【解決手段】まず、半導体ウェハ40を用意し(準備工程)、半導体ウェハ40の一面41のうちの所定の位置に接着剤20を配置する(接着剤工程)。続いて、半導体ウェハ40の一面41に接着剤20を配置した後の当該接着剤20を仮硬化する(仮硬化工程)。この後、半導体ウェハ40をダイシングカットすることにより、半導体ウェハ40を個々の半導体チップ30に分割する(ダイシング工程)。そして、基板10を用意し、基板10に接着剤20を介して半導体チップ30を実装する(実装工程)。
【選択図】図2

Description

本発明は、半導体ウェハをダイシングカットして半導体チップに分割した後、半導体チップを基板に実装する半導体装置の製造方法に関する。
従来より、半導体ウェハのダイシング方法が、例えば特許文献1で提案されている。具体的に、特許文献1では、半導体ウェハの一面に接着剤を塗布し、接着剤側からダイシングブレードを入れて半導体ウェハのダイシングを行う方法が記載されている。
特開2002−25945号公報
しかしながら、上記従来の技術では、接着剤として軟らかいものを用いた場合、半導体ウェハをダイシングカットするときに軟らかい接着剤を異物としてダイシングブレードに巻き込んでしまうという問題がある。
本発明は上記点に鑑み、半導体ウェハに軟らかい接着剤を設けたとしても、異物を巻き込まないようにダイシングカットすることができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、半導体ウェハ(40)を用意する準備工程と、半導体ウェハ(40)の一面(41)のうちの所定の位置に接着剤(20)を配置する接着剤工程と、半導体ウェハ(40)をダイシングカットすることにより、半導体ウェハ(40)を個々の半導体チップ(30)に分割するダイシング工程と、基板(10)を用意し、基板(10)に接着剤(20)を介して半導体チップ(30)を実装する実装工程と、を含んでいる。
さらに、接着剤(20)を仮硬化する仮硬化工程を含んでいる。この仮硬化工程は、接着剤工程の前、または、接着剤工程の後、のいずれか一方のタイミングで行うことにより接着剤(20)を仮硬化する。また、仮硬化工程は、ダイシング工程の前に行うことを特徴とする。
これによると、仮硬化工程によって接着剤(20)をある程度硬くしてから半導体ウェハ(40)をダイシングカットしているので、軟らかい接着剤(20)を異物としてダイシングブレード(51)に巻き込んでしまうことを防止することができる。したがって、半導体ウェハ(40)に軟らかい接着剤(20)を設けたとしても、ダイシングブレード(51)に異物を巻き込まないようにダイシングカットすることができる。
請求項2に記載の発明では、接着剤(20)のうち半導体ウェハ(40)に接触しない部分をカバーフィルム(52)で覆うカバーフィルム工程を含んでいることを特徴とする。
これによると、接着剤(20)が半導体ウェハ(40)の一面(41)に配置されたとき、接着剤(20)がカバーフィルム(52)によって覆われる。このため、接着性を決定づけるカップリング剤がダイシングカット時に接着剤(20)から洗われてしまうことを防止することができる。すなわち、接着剤(20)のカップリング剤の減少を防止することができる。
請求項9に記載の発明では、接着剤工程及び仮硬化工程の後、ダイシング工程の前に、半導体ウェハ(40)の一面(41)のうち接着剤(20)が配置されていない領域に、接着剤(20)よりも硬い保護材(60)を配置する保護材工程を含んでいる。また、ダイシング工程では、半導体ウェハ(40)の一面(41)に保護材(60)が配置された状態で半導体ウェハ(40)をダイシングカットすることを特徴とする。
これによると、半導体ウェハ(40)の一面(41)のうち接着剤(20)が配置されていない領域が保護材(60)で覆われるので、当該領域に削りかすが付着したり、当該領域に付着した削りかすが接着剤(20)に付着することを防止することができる。また、保護材(60)は接着剤(20)よりも硬いものであるため、保護材(60)を削ったときに異物が出にくい。このため、接着剤(20)への異物の付着を防止できる。
なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
第1実施形態に係る半導体装置の断面図である。 図1に示された半導体装置の製造工程を示した図である。 第2実施形態に係る半導体装置の製造工程を示した図である。 第2実施形態において、カバーフィルム側から半導体ウェハをダイシングカットする様子を示した図である。 第2実施形態において、半導体チップからカバーフィルムをはがす様子を示した図である。 第3実施形態において、カバーフィルムに接着剤を配置した様子を示した図である。 第3実施形態に係るカバーフィルムの平面図である。 第3実施形態に係る半導体装置の一製造工程を示した図である。 第5実施形態に係るカバーフィルムの表面の凹凸構造の一例を示した斜視図である。 第6実施形態に係るダイシング工程を示した図である。 第6実施形態において、カバーフィルムから半導体チップを取り外す様子を示した図である。 第7実施形態に係る保護材工程を示した図である。 第7実施形態に係るダイシング工程を示した図である。 第8実施形態において、接着剤の平面パターンの例を示した図である。 第9実施形態に係る製造工程を示した図である。 第9実施形態に係る製造工程を示した図である。 第10実施形態に係る半導体チップの平面図である。 第11実施形態に係る接着剤工程を示した図である。 第11実施形態に係る実装工程を示した図である。 図19に示す実装工程により完成した半導体装置の断面図である。 (a)は接着剤のリークパスが無い半導体装置の平面図及び断面図であり、(b)は接着剤のリークパスがある半導体装置の平面図及び断面図である。 第12実施形態に係る実装工程を示した図である。 第13実施形態に係る実装工程を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。図1に示されるように、本実施形態に係る半導体装置は、基板10と、接着剤20と、半導体チップ30と、を備えて構成されている。
基板10は、電気回路が形成されたものであり、半導体装置の土台となるものである。基板10として、例えばプリント基板やパッケージが用いられる。
接着剤20は、半導体チップ30を基板10に固定するためのものである。接着剤20としてシリコーン系接着剤が用いられる。シリコーン系接着剤はエポキシ系接着剤よりも軟らかい接着剤である。
半導体チップ30は、半導体基板に所定の構造が形成された半導体チップである。半導体チップ30の表面31側には、例えば、加速度センサやヨーレートセンサ等の慣性センサの構造が形成されている。そして、半導体チップ30の裏面32側が接着剤20を介して基板10に固定されている。
なお、半導体チップ30の構造と基板10の電気回路は例えば図示しないボンディングワイヤによって電気的に接続されている。以上が、本実施形態に係る半導体装置の構成である。
次に、図1に示された半導体装置の製造方法について、図2を参照して説明する。まず、半導体ウェハ40を用意する準備工程を行う。用意した半導体ウェハ40の一面41とは反対側の他面42側には、例えばMEMS技術により加速度センサ等の微細な構造が半導体チップ30単位で形成してある。
続いて、図2(a)に示す工程では、接着剤工程を行う。具体的には、半導体ウェハ40の一面41上にマスク50を配置する。マスク50として、例えばメタルマスクやメッシュマスク等を用いる。マスク50のパターンは、半導体ウェハ40の一面41のうち各半導体チップ30に対応した部分が開口したパターンである。
そして、マスク50を用いて接着剤20を半導体ウェハ40の一面41にスクリーン印刷する。これにより、半導体ウェハ40の一面41のうち所定の位置に接着剤20を配置する。このように半導体チップ30毎に接着剤20を配置するので、各半導体チップ30に対応した各接着剤20はそれぞれ接触することなく分離している。
このように、半導体ウェハ40の一面41のうち所定の位置に適量の接着剤20を配置しているので、接着剤20の無駄が出ない。すなわち、接着剤20を必要な分だけ半導体ウェハ40に配置するので、例えばロール状の接着シートから半導体チップ30に応じたサイズの一部を切り出して残りの接着シートを捨てるということはない。したがって、接着剤20のコストの削減に大きな効果がある。
なお、マスク50を用いずに半導体ウェハ40の一面41に接着剤20を直接スクリーン印刷しても良い。
続いて、図2(b)に示す工程では、仮硬化工程を行う。本実施形態では、半導体ウェハ40の一面41に接着剤20を配置した後の当該接着剤20を仮硬化する。具体的には、接着剤20を加熱する方法や、接着剤20にレーザや紫外線を照射する方法等により接着剤20を仮硬化する。これにより、軟らかかった接着剤20の弾性率を向上させる。
この後、図2(c)に示す工程では、ダイシング工程を行う。すなわち、半導体ウェハ40を図示しないダイシングテープに固定し、半導体ウェハ40の一面41に水を掛けながら、ダイシングブレード51で半導体ウェハ40を図2(c)の点線に沿ってダイシングカットする。これにより、半導体ウェハ40を個々の半導体チップ30に分割する。
ここで、上述のように、半導体ウェハ40の一面41全体ではなく所定の位置に接着剤20を配置しているので、半導体ウェハ40におけるダイシングブレード51のカットラインと接着剤20との間には隙間がある。この隙間の存在により、削りかすである異物が接着剤20に付着することを防止できる。また、ダイシングブレード51が接着剤20に直接接触しないので、ダイシングブレード51によって接着剤20が削れたりめくれたりすることもない。
そして、仮硬化工程において接着剤20を仮硬化させた状態で半導体ウェハ40をダイシングカットしているので、ダイシングブレード51に軟らかい接着剤20を異物として巻き込んでしまうことを防止することができる。したがって、ダイシングブレード51に異物を巻き込まないようにダイシングカットすることができる。
ダイシング工程の後、図2(d)に示す工程では、実装工程を行う。実装工程では、基板10を用意し、当該基板10に接着剤20を介して半導体チップ30を実装する。具体的には、ダイシングテープから半導体チップ30を取り外し、基板10の上に配置する。そして、熱を加えて接着剤20を本硬化する。
この後、ワイヤボンディング工程を行うことで半導体チップ30のセンサ構造と基板10の電気回路とを電気的に接続する。こうして、図1に示された半導体装置が完成する。
(第2実施形態)
本実施形態では、第1実施形態と異なる部分について説明する。本実施形態では、接着剤20をカバーフィルムで覆うことが特徴となっている。
具体的には、半導体ウェハ40の一面41に接着剤20を配置し、さらに上述の図2(b)に示す仮硬化工程の後、図3に示すように接着剤20のうち半導体ウェハ40に接触しない部分をカバーフィルム52で覆うカバーフィルム工程を行う。言い換えると、カバーフィルム52で仮硬化後の接着剤20を覆うと共に、半導体ウェハ40の一面41のうち仮硬化後の接着剤20が配置されていない領域をカバーフィルム52で覆う。なお、半導体ウェハ40をダイシングテープ53で固定してある。
この後、図2(c)に示すダイシング工程を行う。本実施形態では、図4に示すように、カバーフィルム52側からカバーフィルム52及び半導体ウェハ40をダイシングブレード51でダイシングカットする。ここで、接着剤20をカバーフィルム52で覆っているので、接着剤20の接着性を決定づけるカップリング剤が半導体ウェハ40のダイシングカット時に接着剤20から洗われてしまうことを防止することができる。つまり、接着剤20のカップリング剤の減少を防止できる。
また、接着剤20がカバーフィルム52に覆われるので、接着剤20に半導体ウェハ40の削りかすが付着することを防止することができる。
さらに、半導体ウェハ40の一面41のうち接着剤20が配置されていない領域がカバーフィルム52で覆われるので、当該領域に付着した削りかすが接着剤20に付着することを防止することができる。
こうして、半導体ウェハ40が各半導体チップ30に分割されると、各半導体チップ30にはカバーフィルム52の一部が乗った状態となっている。したがって、図2(d)に示す実装工程の前に、図5に示すように、ダイシング工程後のカバーフィルム52全体にテープ54を貼り、このテープ54を持ち上げることにより、各半導体チップ30からカバーフィルム52の断片をはがす。
この後、図2(d)に示す実装工程を行う。以上のように、カバーフィルム52で接着剤20を覆うこともできる。
(第3実施形態)
本実施形態では、上記各実施形態と異なる部分について説明する。本実施形態では、半導体ウェハ40の一面41に接着剤20を配置する前であって仮硬化工程の前にカバーフィルム工程を行い、カバーフィルム工程の後に仮硬化工程を行い、仮硬化工程の後に接着剤工程を行うことが特徴となっている。
具体的には、準備工程の後、図6に示すように、カバーフィルム52を用意し、カバーフィルム52のうち半導体ウェハ40の一面41側の表面55に接着剤20をスクリーン印刷する。
接着剤20は軟らかいものであるので、接着剤20が広がらないようにするため、図7に示すように、カバーフィルム52の表面55が凹んだ凹み部56を有するものを用いる。したがって、カバーフィルム52の各凹み部56に接着剤20をスクリーン印刷する。なお、カバーフィルム52の表面55には、半導体ウェハ40の一面41に接触する面だけでなく、凹み部56の壁面及び底面を含めても良い。
このカバーフィルム工程の後に仮硬化工程を行う。そして、図8に示すように、仮硬化した接着剤20をカバーフィルム52と共に半導体ウェハ40の一面41に貼り付ける。これにより、接着剤20を半導体ウェハ40の一面41に配置すると共に、半導体ウェハ40の一面41のうち接着剤20が配置されていない領域をカバーフィルム52で覆う。
この後のダイシング工程以降の各工程は第2実施形態と同様である。以上のように、接着剤20をカバーフィルム52に塗布して仮硬化した後に半導体ウェハ40の一面41に配置しても良い。
(第4実施形態)
本実施形態では、第3実施形態と異なる部分について説明する。本実施形態では、半導体ウェハ40の一面41に接着剤20を配置する前であって仮硬化工程の前にカバーフィルム工程を行う。すなわち、準備工程の後、図6に示すように、カバーフィルム52に接着剤20をスクリーン印刷する。
そして、このカバーフィルム工程の後に接着剤工程を行う。これにより、接着剤20を半導体ウェハ40の一面41に配置すると共に、半導体ウェハ40の一面41のうち接着剤20が配置されていない領域をカバーフィルム52で覆う。
この段階では、接着剤20はまだ軟らかい状態である。したがって、仮硬化工程を行うことにより、接着剤20を仮硬化する。この後のダイシング工程以降の各工程は第2実施形態と同様である。
(第5実施形態)
本実施形態では、第2〜第4実施形態と異なる部分について説明する。本実施形態では、カバーフィルム52として表面55に凹凸構造が設けられたものを用いることが特徴となっている。
凹凸構造としては、例えば図9(a)に示すスリット57と、図9(b)に示す突起58がある。これらスリット57及び突起58は凹み部56の底面にも設けられている。なお、スリット57及び突起58は凹み部56の側面に設けられていても良い。
これらスリット57や突起58のような凹凸構造により、半導体ウェハ40からカバーフィルム52をはがしやすくすることができる。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、スリット57及び突起58が特許請求の範囲の「凹凸構造」に対応する。
(第6実施形態)
本実施形態では、第2〜第4実施形態と異なる部分について説明する。本実施形態では、図10に示すように、ダイシング工程において、半導体ウェハ40の一面41とは反対側の他面42側から半導体ウェハ40をダイシングブレード51でダイシングカットする。このとき、カバーフィルム52を完全に切断せずにハーフカットする。
そして、実装工程の際には、図11に示すように、ひとつなぎになったカバーフィルム52から半導体チップ30を一個ずつ取り外して基板10に実装する。このように、ダイシングカットされた各半導体チップ30からカバーフィルム52を取り外す必要がないので、工程の簡略化を図ることができる。
(第7実施形態)
本実施形態では、上記各実施形態と異なる部分について説明する。本実施形態では、図2(a)に示す接着剤工程及び図2(b)に示す仮硬化工程の後、ダイシング工程の前に、図12に示す保護材工程を行う。
具体的には、半導体ウェハ40の一面41のうち接着剤20が配置されていない領域に、接着剤20よりも硬い保護材60を配置する。保護材60として、例えばポリイミドで形成されたものを用いる。
半導体ウェハ40に保護材60を配置する際、半導体ウェハ40の一面41を基準とした保護材60の高さが接着剤20よりも低くなるようにする。これにより、保護材60が接着剤20を覆わないようにする。
この後、ダイシング工程では、図13に示すように、半導体ウェハ40の一面41に保護材60が配置された状態で半導体ウェハ40をダイシングカットする。これにより、半導体ウェハ40の一面41のうち接着剤20が配置されていない領域が保護材60で覆われているので、当該領域に削りかすが付着したり、当該領域に付着した削りかすが接着剤20に付着することを防止することができる。また、保護材60は接着剤20よりも硬いものであるため、保護材60を削ったときに異物が出にくい。このため、接着剤20への異物の付着を抑制できる。
実装工程では、半導体チップ30を基板10に実装する。このとき、半導体チップ30に残された保護材60を除去した状態で実装しても良いし、半導体チップ30に保護材60を残した状態で実装しても良い。
ダイシングカット後にも半導体チップ30に保護材60を残したまま半導体チップ30を基板10に実装する場合、保護材60によって軟らかい接着剤20を支え続けることができる。このため、半導体チップ30の実装時に接着剤20の変形を抑制することができる。
(第8実施形態)
本実施形態では、上記各実施形態と異なる部分について説明する。本実施形態では、接着剤工程において、接着剤20の平面パターンを所定のパターンに決めて接着剤20を配置することが特徴となっている。
ここで、接着剤20の平面パターンとは、1つの半導体チップ30における接着剤20の平面パターンである。言い換えると、1つの半導体ウェハ40の一面41全体における平面パターンではない。
具体的には、接着剤20の平面パターンとして、図14(a)の十字状、図14(b)の蝶ネクタイ状、図14(c)の丸状すなわち円形状、図14(d)の楕円状、図14(e)の四角枠状、図14(f)の三角形状とすることができる。
なお、蝶ネクタイ状とは、2個の三角形の一頂点部分が互いにオーバーラップした形状である。また、三角形状は多角形状の一例であり、四角形状や五角形状等でも良い。
半導体チップ30においては、接着剤20が塗布された領域に応力が掛かる。すなわち、図14に示す各平面パターンにおいては、接着剤20が位置していない余白の部分に接着剤20の応力が掛からない。したがって、半導体チップ30に応力が掛かって欲しくない構造が形成されている場合、半導体チップ30の実装方向において当該構造と接着剤20とがオーバーラップしないような接着剤20の平面パターンを選択すれば良い。
このように接着剤20の平面パターンを半導体チップ30に形成された構造に対応させることは、半導体チップ30に静電容量式加速度センサの櫛歯構造等の微細な構造が形成されているものにおいて特に効果を発揮する。すなわち、半導体チップ30のうち接着剤20が塗布されていない領域への熱歪み及び実装応力を抑制できるからである。もちろん、半導体チップ30に形成されている構造は、加速度センサに限らず、角速度センサ等の他の構造でも良い。
また、半導体チップ30の実装応力を抑制できるので、半導体チップ30を基板10に組み付けた後の温度特性調整検査が不要になり、製造工程を簡略化できるという利点もある。
(第9実施形態)
本実施形態では、上記各実施形態と異なる部分について説明する。本実施形態では、ボンディングワイヤで半導体チップ30の構造と基板10の電気回路とを接続しなくても半導体チップ30の構造と基板10の電気回路とを電気的に接続することが特徴となっている。
具体的には、第1実施形態で説明した製造方法において、図2(a)に示す接着剤工程では、図15(a)に示すように接着剤20として、半導体ウェハ40の一面41を露出させる開口部21を有するものを半導体ウェハ40の一面41に配置する。すなわち、半導体ウェハ40の一面41に形成された図示しないパッドが接着剤20で覆われないように開口部21を設ける。
また、図15(b)に示すように、開口部21に導電性接着剤22を配置する。具体的には、半導体ウェハ40の一面41側に形成された図示しないパッドの上にスクリーン印刷の方法やディスペンス工程による方法により導電性接着剤22を配置する。この図示しないパッドは、半導体ウェハ40の他面42側の構造と貫通電極等で電気的に接続されている。
続いてダイシング工程を行い、この後の実装工程では、基板10には導電性接着剤22に対応した位置にパッドが形成されたものを用意する。そして、図16に示すように、半導体チップ30を基板10に実装することで導電性接着剤22を介して半導体チップ30と基板10とを電気的に接続する。
以上のように、接着剤20に予め開口部21を設けてこの開口部21に導電性接着剤22を配置することにより、ワイヤボンディングを行わずに導電性接着剤22を介して半導体チップ30と基板10とを電気的に接続することができる。このため、ワイヤボンディング工程を省略することができる。
接着剤20に設ける開口部21は貫通孔ではなく、接着剤20の側面が内側に凹んだり、接着剤20の四隅のいずれかの角が取れたりしたものでも良い。もちろん、本実施形態においても第2〜第6実施形態で示したカバーフィルム52を用いても良いし、第7実施形態で示した保護材60を用いても良い。
(第10実施形態)
本実施形態では、第9実施形態と異なる部分について説明する。図17に示すように、接着剤20に開口部21を設けるのではなく、接着剤20を半導体チップ30の端に例えばディスペンス工程で塗布する。また、半導体チップ30のうち接着剤20を配置した裏面32において接着剤20が配置された側とは反対側にパッド33を設ける。
このように、半導体チップ30の裏面32の一部分に接着剤20を設けた場合は半導体チップ30を片持ちで基板10に実装することができる。これにより、用いる接着剤20の面積が上記各実施形態よりも小さくなるので、さらに低応力化が可能となる。
(第11実施形態)
本実施形態では、第1実施形態と異なる部分について説明する。本実施形態では、接着剤20のうちの一部の仮硬化のタイミングをずらすことが特徴となっている。このため、準備工程の後の図2(a)に示す接着剤工程では、図18に示すように、接着剤20として、当該接着剤20の一部をカプセル23に封入したものを、半導体ウェハ40の一面41のうち所定の位置に配置する。なお、図18では半導体ウェハ40のうちの1つの半導体チップ30を図示している。
カプセル23は中空球状の容器であり、いわゆる殻である。カプセル23の材料として、接着剤20を硬化させる成分が含まれていないものが採用される。例えばアクリル樹脂が採用される。また、カプセル23のサイズは、例えば100μmのオーダーである。カプセル23は接着剤工程の後工程で水が用いられる場合も考慮して防水性を有していることが好ましい。そして、多数のカプセル23を予め接着剤20に混入させている。接着剤20に混入させるカプセル23の数は、接着剤20の粘度や接着剤20を仮硬化したときの接着剤20の仮硬化形状等に応じて決まる。
このように、接着剤20は、その一部がカプセル23に封入されているので、カプセル23の中の接着剤20とカプセル23の外の接着剤20とは完全に分離されている。言い換えると、カプセル23の中の接着剤20はカプセル23が破壊されない限りカプセル23の外部の影響を受けない。
そして、接着剤20を半導体ウェハ40の一面41に配置すると、図18に示されるように、接着剤20の外縁部に角が立った形状になる。つまり、接着剤20の中央部に溝24が形成された状態となる。これは、マスク50を用いて接着剤20を半導体ウェハ40の一面41にスクリーン印刷した後、半導体ウェハ40からマスク50を持ち上げたときに、マスク50の開口部に付着した接着剤20が持ち上げられたためである。
なお、接着剤20の外縁部の角が立たないように接着剤20の粘度を下げることが考えられる。しかし、接着剤20の外縁部が形状を保持できずに垂れてしまう。その結果、接着剤20は中央部が突出した円錐のような形状となるため、接着剤20と基板10との接着面積を確保できない。したがって、接着剤20の粘度を下げることは好ましくない。
続いて、図2(b)に示す仮硬化工程において接着剤20のうちの一部分を仮硬化する。これにより、カプセル23の中の接着剤20を仮硬化させずにカプセル23の外に位置する接着剤20を仮硬化する。すなわち、カプセル23の中の接着剤20についての仮硬化のタイミングを時間的に変化させる。具体的には、接着剤20の一部をカプセル23に封入することにより、カプセル23の中の接着剤20を仮硬化するタイミングを、カプセル23の外の接着剤20を仮硬化するタイミングよりも遅らせる。
そして、図2(c)に示すダイシング工程を行った後の図2(d)に示す実装工程では、図19に示すように、熱を加えて接着剤20を本硬化する。このとき、カプセル23を構成するアクリル樹脂は例えば80℃で分解する。すなわち、接着剤20を本硬化するために接着剤20に与える熱によってカプセル23を破壊する。つまり、カプセル23の中の接着剤20の硬化タイミングは仮硬化工程のタイミングではなくこの実装工程のタイミングとなる。このようにして、仮硬化工程で仮硬化していない接着剤20すなわちカプセル23に封入した接着剤20、及び、仮硬化工程で仮硬化した接着剤20を介して、基板10に半導体チップ30を実装する。
そして、上記のようにカプセル23を破壊することにより、図20に示すように、仮硬化していないカプセル23に封入されていた流動性のある接着剤20がカプセル23から流れ出て仮硬化した接着剤20の溝24と基板10との間の隙間を埋める。このため、仮硬化した接着剤20の溝24と外部とが繋がってしまうリークパスを無くすことができる。また、基板10に対する接着剤20の接着面積及びシール性を確保することができる。
なお、上述の図18〜図20では、接着剤20の厚みが基板10や半導体チップ30の厚みよりも厚く描かれているが、これは接着剤20の形状を模式的に理解できるようにしたためである。したがって、実際には図1のように接着剤20は基板10や半導体チップ30よりも十分薄い。
このようなリークパス解消の効果は、半導体チップ30として圧力センサを採用した場合には特に有効である。例えば、圧力センサが相対圧を検出するように構成されている場合、図21(a)及び図21(b)に示されるように、基板10は圧力媒体を導入するための貫通孔11を有している。また、半導体チップ30は、裏面32に凹部34が形成されたことにより薄膜化されたダイヤフラム35を有している。ダイヤフラム35が半導体チップ30の表面31側から受ける圧力と基板10の貫通孔11を介して裏面32側から受ける圧力との圧力差によってたわみ、このたわみ量に応じて相対圧が検出される構成となっている。
上記のような相対圧を検出する圧力センサが半導体チップ30に形成されている場合、基板10の表面31側の空間と裏面32側の空間とが完全に分離されていることが必要である。言い換えると、半導体チップ30が、ダイヤフラム35の周囲を一周するように基板10の裏面32に設けられた接着剤20によって基板10に接合されていることが必要である。そして、接着剤20の全体を同じタイミングで一度に仮硬化した場合、図21(b)に示されるように接着剤20の一部で基板10との接着面積を確保できずにリークパス25が発生してしまう。これにより、相対圧を正確に測定できない可能性がある。
しかしながら、本発明のように接着剤20の一部の仮硬化のタイミングを遅らせることにより、図21(a)に示されるように、基板10に対して半導体チップ30のダイヤフラム35の周囲を一周途切れることなく接着剤20で接合することができる。すなわち、リークパス25を解消することができ、基板10の表面31側の空間と裏面32側の空間と完全に分離することができる。したがって、圧力センサにおいて相対圧を確実に検出できるようにすることができる。
(第12実施形態)
本実施形態では、第11実施形態と異なる部分について説明する。本実施形態では、実装工程において、接着剤20に混入させたカプセル23を機械的に破壊することが特徴となっている。
具体的には、図22に示すように、基板10のうちの実装面が鏡面加工されていないものを用意する。すなわち、基板10の実装面は凹凸形状12になっている。なお、カプセル23を破壊しやすくするために、基板10の凹凸形状12を積極的に形成しても良い。また、凹凸形状12は基板10のうち少なくとも半導体チップ30が実装される位置に形成されていれば良い。
そして、図22に示すように、仮硬化した接着剤20に基板10の荷重をかけて基板10を振動させる。これにより、基板10の凹凸形状12によってカプセル23を破壊する。この場合、仮硬化した接着剤20の表面側に位置するカプセル23を主に破壊することとなる。
以上のように、基板10の凹凸形状12によって機械的にカプセル23を破壊することもできる。なお、カプセル23の材料として機械的に破壊しやすい樹脂を選択しても良い。また、基板10ではなく半導体チップ30を振動させても良い。
(第13実施形態)
本実施形態では、第11、第12実施形態と異なる部分について説明する。本実施形態では、実装工程において、接着剤20に混入させたカプセル23を化学的に破壊することが特徴となっている。
具体的には、上述のようにカプセル23の殻としてアクリル樹脂を用いているので、図23に示すように、基板10のうちの実装面にアクリル樹脂を溶かすことができるアセトン等の有機溶媒13を塗布したものを用意する。もちろん、カプセル23の殻として他の樹脂を採用した場合には当該樹脂を溶かすことができる有機溶媒13を基板10の実装面に塗布すれば良い。
そして、図23に示すように、基板10を仮硬化した接着剤20に押しつけることにより、有機溶媒13によってカプセル23を溶かして破壊する。この場合、仮硬化した接着剤20の表面に位置するカプセル23を破壊することとなる。
以上のように、カプセル23を溶かすことによって化学的にカプセル23を破壊することもできる。なお、半導体チップ30を基板10側に移動させて有機溶媒13をカプセル23に接触させても良い。
(他の実施形態)
上記各実施形態で示された半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、上記各実施形態で示した半導体装置の構成は最小構成であり、当該半導体装置を他の基板やパッケージ等に実装しても構わない。また、半導体チップ30を複数積層する場合にも、上記のように半導体ウェハ40に接着剤20を設けてダイシングカットした半導体チップ30を順に積層していけば良い。
第11〜第13実施形態で示されたカプセル23については、第2〜第10実施形態の接着剤20に採用しても良い。また、上述のカプセル23を破壊する方法は一例である。したがって、例えばレーザによる加熱や有機溶媒13以外の他の液体等によってカプセル23を破壊しても良い。
10 基板
20 接着剤
21 開口部
22 導電性接着剤
30 半導体チップ
40 半導体ウェハ
52 カバーフィルム
57 スリット(凹凸構造)
58 突起(凹凸構造)
60 保護材

Claims (16)

  1. 半導体ウェハ(40)を用意する準備工程と、
    前記半導体ウェハ(40)の一面(41)のうちの所定の位置に接着剤(20)を配置する接着剤工程と、
    前記半導体ウェハ(40)をダイシングカットすることにより、前記半導体ウェハ(40)を個々の半導体チップ(30)に分割するダイシング工程と、
    基板(10)を用意し、前記基板(10)に前記接着剤(20)を介して前記半導体チップ(30)を実装する実装工程と、を含み、
    さらに、前記接着剤(20)を仮硬化する仮硬化工程を含んでおり、
    前記仮硬化工程は、前記接着剤工程の前、または、前記接着剤工程の後、のいずれか一方のタイミングで行うことにより前記接着剤(20)を仮硬化し、
    前記仮硬化工程は、前記ダイシング工程の前に行うことを特徴とする半導体装置の製造方法。
  2. 前記接着剤(20)のうち前記半導体ウェハ(40)に接触しない部分をカバーフィルム(52)で覆うカバーフィルム工程を含んでいることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記カバーフィルム工程は、前記接着剤工程後であって前記仮硬化工程の後、前記ダイシング工程の前に行い、前記カバーフィルム(52)で前記接着剤(20)を覆うと共に、前記半導体ウェハ(40)の一面(41)のうち前記接着剤(20)が配置されていない領域を前記カバーフィルム(52)で覆うことを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記半導体ウェハ(40)の一面(41)に前記接着剤(20)を配置する前であって前記仮硬化工程の前に前記カバーフィルム工程を行い、
    前記カバーフィルム工程の後に前記仮硬化工程を行い、
    前記仮硬化工程の後に前記接着剤工程を行うことにより、前記半導体ウェハ(40)の一面(41)のうち前記接着剤(20)が配置されていない領域を前記カバーフィルム(52)で覆うことを特徴とする請求項2に記載の半導体装置の製造方法。
  5. 前記半導体ウェハ(40)の一面(41)に前記接着剤(20)を配置する前であって前記仮硬化工程の前に前記カバーフィルム工程を行い、
    前記カバーフィルム工程の後に前記接着剤工程を行うことにより、前記半導体ウェハ(40)の一面(41)のうち前記接着剤(20)が配置されていない領域を前記カバーフィルム(52)で覆い、
    この後、前記仮硬化工程を行うことを特徴とする請求項2に記載の半導体装置の製造方法。
  6. 前記カバーフィルム工程では、前記カバーフィルム(52)として、当該カバーフィルム(52)のうち前記半導体ウェハ(40)の一面(41)側の表面(55)に凹凸構造(57、58)が設けられたものを用いることを特徴とする請求項2ないし5のいずれか1つに記載の半導体装置の製造方法。
  7. 前記ダイシング工程では、前記半導体ウェハ(40)の一面(41)とは反対側の他面(42)側から前記半導体ウェハ(40)をダイシングカットすると共に、前記カバーフィルム(52)をハーフカットすることを特徴とする請求項2ないし6のいずれか1つに記載の半導体装置の製造方法。
  8. 前記ダイシング工程では、前記カバーフィルム(52)側から前記カバーフィルム(52)及び前記半導体ウェハ(40)をダイシングカットすることを特徴とする請求項2ないし6のいずれか1つに記載の半導体装置の製造方法。
  9. 前記接着剤工程及び前記仮硬化工程の後、前記ダイシング工程の前に、前記半導体ウェハ(40)の一面(41)のうち前記接着剤(20)が配置されていない領域に、前記接着剤(20)よりも硬い保護材(60)を配置する保護材工程を含み、
    前記ダイシング工程では、前記半導体ウェハ(40)の一面(41)に前記保護材(60)が配置された状態で前記半導体ウェハ(40)をダイシングカットすることを特徴とする請求項1に記載の半導体装置の製造方法。
  10. 実装工程では、前記半導体チップ(30)に前記保護材(60)を残したまま、前記半導体チップ(30)を前記基板(10)に実装することを特徴とする請求項9に記載の半導体装置の製造方法。
  11. 前記接着剤工程では、前記接着剤(20)をスクリーン印刷することを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置の製造方法。
  12. 前記仮硬化工程では、前記接着剤(20)のうちの一部分を仮硬化し、
    前記実装工程では、前記接着剤(20)のうち前記仮硬化工程で仮硬化した部分及び前記仮硬化工程で仮硬化していない部分を介して前記基板(10)に前記半導体チップ(30)を実装することを特徴とする請求項1ないし11のいずれか1つに記載の半導体装置の製造方法。
  13. 前記接着剤工程では、前記接着剤(20)として当該接着剤(20)の一部をカプセル(23)に封入したものを用い、
    前記仮硬化工程では、前記接着剤(20)のうち前記カプセル(23)の外に位置する部分を仮硬化し、
    前記実装工程では、前記カプセル(23)を破壊すると共に、前記カプセル(23)に封入した接着剤(20)及び前記仮硬化工程で仮硬化した接着剤(20)を介して前記基板(10)に前記半導体チップ(30)を実装することを特徴とする請求項12に記載の半導体装置の製造方法。
  14. 前記接着剤工程では、前記接着剤(20)の平面パターンが丸、十字、多角形のいずれかとなるように前記接着剤(20)を配置することを特徴とする請求項1ないし13のいずれか1つに半導体装置の製造方法。
  15. 前記接着剤工程では、前記接着剤(20)として、前記半導体ウェハ(40)の一面(41)を露出させる開口部(21)を有するものを前記半導体ウェハ(40)の一面(41)に配置すると共に、前記開口部(21)に導電性接着剤(22)を配置し、
    前記実装工程では、前記導電性接着剤(22)を介して前記半導体チップ(30)と前記基板(10)とを電気的に接続することを特徴とする請求項1ないし14のいずれか1つに記載の半導体装置の製造方法。
  16. 前記接着剤工程では、前記接着剤(20)としてシリコーン系接着剤を用いることを特徴とする請求項1ないし15のいずれか1つに記載の半導体装置の製造方法。
JP2013020067A 2012-07-12 2013-02-05 半導体装置の製造方法 Pending JP2014033177A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013020067A JP2014033177A (ja) 2012-07-12 2013-02-05 半導体装置の製造方法
PCT/JP2013/004255 WO2014010237A1 (ja) 2012-07-12 2013-07-10 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012156114 2012-07-12
JP2012156114 2012-07-12
JP2013020067A JP2014033177A (ja) 2012-07-12 2013-02-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014033177A true JP2014033177A (ja) 2014-02-20

Family

ID=49915718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013020067A Pending JP2014033177A (ja) 2012-07-12 2013-02-05 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2014033177A (ja)
WO (1) WO2014010237A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138024A (ja) * 2013-01-15 2014-07-28 Nagase Chemtex Corp 回路部材接合体の製造方法、回路部材接合体、ならびに回路部材
WO2019059189A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム、並びに、半導体装置及びその製造方法
WO2019059188A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム及びその製造方法、並びに、半導体装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156027A (ja) * 1999-11-30 2001-06-08 Lintec Corp 半導体装置の製造方法
JP2004006954A (ja) * 1997-03-24 2004-01-08 Seiko Epson Corp 半導体装置
JP2007165841A (ja) * 2005-11-16 2007-06-28 Denso Corp 半導体基板およびシートの接着方法
JP2011023692A (ja) * 2009-06-15 2011-02-03 Sekisui Chem Co Ltd ダイシング−ダイボンディングテープ及びその製造方法、並びに半導体チップの製造方法
JP2011109022A (ja) * 2009-11-20 2011-06-02 Hitachi Chem Co Ltd 半導体チップの製造方法及び加工用フィルム
JP2011222593A (ja) * 2010-04-05 2011-11-04 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2012084759A (ja) * 2010-10-14 2012-04-26 Denki Kagaku Kogyo Kk 電子部品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180442A (ja) * 1985-02-05 1986-08-13 Toshiba Corp 半導体装置の製造方法
JP4757398B2 (ja) * 2001-04-24 2011-08-24 Okiセミコンダクタ株式会社 半導体装置の製造方法
JP2011253940A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006954A (ja) * 1997-03-24 2004-01-08 Seiko Epson Corp 半導体装置
JP2001156027A (ja) * 1999-11-30 2001-06-08 Lintec Corp 半導体装置の製造方法
JP2007165841A (ja) * 2005-11-16 2007-06-28 Denso Corp 半導体基板およびシートの接着方法
JP2011023692A (ja) * 2009-06-15 2011-02-03 Sekisui Chem Co Ltd ダイシング−ダイボンディングテープ及びその製造方法、並びに半導体チップの製造方法
JP2011109022A (ja) * 2009-11-20 2011-06-02 Hitachi Chem Co Ltd 半導体チップの製造方法及び加工用フィルム
JP2011222593A (ja) * 2010-04-05 2011-11-04 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2012084759A (ja) * 2010-10-14 2012-04-26 Denki Kagaku Kogyo Kk 電子部品の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138024A (ja) * 2013-01-15 2014-07-28 Nagase Chemtex Corp 回路部材接合体の製造方法、回路部材接合体、ならびに回路部材
WO2019059189A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム、並びに、半導体装置及びその製造方法
WO2019059188A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム及びその製造方法、並びに、半導体装置及びその製造方法
CN111095505A (zh) * 2017-09-19 2020-05-01 日立化成株式会社 半导体装置制造用粘接膜及其制造方法、以及半导体装置及其制造方法
CN111133564A (zh) * 2017-09-19 2020-05-08 日立化成株式会社 半导体装置制造用粘接膜以及半导体装置及其制造方法
KR20200055011A (ko) * 2017-09-19 2020-05-20 히타치가세이가부시끼가이샤 반도체 장치 제조용 접착 필름 및 그 제조 방법, 그리고, 반도체 장치 및 그 제조 방법
JPWO2019059188A1 (ja) * 2017-09-19 2020-11-19 昭和電工マテリアルズ株式会社 半導体装置製造用接着フィルム及びその製造方法、並びに、半導体装置及びその製造方法
JPWO2019059189A1 (ja) * 2017-09-19 2020-11-26 昭和電工マテリアルズ株式会社 半導体装置製造用接着フィルム、並びに、半導体装置及びその製造方法
JP7338469B2 (ja) 2017-09-19 2023-09-05 株式会社レゾナック 半導体装置製造用接着フィルム
KR102578510B1 (ko) * 2017-09-19 2023-09-13 가부시끼가이샤 레조낙 반도체 장치 제조용 접착 필름 및 그 제조 방법, 그리고, 반도체 장치 및 그 제조 방법
CN111095505B (zh) * 2017-09-19 2023-12-15 株式会社力森诺科 半导体装置制造用粘接膜及其制造方法、以及半导体装置及其制造方法
TWI827551B (zh) * 2017-09-19 2024-01-01 日商力森諾科股份有限公司 半導體裝置製造用接著膜以及半導體裝置及其製造方法
CN111133564B (zh) * 2017-09-19 2024-02-13 株式会社力森诺科 半导体装置制造用粘接膜以及半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2014010237A1 (ja) 2014-01-16

Similar Documents

Publication Publication Date Title
JP6398008B2 (ja) フリップダイの組立方法、製造方法、装置及び電子機器
JP6271151B2 (ja) キャビティ型半導体パッケージおよびそのパッケージング方法
JP2010230655A (ja) センサ装置およびその製造方法
JP2009054979A (ja) 電子装置および電子装置の製造方法
JP2006139802A (ja) 半導体集積回路カードの製造方法
WO2014010237A1 (ja) 半導体装置の製造方法
WO2007037221A1 (ja) 機能素子パッケージ及びその製造方法
JP2008218744A (ja) 半導体装置の製造方法
JP2005535105A (ja) チップカード用電子マイクロサーキットのコンディショニング方法と、この方法により製造される電子マイクロサーキットモジュール
WO2010029655A1 (ja) 半導体装置
JP4678240B2 (ja) 半導体素子の製造方法
JP6059074B2 (ja) 半導体装置の製造方法
KR101967261B1 (ko) 이미지 센서 패키지 및 이것의 제조 방법
JP2005286284A (ja) 機能素子実装モジュール並びに光機能素子実装モジュール及びその製造方法
JP5775707B2 (ja) 半導体装置および半導体装置の製造方法
US11390519B2 (en) Method for manufacturing a MEMS sensor
JP6266350B2 (ja) 電子部品およびその製造方法
JP2013149874A (ja) 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
JP2009295900A (ja) 封止構造の製造方法
JP2008182026A (ja) 機能素子実装モジュールの製造方法
JP2008300462A (ja) 半導体装置の製造方法、および半導体装置
WO2012168959A1 (ja) 半導体チップ、これを備えた半導体装置および半導体チップの製造方法
JP6102263B2 (ja) 半導体装置の製造方法
JP5384693B2 (ja) 半導体パッケージ
JP2008118029A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151104