JP2013149874A - 多数個取り配線基板の組立体および多数個取り配線基板の組立方法 - Google Patents

多数個取り配線基板の組立体および多数個取り配線基板の組立方法 Download PDF

Info

Publication number
JP2013149874A
JP2013149874A JP2012010568A JP2012010568A JP2013149874A JP 2013149874 A JP2013149874 A JP 2013149874A JP 2012010568 A JP2012010568 A JP 2012010568A JP 2012010568 A JP2012010568 A JP 2012010568A JP 2013149874 A JP2013149874 A JP 2013149874A
Authority
JP
Japan
Prior art keywords
assembly
dummy
pad
assembly pad
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012010568A
Other languages
English (en)
Other versions
JP5761671B2 (ja
Inventor
Keizo Sakurai
敬三 櫻井
Mika Moriyama
美果 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2012010568A priority Critical patent/JP5761671B2/ja
Priority to KR1020120156032A priority patent/KR101893837B1/ko
Priority to TW102101943A priority patent/TWI552238B/zh
Publication of JP2013149874A publication Critical patent/JP2013149874A/ja
Application granted granted Critical
Publication of JP5761671B2 publication Critical patent/JP5761671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】寸法精度に優れる個別の配線基板を得ることが可能な多数個取り配線基板の組立体および組立方法を提供すること。
【解決手段】ベース基板１およびフレーム基板２のそれぞれの外周部に枠状の捨て代領域Ｙを一体的に設けるとともに、ベース基板１の捨て代領域Ｙの上面に第１のダミーの組立用パッド６と、フレーム基板２の捨て代領域Ｙの下面における第１のダミーの組立用パッド６と部分的に重なる位置にその重心が第１のダミーの組立用パッド６の重心よりも捨て代領域Ｙの中央部側に位置する第２のダミーの組立用パッド９とを設けるとともに第１のダミーの組立用パッド６と第２の組立用パッド９とを半田を介して接合した。
【選択図】図１

Description

本発明は、個別の配線基板となる多数の製品領域が中央部に一体的に配列形成されているとともに外周部に枠状の捨て代領域が一体的に形成されており、平板状のベース基板上に、このベース基板における各製品領域の中央部を露出させる開口部を有するフレーム基板を半田付けにより接合して成る多数個取り配線基板の組立体およびその組立方法に関するものである。
従来、半導体素子等の小型の電子部品を搭載するための配線基板は、多数の個別の配線基板となる製品領域が大型のパネルの中央部に縦横の並びに一体的に形成された多数個取り配線基板の形態で製作される。また、このような多数個取り配線基板において電子部品を収容するためのキャビティーを各製品領域に形成する必要がある場合、平板状のベース基板の上に、各製品領域に対応してキャビティーを形成するための開口部を有するフレーム基板を接合させた組立体により多数個取り配線基板を形成する場合がある。
このような多数個取り配線基板の組立体の従来例を図６に示す。なお、図６において（ａ）は、従来の多数個取り配線基板の組立体２０の概略断面図であり、（ｂ）は、従来の配線基板の組立体２０の上面図である。図６に示すように、従来の多数個取り配線基板の組立体２０は、ベース基板１１の上面にフレーム基板１２を接合させて成る。また、組立体２０の中央部には、それぞれが個別の配線基板となる多数の製品領域Ｘが縦横の並びに一体的に設けられており、組立体２０の外周部には、枠状の捨て代領域Ｙが一体的に設けられている。製品領域Ｘは、例えば一辺の大きさがそれぞれ数ｍｍ〜数十ｍｍの四角形状である。なお、図６では、簡便のため縦横に２列ずつ、計４個の製品領域Ｘを配列した例を示している。しかしながら、実際の組立体２０においては、製品領域Ｘは、縦横それぞれ数列から数百列の並びに配列され、通常であれば数十〜数万個の製品領域Ｘが配列される。そのため、組立体２０は、縦横がそれぞれ数十〜数百ｍｍ程度の大きさである。
ベース基板１１およびフレーム基板１２は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料と、銅を主体とする導体層とを多層に積層して成り、周知のビルドアップ法により形成されている。なお、ベース基板１１およびフレーム基板１２の厚みは、それぞれ数十〜数百μｍ程度である。
ベース基板１１は、各製品領域Ｘの上面中央部に、例えば半導体素子等の電子部品Ｅの電極が接続される電子部品接続パッド１３を有している。電子部品接続パッド１３は、直径が数十〜数百μｍ程度の円形である。これらの電子部品接続パッド１３には、電子部品Ｅの電極が第１の半田バンプＢ１を介して接続される。また、またベース基板１１の各製品領域Ｘの下面には、外部の電気回路基板と接続するための第１の外部接続パッド１４が形成されている。第１の外部接続パッド１４は、直径が数百μｍ程度の円形である。これらの第１の外部接続パッド１４は、外部の電気回路基板の配線導体に半田を介して接続される。さらに、ベース基板１１は、各製品領域Ｘの上面外周部に、フレーム基板１２と接合するための第１の組立用パッド１５を有している。この第１の組立用パッド１５は、直径が数十〜数百μｍ程度の円形である。なお、各製品領域Ｘにおける電子部品接続パッド１３と第１の外部接続パッド１４と第１の組立用パッド１５とは、ベース基板１１の内部や表面に形成した図示しない配線導体により所定のもの同士が互いに電気的に接続されている。
フレーム基板１２は、各製品領域Ｘの中央部に開口部Ａを有している。開口部Ａは、電子部品Ｅを囲繞する大きさであり、ベース基板１１における各製品領域Ｘの上面中央部を露出させている。また、フレーム基板１２の各製品領域Ｘの下面には、ベース基板１１における第１の組立用パッド１５と重なる位置に第２の組立用パッド１６が形成されている。この第２の組立用パッド１６の大きさはベース基板１１における第１の組立用パッド１５と実質的に同じ大きさである。そして、第１の組立用パッド１５と第２の組立用パッド１６とを第２の半田バンプＢ２を介して接続することによって、ベース基板１１とフレーム基板１２とが接合されている。さらに、フレーム基板１２の上面には、第２の外部接続パッド１７が形成されている。第２の外部接続パッド１７の大きさは数十〜数百μｍ程度である。この第２の外部接続パッド１７は、例えば、他の電気回路基板の配線導体に半田を介して接続される。なお、第２の外部接続パッド１７は、他の電気回路基板に接続される代わりに、他の電子部品と接続されたり、あるいは電気検査用のテストプローブと接続されたりする場合もある。
さらに、組立体２０は、ベース基板１１とフレーム基板１２との間に第１の封止樹脂Ｆ１が充填されている。第１の封止樹脂Ｆ１は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料からなり、ベース基板１１とフレーム基板１２との接合を強固なものとするとともに、ベース基板１１とフレーム基板１２との間の隙間を充填して両者間の気密性を高める作用をなす。また、電子部品Ｅが収容された開口部Ａ内には、第２の封止樹脂Ｆ２が充填される。第２の封止樹脂Ｆ２は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料からなり、電子部品Ｅを気密に封止する作用をなす。
ここで、このような組立体２０の組立方法を図７を参照して説明する。まず、図７（ａ）に示すように、ベース基板１１とフレーム基板１２とを準備する。次に、図７（ｂ）に示すように、ベース基板１１における電子部品接続パッド１３に第１の半田バンプＢ１を溶着するとともに、第１の組立用パッド１５に第２の半田バンプＢ２を溶着する。次に、図７（ｃ）に示すように、第２の半田バンプＢ２上に第２の組立用パッド１６を当接させるとともに第２の半田バンプＢ２を溶融させることによって、第１の組立用パッド１５と第２の組立用パッド１６とを第２の半田バンプＢ２を介して接続することによってベース基板１１上にフレーム基板１２が接合される。しかる後、ベース基板１１とフレーム基板１２との間に第１の封止樹脂Ｆ１を充填すれば、組立体２０が完成する。
しかしながら、この従来の多数個取り配線基板の組立体２０によれば、フレーム基板１２は、上述したように、厚みが数十〜数百μｍ程度と薄いとともに、縦横が数十〜数百ｍｍと大きく、さらに各製品領域Ｘに開口部Ａを有することから、その剛性が低いものとなっている。そのため、ベース基板１１上にフレーム基板１２を接合する際に、第１の組立用パッド１５と第２の組立用パッド１６とを半田バンプＢ２を介して接続すると、フレーム基板１２の自重や半田バンプＢ２の張力等によりフレーム基板１２に撓みが発生していまい、その結果、各製品領域Ｘにおける厚みに大きなバラツキが発生して寸法精度に優れる個別の配線基板を提供することが困難であるという問題点を有していた。
特開２０１１−９５０５号公報
本発明が解決しようとする課題は、中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されており、前記製品領域のそれぞれの上面外周部に複数の第１の組立用パッドが形成されて成る平板状のベース基板と、中央部における前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域が一体的に配列形成されており、下面における前記第１の組立用パッドと重なる位置に第２の組立用パッドを有するフレーム基板とからなり、前記第１の組立用パッドと前記第２の組立用パッドとを半田により接合して成る多数個取り配線基板の組立体において、各製品領域における厚みバラツキが小さく、寸法精度に優れる個別の配線基板を得ることが可能な多数個取り配線基板の組立体および組立方法を提供することにある。
本発明の多数個取り配線基板の組立体は、中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されており、前記製品領域のそれぞれの上面外周部に複数の第１の組立用パッドが形成されて成る平板状のベース基板と、中央部における前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域が一体的に配列形成されており、下面における前記第１の組立用パッドと重なる位置に第２の組立用パッドを有するフレーム基板とからなり、前記第１の組立用パッドと前記第２の組立用パッドとを半田により接合して成る多数個取り配線基板の組立体において、前記ベース基板および前記フレーム基板のそれぞれの外周部に前記製品領域を囲繞する枠状の捨て代領域を一体的に設けるとともに、前記ベース基板の捨て代領域の上面に第１のダミーの組立用パッドと、前記フレーム基板の捨て代領域の下面における前記第１のダミーの組立用パッドと部分的に重なる位置にその重心が前記第１のダミーの組立用パッドの重心よりも該捨て代領域の中央部側に位置する第２のダミーの組立用パッドとを設けるとともに前記第１のダミーの組立用パッドと前記第２のダミーの組立用パッドとを半田を介して接合してなることを特徴とするものである。
また、本発明の多数個取り配線基板の組立方法は、中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されているとともに外周部に該製品領域を取り囲む枠状の捨て代領域が一体的に形成されてなり、前記製品領域のそれぞれの上面外周部に複数の第１の組立用パッドが形成されているとともに前記捨て代領域の上面に複数の第１のダミーの組立用パッドが形成されて成る平板状のベース基板と、中央部おける前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域を一体的に有するとともに外周部に該製品領域を取り囲む捨て代領域を有し、下面における前記第１の組立用パッドと重なる位置に第２の組立用パッドを有するとともに下面における前記第１のダミーの組立用パッドと部分的に重なる位置にその重心が前記第１のダミーの組立用パッドの重心よりも前記捨て代領域の中央部側に位置する第２のダミーの組立用パッドを有するフレーム基板とを準備する工程と、前記ベース基板上に前記フレーム基板を、第１の組立用パッドと第２の組立用パッドとが間に半田を介して重なるとともに前記第１のダミーの組立用パッドと第２のダミーの組立用パッドとが間に半田を介して部分的に重なるように載置する工程と、前記第１の組立用パッドと第２の組立用パッドとの間の半田および前記第１のダミーの組立用パッドと第２のダミーの組立用パッドとの間の半田を溶融させて前記第１の組立用パッドと前記第２の組立用パッドとを、および前記第１のダミーの組立用パッドと第２のダミーの組立用パッドとを半田を介して接合することを特徴とするものである。
本発明の多数個取り配線基板の組立体および組立方法によれば、ベース基板の捨て代領域の上面に第１のダミーの組立用パッドと、フレーム基板の捨て代領域の下面における前記第１のダミーの組立用パッドと部分的に重なる位置にその重心が前記第１のダミーの組立用パッドの重心よりも該捨て代領域の中央部側に位置する第２のダミーの組立用パッドとを設けるとともに前記第１のダミーの組立用パッドと前記第２のダミーの組立用パッドとを半田を介して接合することから、第１のダミーの組立用パッドと第２のダミーの組立用パッドとを接合する半田によりフレーム基板の捨て代領域を外周側へ引っ張る張力が働き、それによりフレーム基板が撓むことが有効に防止される。したがって、各製品領域における厚みバラツキが小さく、寸法精度に優れる個別の配線基板を得ることが可能な多数個取り配線基板の組立体を提供することができる。
図１は、本発明の多数個取り配線基板の組立体の実施形態の一例を示す概略断面図および概略上面図である。 図２は、図１に示す組立体の構造を説明するための部分透視断面図および部分透視上面図である。 図３は、図１に示す組立体の組立方法を説明するための工程毎の概略断面図である。 図４は、本発明の多数個取り配線基板の組立体の実施形態の他の例を示す部分透視上面図てる。 図５は、本発明の多数個取り配線基板の組立体の実施形態のさらに他の例を示す部分透視上面図である。 図６は、従来の多数個取り配線基板の組立体を示す概略断面図および概略平面図である。 図７は、図６に示す組立体の組立方法を説明するための工程毎の概略断面図である。
次に、本発明の多数個取り配線基板の組立体およびその組立方法の実施形態の一例について、添付の図１〜図３を参照して説明する。
まず、図１に本例の多数個取り配線基板の組立体１０を示す。なお、図１において（ａ）は、本例の多数個取り配線基板の組立体１０の概略断面図であり、（ｂ）はその概略上面図である。図１に示すように、本例の組立体１０は、ベース基板１の上面にフレーム基板２を接合してなる。また、組立体１０の中央部には、それぞれが個別の配線基板となる複数の製品領域Ｘが縦横の並びに一体的に配列形成されており、組立体１０の外周部には、複数の製品領域Ｘを囲繞するようにして枠状の捨て代領域Ｙが一体的に形成されている。なお、図１〜図３では、簡便のため縦横に２列ずつ、計４個の製品領域Ｘを配列した例を示している。しかしながら、実際の組立体１０においては、製品領域Ｘは、縦横それぞれ数列から数百列の並びに配列され、通常であれば数十〜数万個の製品領域Ｘが配列される。そのため、組立体１０は、縦横がそれぞれ数十〜数百ｍｍ程度の大きさである。
ベース基板１やフレーム基板２は、例えばエポキシ樹脂等の熱硬化性樹脂を含有する樹脂系の電気絶縁材料から成る絶縁層と、銅箔や銅めっき等の銅から成る導体層とを周知のビルドアップ法により多層に積層して成る。これらのベース基板１およびフレーム基板２の厚みは、それぞれ数十〜数百μｍ程度である。
ベース基板１は、各製品領域Ｘの上面中央部に、例えば半導体素子等の電子部品Ｅの電極が接続される複数の電子部品接続パッド３を有している。電子部品接続パッド３は、直径が数十〜数百μｍ程度の円形をしており、導体層により形成されている。これらの電子部品接続パッド３には、電子部品Ｅの電極が半田バンプＢ１を介して接続される。
また、またベース基板１の各製品領域Ｘの下面には、外部の電気回路基板と接続するための複数の第１の外部接続パッド４が形成されている。第１の外部接続パッド４は、直径が数百μｍ程度の円形をしており、導体層により形成されている。これらの第１の外部接続パッド４は、外部の電気回路基板の配線導体に半田を介して接続される。
さらに、ベース基板１は、各製品領域Ｘの上面外周部に、フレーム基板２と接合するための複数の第１の組立用パッド５を有している。これらの第１の組立用パッド５は、直径が数十〜数百μｍ程度の円形であり、導体層により形成されている。なお、各製品領域Ｘにおける電子部品接続パッド３と第１の外部接続パッド４と第１の組立用パッド５とは、ベース基板１の内部や表面に形成された図示しない配線導体により所定のもの同士が必要に応じて互いに電気的に接続されている。
またさらに、ベース基板１は、捨て代領域Ｙの上面に、フレーム基板２と接合するための複数の第１のダミーの組立用パッド６を有している。これらの第１のダミーの組立用パッド６は、例えば直径が数十〜数千μｍの円形であり、導体層により形成されている。これらの第１のダミーの組立用パッド６は、捨て代領域Ｙに沿った環状の配列に形成されている。
フレーム基板２は、各製品領域Ｘの中央部に開口部Ａを有している。開口部Ａは、電子部品Ｅを囲繞する大きさであり、ベース基板１における各製品領域Ｘの上面中央部を露出させている。また、フレーム基板２の各製品領域Ｘの下面には、ベース基板１における第１の組立用パッド５と重なる位置に複数の第２の組立用パッド７が形成されている。この第２の組立用パッド７の形状および大きさはベース基板１における第１の組立用パッド５と実質的に同じ大きさであり、導体層により形成されている。
また、フレーム基板２の上面には、複数の第２の外部接続パッド８が形成されている。第２の外部接続パッド８は、直径が数十〜数百μｍ程度の円形であり、導体層により形成されている。この第２の外部接続パッド８は、例えば他の電気回路基板の配線導体に半田を介して接続される。あるいは、第２の外部接続パッド８は、他の電子部品と接続されたり、電気検査用のテストプローブと接続されたりする。なお、第２の組立用パッド７と第２の外部接続パッド８とは、フレーム基板２の内部に形成された図示しない配線導体により所定のもの同士が互いに電気的に接続されている。
さらに、フレーム基板２は、捨て代領域Ｙの下面に複数の第２のダミーの組立用パッド９を有している。第２のダミーの組立用パッド９は、例えば直径が数十〜数千μｍの円形であり、導体層により形成されている。これらの第２のダミーの組立用パッド９は、第１のダミーの組立用パッド６と部分的に重なる位置に形成されている。
そして、第１の組立用パッド５と第２の組立用パッド７とを第２の半田バンプＢ２を介して接続するとともに、第１のダミーの組立用パッド６と第２のダミーの組立用パッド９とを第３の半田バンプＢ３を介して接続することによって、ベース基板１とフレーム基板２とが接合されている。
さらに、組立１０は、ベース基板１とフレーム基板２との間に第１の封止樹脂Ｆ１が充填されている。第１の封止樹脂Ｆ１は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料からなり、ベース基板１とフレーム基板２との接合を強固なものとするとともに、ベース基板１とフレーム基板２との間の隙間を充填して両者間の気密性を高める作用をなす。また、電子部品Ｅが収容された開口部Ａ内には、第２の封止樹脂Ｆ２が充填される。第２の封止樹脂Ｆ２は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料からなり、電子部品Ｅを気密に封止する作用をなす。
ところで、本例の多数個取り配線基板の組立体１０においては、図２に示すように、ベース基板１に形成された第１のダミーの組立用パッド６とフレーム基板２に形成された第２のダミーの組立用パッド９とは、互いに部分的に重なり合うように配置されているとともに、第２のダミーの組立用パッド９が第１のダミーの組立用パッド６よりも捨て代領域Ｙの中央部側にずれて位置している。これにより第２のダミーの組立用パッド９における重心が、第１のダミーの組立用パッド６の重心よりも捨て代領域Ｙの中央部側に位置することとなる。そして、本発明においては、このことが重要である。このように、第２のダミーの組立用パッド９における重心が、第１のダミーの組立用パッド６の重心よりも捨て代領域Ｙの中央部側に位置することにより、後述するように、第３の半田バンプＢ３がフレーム基板２の捨て代領域Ｙを外周側に引っ張る張力が働き、それによりフレーム基板２が撓むことが有効に防止される。
ここで、このような組立体１０の組立方法を図３（ａ）〜（ｃ）を参照して説明する。まず、図３（ａ）に示すように、ベース基板１とフレーム基板２とを準備する。次に、図３（ｂ）に示すように、ベース基板１における電子部品接続パッド３に第１の半田バンプＢ１を溶着するとともに、第１の組立用パッド５に第２の半田バンプＢ２を、第１のダミーの組立用パッド６に半田バンプＢ３を溶着する。次に、図３（ｃ）に示すように、第２の半田バンプＢ２上に第２の組立用パッド７を、第３の半田バンプＢ３上に第２のダミーの組立用パッド９を当接させるとともに第２の半田バンプＢ２および第３の半田バンプＢ３をを溶融させることによって、第１の組立用パッド５と第２の組立用パッド７とを第２の半田バンプＢ２を介して接続するとともに第１のダミーの組立用パッド６と第２のダミーの組立用パッド９とを第３の半田バンプＢ３を介して接続することによってベース基板１上にフレーム基板２が接合される。
このとき、第２のダミーの組立用パッド９における重心が、第１のダミーの組立用パッド６の重心よりも捨て代領域Ｙの中央部側に位置することにより、図３（ｃ）に示すように、第３の半田バンプＢ３がフレーム基板２の捨て代領域Ｙを外周側に引っ張る張力Ｔが働き、それによりフレーム基板２が撓むことが有効に防止される。したがって、本例の多数個取り配線基板の組立体１０およびその組立方法によれば、各製品領域Ｘにおける厚みバラツキが小さく、寸法精度に優れる個別の配線基板を得ることが可能な多数個取り配線基板の組立体１０を提供することができる。しかる後、ベース基板１とフレーム基板２との間に第１の封止樹脂Ｆぬを充填すれば、組立体１０が完成する。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施形態の一例では、第１のダミーの組立用パッド６および第２のダミーの組立用パッド９は円形であったが、図４に示すように楕円形であっても良いし、あるいは図５に示すように三角形であっても良い。さらには図示しないが、長円形や涙滴形状、四角形や台形等の他の形状であっても良い。
１ ベース基板
２ フレーム基板
５ 第１の組立用パッド
６ 第１のダミーの組立用パッド
７ 第２の組立用パッド
９ 第２のダミーの組立用パッド
Ｂ２，Ｂ３ 半田
Ｘ 製品領域
Ｙ 捨て代領域

Claims (2)

  1. 中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されており、前記製品領域のそれぞれの上面外周部に複数の第１の組立用パッドが形成されて成る平板状のベース基板と、中央部における前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域が一体的に配列形成されており、下面における前記第１の組立用パッドと重なる位置に第２の組立用パッドを有するフレーム基板とからなり、前記第１の組立用パッドと前記第２の組立用パッドとを半田により接合して成る多数個取り配線基板の組立体において、前記ベース基板および前記フレーム基板のそれぞれの外周部に前記製品領域を囲繞する枠状の捨て代領域を一体的に設けるとともに、前記ベース基板の捨て代領域の上面に第１のダミーの組立用パッドと、前記フレーム基板の捨て代領域の下面における前記第１のダミーの組立用パッドと部分的に重なる位置にその重心が前記第１のダミーの組立用パッドの重心よりも該捨て代領域の中央部側に位置する第２のダミーの組立用パッドとを設けるとともに前記第１のダミーの組立用パッドと前記第２のダミーの組立用パッドとを半田を介して接合してなることを特徴とする多数個取り配線基板の組立体。
  2. 中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されているとともに外周部に該製品領域を取り囲む枠状の捨て代領域が一体的に形成されてなり、前記製品領域のそれぞれの上面外周部に複数の第１の組立用パッドが形成されているとともに前記捨て代領域の上面に複数の第１のダミーの組立用パッドが形成されて成る平板状のベース基板と、中央部おける前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域を一体的に有するとともに外周部に該製品領域を取り囲む捨て代領域を有し、下面における前記第１の組立用パッドと重なる位置に第２の組立用パッドを有するとともに下面における前記第１のダミーの組立用パッドと部分的に重なる位置にその重心が前記第１のダミーの組立用パッドの重心よりも前記捨て代領域の中央部側に位置する第２のダミーの組立用パッドを有するフレーム基板とを準備する工程と、前記ベース基板上に前記フレーム基板を、第１の組立用パッドと第２の組立用パッドとが間に半田を介して重なるとともに前記第１のダミーの組立用パッドと第２のダミーの組立用パッドとが間に半田を介して部分的に重なるように載置する工程と、前記第１の組立用パッドと第２の組立用パッドとの間の半田および前記第１のダミーの組立用パッドと第２のダミーの組立用パッドとの間の半田を溶融させて前記第１の組立用パッドと前記第２の組立用パッドとを、および前記第１のダミーの組立用パッドと第２のダミーの組立用パッドとを半田を介して接合することを特徴とする多数個取り配線基板の組立方法。
JP2012010568A 2012-01-23 2012-01-23 多数個取り配線基板の組立体および多数個取り配線基板の組立方法 Active JP5761671B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012010568A JP5761671B2 (ja) 2012-01-23 2012-01-23 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
KR1020120156032A KR101893837B1 (ko) 2012-01-23 2012-12-28 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법
TW102101943A TWI552238B (zh) 2012-01-23 2013-01-18 截取多個配線基板之組合件及截取多個配線基板之組合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012010568A JP5761671B2 (ja) 2012-01-23 2012-01-23 多数個取り配線基板の組立体および多数個取り配線基板の組立方法

Publications (2)

Publication Number Publication Date
JP2013149874A true JP2013149874A (ja) 2013-08-01
JP5761671B2 JP5761671B2 (ja) 2015-08-12

Family

ID=48996025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012010568A Active JP5761671B2 (ja) 2012-01-23 2012-01-23 多数個取り配線基板の組立体および多数個取り配線基板の組立方法

Country Status (3)

Country Link
JP (1) JP5761671B2 (ja)
KR (1) KR101893837B1 (ja)
TW (1) TWI552238B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
JPWO2020217951A1 (ja) * 2019-04-26 2020-10-29

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102486558B1 (ko) 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616521B2 (ja) * 1986-05-29 1994-03-02 日本電信電話株式会社 半導体装置
US20020189091A1 (en) * 2001-06-19 2002-12-19 Advanced Semiconductor Engineering, Inc. Method of making printed circuit board
JP2004006542A (ja) * 2002-05-31 2004-01-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2006253167A (ja) * 2005-03-08 2006-09-21 Nec Corp キャビティ構造プリント配線板の製造方法及び実装構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421863B2 (ja) * 2010-06-28 2014-02-19 新光電気工業株式会社 半導体パッケージの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616521B2 (ja) * 1986-05-29 1994-03-02 日本電信電話株式会社 半導体装置
US20020189091A1 (en) * 2001-06-19 2002-12-19 Advanced Semiconductor Engineering, Inc. Method of making printed circuit board
JP2004006542A (ja) * 2002-05-31 2004-01-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2006253167A (ja) * 2005-03-08 2006-09-21 Nec Corp キャビティ構造プリント配線板の製造方法及び実装構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
JPWO2015064642A1 (ja) * 2013-10-30 2017-03-09 京セラ株式会社 配線基板およびこれを用いた実装構造体
JPWO2020217951A1 (ja) * 2019-04-26 2020-10-29
WO2020217951A1 (ja) * 2019-04-26 2020-10-29 Tdk株式会社 集合基板及びその製造方法
TWI756659B (zh) * 2019-04-26 2022-03-01 日商Ｔｄｋ股份有限公司 集合基板及其製造方法
JP7380681B2 (ja) 2019-04-26 2023-11-15 Tdk株式会社 集合基板及びその製造方法

Also Published As

Publication number Publication date
KR101893837B1 (ko) 2018-08-31
TWI552238B (zh) 2016-10-01
JP5761671B2 (ja) 2015-08-12
KR20130086110A (ko) 2013-07-31
TW201347057A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
JP6520845B2 (ja) 電子部品装置、回路基板への電子部品装置の実装方法、および、回路基板への電子部品装置の実装構造
JP5277755B2 (ja) 電子部品
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
CN104900627B (zh) 半导体装置、半导体装置的制造方法、定位治具
KR101443968B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP5761671B2 (ja) 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
WO2012108469A1 (ja) 半導体装置および半導体装置の製造方法
JP6631905B2 (ja) マルチチップモジュールおよびその製造方法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2012015554A (ja) 半導体装置の製造方法、および積層型半導体装置の製造方法
JP6058962B2 (ja) 半導体素子収納用配線基板およびその製造方法
JP4833678B2 (ja) 圧電発振器の製造方法
JP5810206B1 (ja) 基板構造およびその製造方法
JP2014165481A (ja) 半導体素子実装体
WO2011077968A1 (ja) 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP2012227320A (ja) 半導体装置
TWI492358B (zh) 半導體封裝件及其製法
JP5935188B2 (ja) 配線基板およびその製造方法
KR101176350B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2009016371A (ja) シールド機能付きモジュールの製造方法
JP2018018890A (ja) 電子装置、及び、電子装置の製造方法
JP2018121039A (ja) 多数個取り配線基板
JP2018121040A (ja) 多数個取り配線基板
JP2013149744A (ja) 半導体装置
JP2018125508A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5761671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350