JP2018121039A - 多数個取り配線基板 - Google Patents
多数個取り配線基板 Download PDFInfo
- Publication number
- JP2018121039A JP2018121039A JP2017018364A JP2017018364A JP2018121039A JP 2018121039 A JP2018121039 A JP 2018121039A JP 2017018364 A JP2017018364 A JP 2017018364A JP 2017018364 A JP2017018364 A JP 2017018364A JP 2018121039 A JP2018121039 A JP 2018121039A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- substrate
- pad
- electronic element
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】支持基板との接合面に異物が残留することがない支持基板付きの多数個取り配線基板を提供すること。【解決手段】上面に電子素子Ｅの電極が接続される多数の電子素子接続パッド１７を有するとともに、下面に電気回路基板の接続導体と半田を介して接続される多数の外部接続パッド１８を有する小型の配線基板となる複数の製品領域１１が、各製品領域１１の周囲に切断除去される捨て代領域１２を伴って大型基板１０中に一体的に配列形成されて成る多数個取り配線基板１００であって、大型基板１０は、外部接続パッド１８に半田３０を介して接合された仮付けパッド２３を上面に有する支持基板２０により支持されている。【選択図】図１
Description
本発明は、半導体素子の電子素子を搭載するための小型の配線基板となる複数の製品領域が大型基板中に一体的に配列形成されて成る多数個取り配線基板に関するものである。
従来、半導体集積回路素子等の電子素子を搭載するための小型の配線基板を複数同時に取り扱う形態として多数個取り配線基板が用いられている。
この多数個取り配線基板は、１枚の大型基板中に多数の小型の配線基板となる製品領域を周囲に捨て代領域を伴って一体的に配列形成したものである。
この多数個取り配線基板においては、各製品領域に半導体集積回路素子等の電子素子を例えば半田バンプを介して搭載するとともに、その電子素子を例えばトランスファーモールド法により樹脂封止し、しかる後、切断領域に沿って切断することにより、小型の配線基板上に電子素子が実装された多数の電子装置が同時集約的に製造される。
ところが、近時、電子装置の薄型化の要求に伴い、電子素子を搭載するために用いられる多数個取り配線基板も薄型化している。そのため、多数個取り配線基板が僅かな力により大きく撓んでしまい易いものとなり、各製品領域に電子素子を搭載する際や搭載された電子素子を樹脂封止する際等に多数個取り配線基板を平坦に保つことができずに、電子素子の搭載や樹脂封止を良好に行うことが困難となってきている。
そこで、剛性を有する支持基板上に紫外線剥離型の粘着剤を介して多数個取り配線基板を支持しておき、電子素子の実装後に粘着剤に紫外線を照射して支持基板と多数個取り配線基板とを分離することが提案されている。
しかしながら、この方法によると、支持基板と多数個取り配線基板とを分離する際に、多数個取り基板に粘着剤の一部が異物として残留する危険性が高い。また、電子素子を半田バンプ等で接合する際の熱により接着剤の硬化が促進するため、分離時に製品に対して過度な応力が負荷されたり、それを抑制するために特殊な分離方法が必要となる可能性が高い。
本発明が解決しようとする課題は、支持基板を分離する際に、支持基板との接合面に異物が残留することがない支持基板付きの多数個取り配線基板を提供することにある。
本発明の多数個取り配線基板は、上面に電子素子の電極が接続される多数の電子素子接続パッドを有するとともに、下面に電気回路基板の接続導体と半田を介して接続される多数の外部接続パッドを有する小型の配線基板となる複数の製品領域が、該各製品領域の周囲に切断除去される捨て代領域を伴って大型基板中に一体的に配列形成されて成る多数個取り配線基板であって、前記大型基板は、前記外部接続パッドに半田を介して接合された仮付けパッドを上面に有する支持基板により支持されていることを特徴とするものである。
本発明の多数個取り配線基板によれば、下面に多数の外部接続パッドを有する小型の配線基板となる製品領域が一体的に配列形成されて成る大型基板の下面に、外部接続パッドに半田を介して接続された仮付けパッドを上面に有する補強用の支持基板が接合されていることから、支持基板を分離する際に、各製品領域の外部接続パッドに半田が残留するものの、外部接続パッドは、電気回路基板の接続導体に半田を介して接続されるものであることから、外部接続パッドに残留する半田は異物とはならない。
図１に、本発明の多数個取り配線基板の実施形態例を示す。図１において、１０は大型基板、２０は支持基板、３０は半田である。大型基板１０と支持基板２０とが半田３０を介して接合されることにより、本例の多数個取り配線基板１００が形成されている。
大型基板１０は、四角平板状である。大型基板１０は、多数の製品領域１１がその周囲に捨て代領域１２を伴って一体的に配列形成されている。製品領域１１は、半導体素子Ｅが実装される小型の配線基板となる領域である。捨て代領域１２は、大型基板１０の製造上や取扱い上で必要な領域であり、最終的には廃棄される部分である。
大型基板１０は、複数の絶縁層１３と導体層１４とを交互に積層して成るとともに、その最表面にソルダーレジスト層１５を被着して成る。
絶縁層１３は、例えばガラスクロス入りの熱硬化性樹脂から成る。熱硬化性樹脂としては、エポキシ樹脂やビスマレイミドトリアジン樹脂等が用いられる。絶縁層１３の厚みは、１５〜５０μｍ程度である。各絶縁層１３には複数のビアホール１６が形成されている。ビアホール１６の直径は、３０〜１００μｍ程度である。
導体層１４は、各絶縁層１３の表面およびビアホール１６の内部に被着されている。導体層１４は、例えば銅から成る。各絶縁層１３表面に被着された導体層１４の厚みは、５〜２５μｍ程度である。導体層１４は、各ビアホール１６内を完全に充填している。
ソルダーレジスト層１５は、感光性の熱硬化性樹脂から成る。感光性の熱硬化性樹脂としては、例えばアクリル変性エポキシ樹脂等が用いられる。ソルダーレジスト層１５の厚みは、１０〜３０μｍ程度である。
各製品領域１１の上面には、多数の電子素子接続パッド１７が形成されている。電子素子接続パッド１７は、導体層１４の一部により形成されている。電子素子接続パッド１７は、円形である。電子素子接続パッド１７の直径は、５０〜１５０μｍ程度である。電子素子接続パッド１７は、ソルダーレジスト層１５から露出している。電子素子接続パッド１７には、電子素子Ｅの電極が半田を介して接続される。
各製品領域１１の下面には、多数の外部接続パッド１８が形成されている。外部接続パッド１８は、導体層１４の一部により形成されている。外部接続パッド１８は、円形である。外部接続パッド１８の直径は、２００〜８００μｍ程度である。外部接続パッド１８は、ソルダーレジスト層１５から露出している。外部接続パッド１８は、マザーボード等の電気回路基板（不図示）の接続導体に半田を介して接続される。
捨て代領域１２の下面には、仮付けパッド１９が形成されている。仮付けパッド１９は、導体層１４の一部により形成されている。仮付けパッド１９は、円形である。仮付けパッド１９の直径は、５０〜３００μｍ程度である。仮付けパッド１９は、ソルダーレジスト層１５から露出している。
支持基板２０は、絶縁板２１の上面に導体層２２を積層して成る。支持基板２０は、大型基板１０と略同じ大きさの四角平板状である。
絶縁板２１は、例えばガラスクロス入りの熱硬化性樹脂から成る。絶縁板２１の厚みは、５０〜３００μｍ程度である。絶縁板２１は、多数個取り配線基板１００に剛性を付与し、多数個取り配線基板１００が僅かな力で大きく撓むのを防止する。
導体層２２は、銅から成る。導体層２２の厚みは、５〜２５μｍ程度である。導体層２２は、絶縁板２１の上面において仮付けパッド２３を形成している。仮付けパッド２３は、円形である。仮付けパッド２３の直径は、５０〜１０００μｍ程度である。
半田３０は、錫−銀合金や錫−銀−銅合金等から成る。半田３０は、大型基板１０の外部接続パッド１８および仮付けパッド１９と支持基板２０の仮付けパッド２３との間を接合している。これにより、大型基板１０が支持基板２０上に支持されている。
このように、本例の多数個取り配線基板１００は、大型基板１０が支持基板２０上に半田３０を介して支持されていることから、僅かな力では撓みにくい程度の剛性が付与されている。なお、大型基板１０と支持基板２０とが、各製品領域１１のみならず捨て代領域１２においても接合されることで両者の接合がより確実なものとなるとともに、多数個取り配線基板１００の剛性をより良好に確保することができる。
次に、本例の多数個取り配線基板１００を用いて、小型の配線基板上に電子素子Ｅが実装された電子装置を製造する方法について説明する。
先ず、図１に示したように、本例の多数個取り配線基板１００と電子素子Ｅとを準備する。多数個取り配線基板１００は、図２（ａ）に示すように、大型基板１０と支持基板２０とを個別に準備するとともに、図２（ｂ）に示すように、両者を半田３０を介して接合することにより得られる。なお、半田３０は、大型基板１０および支持基板３０の少なくとも一方に予め溶着させておくことが好ましい。
次に、図３（ａ）に示すように、大型基板１０の各製品領域１１上に電子素子Ｅを搭載するとともにモールド樹脂Ｍにより樹脂封止する。このとき、本例の多数個取り配線基板１００は、大型基板１０が支持基板２０上に半田３０を介して支持されて撓みにくいことから、電子素子Ｅの搭載や樹脂封止を良好に行うことができる。
次に、図３（ｂ）に示すように、多数個取り配線基板１００上に電子素子Ｅが実装された組立体を各製品領域１１の境界に沿って切断する。これにより、各製品領域１１とそれに対応する支持基板２０およびモールド樹脂Ｍが個片に分割される。なお、切断には、ダイサーやルーターを用いる。
次に、図３（ｃ）に示すように、個片に分割された各製品領域１１から支持基板２０を分離する。分離は、半田３０を加熱溶融させた状態で製品領域１１と支持基板２０とを互いに引き剥がすことにより行う。これにより、小型の配線基板上に電子素子Ｅが実装された多数個の電子装置が同時集約的に製造される。
このとき、引き剥がされた製品領域１１の外部接続パッド１８には、半田３０の一部が残留する。しかしながら、外部接続パッド１８は、マザーボード等の電気回路基板の接続導体に半田を介して接続されるものである。そのため、外部接続パッド１８に残留した半田３０は、この接続用の半田の一部として用いられ、異物となることはない。したがって、本例の多数個取り配線基板１００によれば、支持基板２０との接合面に異物が残留することがない多数個取り配線基板１００を提供することができる。
なお、仮付けパッド２３の大きさを外部接続パッド１８の大きさよりも小さなものとしておくことによって、外部接続パッド１８に残留する半田３０が過多となるのを有効に防止することができる。したがって、仮付けパッド２３の大きさを外部接続パッド１８の大きさよりも小さなものとしておくことが好ましい。
また、本例の多数個取り配線基板１００を用いて、小型の配線基板上に電子素子Ｅが実装された電子装置を製造する場合、上述の方法に限らない。例えば、図４（ａ）に示すように、大型基板１０の各製品領域１１上に電子素子Ｅを搭載するとともにモールド樹脂Ｍにより樹脂封止した後、図４（ｂ）に示すように、大型基板１０と支持基板２０との間を分離し、しかる後、図４（ｃ）に示すように、大型基板１０およびモールド樹脂Ｍを各製品領域１１の境界に沿って切断するようになしてもよい。
さらに、図５に大型基板１０を下面側から見た平面図で示すように、大型基板１０における捨て代領域１２に応力緩和のためのスリットＳを設けてもよい。このようなスリットＳを設けることにより、大型基板１０と支持基板２０とを接合する際や大型基板１０に電子素子Ｅを搭載する際等に発生する熱応力をスリットＳにより吸収緩和して、多数個取り配線基板１００に反りが発生することをさらに有効に防止することができる。
このようなスリットＳは、各製品領域１１の外周各辺に沿った長孔形状であることが好ましい。スリットＳの幅は、例えば５０〜５００μｍ程度である。スリットＳは、例えばルーター加工やレーザー加工により形成する。なお、スリットＳは、大型基板１０およびモールド樹脂Ｍを各製品領域１１の境界に沿って切断する際に、切断される部分に完全に含まれるか、あるいは切断される部分から完全に外れるように形成しておくことが好ましい。それにより、スリットＳの存在による切断刃の逃げを防止して正確に切断することができる。
１０ 大型基板
１１ 製品領域
１２ 捨て代領域
１７ 電子素子接続パッド
１８ 外部接続パッド
１９，２３ 仮付けパッド
２０ 支持基板
３０ 半田
Ｅ 電子素子
Ｓ スリット
１１ 製品領域
１２ 捨て代領域
１７ 電子素子接続パッド
１８ 外部接続パッド
１９，２３ 仮付けパッド
２０ 支持基板
３０ 半田
Ｅ 電子素子
Ｓ スリット
Claims (4)
- 上面に電子素子の電極が接続される多数の電子素子接続パッドを有するとともに、下面に電気回路基板の接続導体と半田を介して接続される多数の外部接続パッドを有する小型の配線基板となる複数の製品領域が、該各製品領域の周囲に切断除去される捨て代領域を伴って大型基板中に一体的に配列形成されて成る多数個取り配線基板であって、前記大型基板は、前記外部接続パッドに半田を介して接続された仮付けパッドを上面に有する支持基板により支持されていることを特徴とする多数個取り配線基板。
- 前記仮付けパッドの大きさが前記外部接続パッドの大きさよりも大きいことを特徴とする請求項１記載の多数個取り配線基板。
- 前記捨て代領域の下面と前記支持基板の上面とに、互いに半田接続された仮付けパッドを有することを特徴とする請求項１または２記載の多数個取り配線基板。
- 前記捨て代領域に前記各製品領域の外周辺に沿ったスリットが形成されていることを特徴とする請求項１乃至３のいずれかに記載の多数個取り配線基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017009958 | 2017-01-24 | ||
| JP2017009958 | 2017-01-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018121039A true JP2018121039A (ja) | 2018-08-02 |
Family
ID=63044019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017018364A Pending JP2018121039A (ja) | 2017-01-24 | 2017-02-03 | 多数個取り配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018121039A (ja) |
-
2017
- 2017-02-03 JP JP2017018364A patent/JP2018121039A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111508912B (zh) | 功率覆盖结构及其制作方法 | |
| US8253258B2 (en) | Semiconductor device with hollow and throughhole and method of manufacturing same | |
| JP2013004881A (ja) | インターポーザ及びその製造方法と半導体装置 | |
| JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
| JP6570924B2 (ja) | 電子部品装置及びその製造方法 | |
| JP2016096279A (ja) | 回路モジュール及びその製造方法 | |
| KR101755814B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| TWI585919B (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
| JP6631905B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JP5180137B2 (ja) | 半導体装置の製造方法 | |
| JP2017157739A (ja) | 電子部品付き配線板の製造方法 | |
| JP2013197263A (ja) | 半導体装置の製造方法 | |
| JP2011054703A (ja) | 半導体パッケージ及びその製造方法 | |
| KR101893837B1 (ko) | 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법 | |
| JP2012015554A (ja) | 半導体装置の製造方法、および積層型半導体装置の製造方法 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2017063102A (ja) | プリント配線板およびその製造方法 | |
| JP2018121039A (ja) | 多数個取り配線基板 | |
| JP2018121040A (ja) | 多数個取り配線基板 | |
| JP2017069446A (ja) | プリント配線板およびその製造方法 | |
| JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
| WO2018030262A1 (ja) | モジュール部品の製造方法 | |
| JP2013074108A (ja) | 半導体パッケージの製造方法 | |
| JP2018125508A (ja) | 多数個取り配線基板 | |
| WO2024041486A1 (zh) | 内嵌无源器件的板级芯片封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210309 |