JP2016096279A - 回路モジュール及びその製造方法 - Google Patents

回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP2016096279A
JP2016096279A JP2014232283A JP2014232283A JP2016096279A JP 2016096279 A JP2016096279 A JP 2016096279A JP 2014232283 A JP2014232283 A JP 2014232283A JP 2014232283 A JP2014232283 A JP 2014232283A JP 2016096279 A JP2016096279 A JP 2016096279A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
circuit module
filler
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014232283A
Other languages
English (en)
Other versions
JP5967629B2 (ja
Inventor
末岡　邦昭
Kuniaki Sueoka
邦昭 末岡
晃啓 堀部
Akihiro Horibe
晃啓 堀部
さゆり 羽田
Sayuri Hada
さゆり 羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2014232283A priority Critical patent/JP5967629B2/ja
Priority to US14/927,989 priority patent/US10074583B2/en
Publication of JP2016096279A publication Critical patent/JP2016096279A/ja
Application granted granted Critical
Publication of JP5967629B2 publication Critical patent/JP5967629B2/ja
Priority to US16/110,389 priority patent/US10679916B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Abstract

【課題】新しい先塗布法により半導体チップの角部にも十分なアンダーフィル樹脂量が供給可能な回路モジュール（半導体装置）を提供する。
【解決手段】回路モジュール100は、表面に複数の電極パッド12が設けられた回路基板10と、回路基板10上に配置された半導体チップ11であって、表面及び裏面を有し、裏面に設けられた複数のハンダバンプ13、14の各々が複数の電極パッド12の対応する１つにハンダ接合する、半導体チップ11と、回路基板10の表面と半導体チップ11の裏面との間に設けられたアンダーフィル15とを備える。さらに、半導体チップ11は、その表面の外周に所定の厚さの庇部24を備え、アンダーフィル15は、その庇部24の底面から半導体チップ11の側壁に沿って回路基板10の表面に至るフィレット15Aを形成している。
【選択図】図２

Description

本発明は、回路モジュール及びその製造方法に関し、より具体的には、基板と半導体チップのハンダ接合部にアンダーフィルを有する回路モジュール及びその製造方法に関する。
半導体パッケージング技術において、バンプの微細化、および誘電体層のLow-K化による配線層の脆弱化により、半導体チップと有機基板との間の信頼性の高い接続が困難となっている。その原因としては、Si（熱膨張係数（CTE）：〜4ppm）と有機基板材料（銅配線に合わせて調整しCTE＝17ppm程度としている）のCTE差による異なった温度変形により大きな内部ストレスが発生することが挙げられる。このストレスにより、微細なBEOLやバンプ接合が破壊されてしまうことがある。
このために基板と半導体チップのバンプ接合部にアンダーフィルを注入・硬化して、構造を強化することが行われている。その場合、予め接合面に樹脂を塗布した状態でバンプ接続を実現する先塗布方式（「ノーフローアンダーフィル」方式とも呼ばれる）がある（特許文献１など）。この方式は、プロセスの簡素化、狭ギャップ接合におけるプロセス時間の短縮化、さらにはプロセス中の温度変動を低減することの出来る方式として注目を浴びている。
しかし、この従来の先塗布方式を用いた場合、半導体チップの角部に十分なアンダーフィル樹脂量が供給されないためフィレットが形成出来ず、これを起因として接合部の破壊に至ることが知られている。図１に従来の先塗布方式でアンダーフィルを形成した例を示す。（ａ）は上面図であり、（ｂ）は側面図である。基板９０上に予め樹脂を塗布した半導体チップ９１を接合した場合、半導体チップ９１の角部９３に樹脂量が十分に供給させず、特に角部９３付近で適正なフィレット（アンダーフィル）９２が形成されない。これを防止するために、先塗布方式での接合後にさらに樹脂を角部に塗布するなどの方法も行われているが、プロセス数の増加及びプロセスの複雑化は避けられない。
特開２００１−５３１０９号公報 国際公開ＷＯ２０１１／１２９２７２
したがって、本発明の目的は、ウェハーレベルでの新しい先塗布法を提案することにより、この従来の問題の解決を図ることである。すなわち、本発明の目的は、新しい先塗布法により半導体チップの角部にも十分なアンダーフィル樹脂量が供給可能な回路モジュール（半導体装置）を提供することである。
本発明の一態様では、回路モジュールが提供される。その回路モジュールは、（ａ）表面に複数の電極パッドが設けられた回路基板と、（ｂ）回路基板上に配置された半導体チップであって、表面及び裏面を有し、当該裏面に設けられた複数のハンダバンプの各々が複数の電極パッドの対応する１つにハンダ接合する、半導体チップと、（ｃ）回路基板の表面と半導体チップの裏面との間に設けられたアンダーフィルとを備える。さらに、半導体チップは、その表面の外周に所定の厚さの庇部を備え、アンダーフィルは、その庇部の底面から半導体チップの側壁に沿って回路基板の表面に至るフィレットを形成している。
本発明の一態様によれば、半導体チップが、その表面の外周に所定の厚さの庇部を備えることにより、アンダーフィルが、その庇部の底面から半導体チップの側壁に沿って回路基板の表面に至るフィレットを形成することができる。その結果、半導体チップの角部にも十分なアンダーフィル樹脂量が供給された回路モジュールを提供することができる。
本発明の一態様では、アンダーフィルは、低濃度フィラーを含む熱硬化性樹脂からなる領域と、当該領域上の高濃度フィラーを含む熱硬化性樹脂からなる領域とを含む。
本発明の一態様によれば、アンダーフィルとして低濃度フィラーを含む熱硬化性樹脂と高濃度フィラーを含む熱硬化性樹脂を積層することにより、半導体チップの角部におけるストレスの低減効果をより高めることができる。
本発明の一態様では、回路モジュールの製造方法が提供される。その製造方法は、
（ａ）複数のチップ領域を含む半導体基板を準備するステップであって、複数のチップ領域の各々は表面に複数のハンダバンプを含むステップと、
（ｂ）複数のチップ領域の隣接するチップ領域の間の半導体基板に開口を設けるステップであって、その開口は半導体基板を貫通しないステップと、
（ｃ）開口を含む半導体基板の表面に樹脂層を形成するステップと、
（ｄ）樹脂層を形成した後の半導体基板を開口の略中心の位置において切断するステップであって、当該切断により各々がチップ領域を含む複数の半導体チップを得るステップと、
（ｅ）半導体チップを回路基板に接合するステップであって、当該回路基板は表面に複数の電極パッドが設けられ、半導体チップの複数のハンダバンプの各々を複数の電極パッドの対応する１つに接合するステップと、を含む。
本発明の一態様によれば、切断するステップ（ｄ）での開口の略中心の位置における切断により、半導体チップの裏面の外周に所定の厚さの庇部が形成される。その後の加熱するステップ（ｅ）において、半導体チップの庇部の底面から半導体チップの側壁に沿って回路基板の表面に至る樹脂からなるフィレットが形成される。その結果、半導体チップの角部にも十分なアンダーフィル樹脂量が供給された回路モジュールを提供することができる。
従来の先塗布方式でのフィレット形状を示す図である。 本発明の一実施形態の回路モジュールを示す図である。 本発明の一実施形態の方法のフローを示す図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。 本発明の方法の一実施形態の工程の断面図である。
図面を参照しながら本発明の実施の形態を説明する。図２は、本発明の一実施形態の回路モジュールを示す図である。（ａ）は回路モジュール１００の断面図であり、（ｂ）はその上面図の一部である。図２では、回路基板１０に１つの半導体チップ１１が搭載されている例である。なお、回路基板１０上に２以上の同一またはサイズ等が異なる半導体チップが搭載される場合においても本発明の回路モジュール１００の構成が同様に適用可能であることは言うまでもない。また、本発明の回路モジュール１００は、少なくとも１つの半導体チップを含む半導体装置と同様な意味で用いる。
回路基板１０は、有機材料からなる有機基板、Ｓｉ等の半導体基板、あるいはセラミックス等の絶縁基板等の任意の基板を用いることができる。回路基板１０の少なくとも表層部には、電気回路、配線等が分離用の誘電体材料（層）と共に形成されている。回路基板１０の表面に配線を介して電気回路に接続する複数の電極パッド１２が設けられている。電極パッド１２の数は、接合される半導体チップの電極数（バンプ数）に等しくなるように設定される。電極パッド１２は、例えば、Ｃｕ、Ｎｉ等の金属材料を少なくとも１つ以上含む任意の導電性材料からなる。
半導体チップ１１は、例えばＳｉ等の半導体材料からなる。半導体チップ１１の下面には、複数の電極部１３が形成されている。複数の電極部１３は、平面上では格子（アレイ）状に配置されている。複数の電極部１３は、例えば半導体チップ１１の下面側の表層部において多層化された配線層に接続する。その配線層は誘電体層により相互に分離されている。誘電体層は、例えば低誘電率（Low-k）を有する誘電材料を含むことができる。また、配線層はＣｕ等の金属材料あるいは他の導電材料を含むことができる。
各電極部１３は、例えばＣｕ、Ｎｉ等の金属を含む金属ピラー（ポスト）からなる。金属ポスト１３はハンダ１４を介して対応する電極パッド１２に電気的接合（ハンダ接合）されている。半導体チップ１１は、その上面の外周に符号２４で指示される庇部（突起部）を備えている。庇部２４は、所定の長さｄ１と厚さｔ１を有する。本発明の回路モジュール１００では、半導体チップ１１がこの庇部２４を備えることが構造上の１つの特徴である。
回路基板１０と半導体チップ１１の接合部にはアンダーフィル１５が充填されている。アンダーフィル１５は、図２（ａ）に示すように、回路基板１０の表面と半導体チップ１１の下面の間に充填され、また、庇部２４の底面から半導体チップ１１の側壁に沿って回路基板１０の表面に至るフィレット１５Ａを形成している。半導体チップ１１が庇部２４を備えることにより、図２（ｂ）に示す半導体チップ１１の周辺部、特に４つの角部Ａにおいてもアンダーフィル１５の樹脂量が十分に確保され、フィレット１５Ａが確実に形成されている。
アンダーフィル１５は、均一なフィラー濃度を有する任意の熱硬化性の樹脂材料、あるいは異なるフィラー濃度を有する２以上の熱硬化性の樹脂材料を用いることができる。例えば、アンダーフィル１５を２層（領域）構造とした場合、回路基板１０の表面に近い層（領域）に低濃度フィラーを含む熱硬化性樹脂層を形成し、その上に高低濃度フィラーを含む熱硬化性樹脂層を設けることができる。ここで、低濃度フィラーとは、例えば５０〜７０重量％のフィラー密度を有すること意味し、高低濃度フィラーとは例えば８０〜９５重量％のフィラー密度を有することを意味する。フィラーは、例えば酸化シリコン、酸化アルミニウム等の材料を含み、その粒径は例えば数μｍから数十μｍ程度である。
このように、アンダーフィルのフィレット１５Ａを異なるフィラー濃度を有する層構造とすることにより、半導体チップ１１の周辺部、特に角部Ａにおけるストレス（応力）を低減させることができる。下記の表１にこのストレス低減効果を示す。表中の状態１〜４は、下記に示す半導体チップ１１の側面でのアンダーフィル１５Ｂ及びフィレット１５Ａの状態を意味する。また、表中の弾性ひずみエネルギー密度の最高値（pJ）が小さい程ストレスが低いことを意味する。

状態１：アンダーフィル１５Ｂ及びフィレット１５Ａ無し
状態２：アンダーフィル１５Ｂ有り、フィレット１５Ａ無し
状態３：アンダーフィル１５Ｂ及びフィレット１５Ａ有り
状態４：２濃度（２層）のアンダーフィル１５Ｂ及びフィレット１５Ａ有り
Figure 2016096279
表１の状態２〜４に示されるように、本発明の図２の実施形態により、半導体チップ１１の角部Ａを含む側面にアンダーフィル１５Ｂ及びフィレット１５Ａを形成することができれば、回路モジュールのハンダ接合でのストレスを低減できることが分かる。特に、状態４のように、２濃度（２層）のアンダーフィル１５Ｂ及びフィレット１５Ａが形成されると、その低減効果はさらに大きくなることが分かる。
次に、図３〜図１３を参照しながら本発明の回路モジュールの製造方法の一実施形態について説明する。図３は、本発明の一実施形態の方法のフローを示す図である。図４〜図１３は、本発明の方法の一実施形態の各工程の断面図である。最初に、図３のステップＳ１１において、半導体基板を準備する。図４に示すように、半導体基板１６は、複数のチップ領域ＣＡを含む。ここで言うチップ領域ＣＡは、後のダイシング工程により分離された後に、１つの集積回路（ＩＣ）として機能する領域を意味する。
図４では、２つのチップ領域ＣＡのみを示しているが、半導体基板１６において複数のチップ領域ＣＡが格子状に設けられている。半導体基板１６は、例えばＳｉ等の半導体材料からなるウェハが該当する。図４に示すように、半導体基板１６の複数のチップ領域ＣＡの各々は表面に複数のハンダバンプ１３、１４を含む。ハンダバンプは、金属ピラー（ポスト）１３とその上のハンダ層１４からなる。金属ピラー（ポスト）１３は、例えばＣｕからなる。ハンダ層１４は、例えば、Ｓｎ単体、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｂｉ、Ｉｎ、Ｚｎ、Ｃｏ、Ｇｅ、Ｆｅ、及びＴｉを含むグループの中から選択された少なくとも１つの金属を含有するＳｎ、またはＩｎを主成分とするＰｂフリーハンダ金属からなる。
図３のステップＳ１１において、準備された半導体基板１６は、図５に示すように、支持基板１７に接着層１８を用いて接合される。支持基板１７は、例えば石英ガラスからなる。接着層１８は、例えば紫外線で脱着可能な材料（樹脂）からなるテープを用いる。なお、支持基板１７と接着層１８は、これらに限定されず、後からの光や熱を用いて半導体基板１６を脱着可能なであれば任意の材料、その組み合わせを選択することができる。
図３のステップＳ１２において、半導体基板に開口を形成する。図６に示すように、支持基板１７上に固定された半導体基板１６の２つのチップ領域ＣＡの間の開口１９を形成する。開口１９は、例えば比較的幅広の刃を用いてダイシング装置により形成する。その刃のサイズは例えば約１００μｍ程度である。開口１９は半導体基板１６を貫通せず、その底部に所定の厚さｔ１の部分が残される。この所定の厚さｔ１が上述した図２の半導体チップ１１の庇部２４の厚さｔ１となる。
図３のステップＳ１２において、半導体基板上にアンダーフィルとなる樹脂層を形成する。すなわち、いわゆるアンダーフィル樹脂の先塗布を行う。図７に示すように、開口１９内を含む半導体基板１６上に樹脂層２０を形成する。その形成は、例えば従来からある塗布技術（スピンコーティング等）と印刷技術を用いて、樹脂を塗布後にその表面をスクイージ（squeegee）で平坦化することにより行われる。樹脂層２０は、例えばエポキシ樹脂等の熱硬化性の樹脂材料からなる。
ステップＳ１２において、さらに図８に示すように、樹脂層２０の上に第２の樹脂層２１を形成することもできる。この第２の樹脂層２１の形成は選択的に追加工程として行われる。この第２の樹脂層２１の形成は、上述した図２のアンダーフィル１５を２層（領域）構造とする場合に行われる。その場合、第２の樹脂層２１は低濃度フィラーを含む熱硬化性樹脂材料からなり、樹脂層２０は高低濃度フィラーを含む熱硬化性樹脂材料からなる。なお、フィラー濃度及びその材料については、既に図２の説明において記載した通りである。
図３のステップＳ１４において、半導体基板１６を切断する。なお、このステップＳ１４（図９）以降については、図７の１つの樹脂層２０のみを形成した場合を例にとり説明する。図８の２層の樹脂層２０、２１を形成した場合も同様な工程で行うことができる。半導体基板１６の切断の前準備として、最初に半導体基板１６を支持基板１７及び接着層１８から分離する。支持基板１７及び接着層１８として、石英ガラス及び紫外線で脱着可能な材料（樹脂）を用いた場合は、図９に示すように、石英ガラス１７側から紫外線（ＵＶ）を照射して接着層１８を半導体基板１６から脱着させることにより、半導体基板１６を分離する。
次に、図１０に示すように、分離した半導体基板１６を樹脂層２０の側からダイシング用テープ２２に張り付ける。ダイシング用テープ２２は、Ｓｉウェハ等のダイシングに用いられる従来からあるテープを用いることができる。図９及び図１０の事前準備を行った後に、図１１に示すように、半導体基板１６を切断する。その切断は、樹脂２０が充填されている部分（開口１９）の略中心の位置に開口２３を形成するようにして行う。
開口２３は、例えば比較的幅狭の刃を用いてダイシング装置により形成する。その刃のサイズは例えば約５０μｍ程度である。この切断により、個々にチップ領域ＣＡを含む複数の半導体チップ１１を得ることができる。図１１では、２つの半導体チップ１１の各々の半分の断面しか示されていないが、図２の半導体チップ１１と同様に四隅のある４角形の半導体チップを得ることができる。また、得られる半導体チップ１１には、同時に庇部２４が形成される。その庇部２４の長さｄ１（図２）は、図６の開口１９の幅ｄａと図１１の開口２３の幅ｄｂにより規定される。すなわち、庇部２４の長さｄ１は、次式の

ｄ１＝（ｄａ−ｄｂ）／２

により得ることができる。
図３のステップＳ１５において、回路基板を準備する。図１２を参照して、回路基板１０は、表面に複数の電極パッド１２を有する。複数の電極パッド１２の各々は、半導体チップ１１の複数のハンダバンプ１３、１４の各々と位置合わせできるように形成される。回路基板１２は、例えば、印刷回路基板や多層配線基板等の任意の回路基板を用いることができる。
次に、図３のステップＳ１６において、回路基板１０と半導体チップ１１がハンダ接合される。その接合は、図１２及び図１３に示すように、半導体チップ１１の複数のハンダバンプ１３、１４の各々が、回路基板１２の表面上の複数の電極パッド１２の各々と位置合わせされて接合される。そのハンダ接合は、ハンダ１４が溶融する温度で加熱されて行われる。同時に、アンダーフィル１５の樹脂がその加熱温度で溶融流動化した後、重合固化されて、図１３に示すように、アンダーフィル１５が回路基板１０の表面と半導体チップ１１の下面の間に充填され、また、庇部２４の底面から半導体チップ１１の側壁に沿って回路基板１０の表面に至るフィレット１５Ａが形成される。その結果、上述した図２の回路モジュール１００を得ることができる。
以上のように、本発明の一実施形態の製法により得られる回路モジュールにおいては、従来のウェハーレベルでの先塗布法を用いた製法では困難であった、半導体チップ外周部での均一なフィラー作製が可能となる。そして、本発明の回路モジュールでは、上述した表１で示されるように、ストレス緩和効果を向上させることが可能となる。特に、ストレスが集中する半導体チップの角部におけるストレス低減を図ることができる。
本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
１０ 回路基板
１１ 半導体チップ
１２ 電極パッド
１３ 金属ピラー（ポスト）
１４ ハンダ層
１５、１５Ｂ アンダーフィル
１５Ａ フィレット
１６ 半導体基板
１７ 支持基板（石英ガラス）
１８ 接着層（紫外線で脱着可能な樹脂テープ）
１９、２３ 開口
２０、２１ アンダーフィル用樹脂
２２ ダイシング用テープ
２４ 庇部（突起部）

Claims (14)

  1. 回路モジュールであって、
    表面に複数の電極パッドが設けられた回路基板と、
    前記回路基板上に配置された半導体チップであって、表面及び裏面を有し、当該裏面に設けられた複数のハンダバンプの各々が前記複数の電極パッドの対応する１つにハンダ接合する、半導体チップと、
    前記回路基板の表面と前記半導体チップの裏面との間に設けられたアンダーフィルとを備え、
    前記半導体チップは、前記表面の外周に所定の厚さの庇部を備え、前記アンダーフィルは、前記庇部の底面から前記半導体チップの側壁に沿って前記回路基板の表面に至るフィレットを形成している、回路モジュール。
  2. 前記アンダーフィルは、低濃度フィラーを含む熱硬化性樹脂からなる領域と、当該領域上の高濃度フィラーを含む熱硬化性樹脂からなる領域とを含む、請求項１に記載の回路モジュール。
  3. 前記半導体チップの前記庇部は、前記半導体チップの前記表面と前記裏面のサイズ差の略半分の長さを有する、請求項１に記載の回路モジュール。
  4. 前記ハンダバンプは金属ピラー上のハンダを含む、請求項１に記載の回路モジュール。
  5. 前記回路基板は、有機基板上の銅配線を含む、請求項１に記載の回路モジュール。
  6. 前記低濃度フィラーを含む熱硬化性樹脂は、５０〜７０重量％のフィラー密度を有し、前記高濃度フィラーを含む熱硬化性樹脂は、８０〜９５重量％のフィラー密度を有する、請求項２に記載の回路モジュール。
  7. 回路モジュールの製造方法であって、
    （ａ）複数のチップ領域を含む半導体基板を準備するステップであって、前記複数のチップ領域の各々は表面に複数のハンダバンプを含むステップと、
    （ｂ）前記複数のチップ領域の隣接するチップ領域の間の前記半導体基板に開口を設けるステップであって、前記開口は前記半導体基板を貫通しないステップと、
    （ｃ）前記開口を含む前記半導体基板の表面に樹脂層を形成するステップと、
    （ｄ）前記樹脂層を形成した後の前記半導体基板を前記開口の略中心の位置において切断するステップであって、当該切断により各々が前記チップ領域を含む複数の半導体チップを得るステップと、
    （ｅ）前記半導体チップを回路基板に接合するステップであって、当該回路基板は表面に複数の電極パッドが設けられ、前記半導体チップの前記複数のハンダバンプの各々を前記複数の電極パッドの対応する１つに接合するステップと、を含む回路モジュールの製造方法。
  8. 前記半導体チップを前記回路基板に接合するステップ（ｅ）は、前記半導体チップと前記回路基板の接合部を加熱して、前記複数の電極パッドの各々にハンダ接合を形成するステップを含む、請求項７に記載の製造方法。
  9. 前記切断するステップ（ｄ）において、前記開口の略中心の位置における切断により前記半導体チップの裏面の外周に所定の厚さの庇部が形成され、
    前記加熱するステップにおいて、前記半導体チップの前記庇部の底面から前記半導体チップの側壁に沿って前記回路基板の表面に至る前記樹脂からなるフィレットが形成される、請求項８に記載の製造方法。
  10. 前記開口を含む前記半導体基板の表面に樹脂層を形成するステップ（ｃ）は、
    前記開口を含む前記半導体基板の表面に低濃度フィラーを含む樹脂層を形成するステップと、
    前記低濃度フィラーを含む樹脂層の上に高濃度フィラーを含む樹脂層を形成するステップを含む、請求項７に記載の製造方法。
  11. 前記半導体チップの前記庇部は、前記半導体チップの前記表面と前記裏面のサイズ差の略半分の長さを有する、請求項９に記載の製造方法。
  12. 前記ハンダバンプは金属ピラー上のハンダを含む、請求項７に記載の製造方法。
  13. 前記回路基板は、有機基板上の銅配線を含む、請求項７に記載の製造方法。
  14. 前記低濃度フィラーを含む熱硬化性樹脂は、５０〜７０重量％のフィラー密度を有し、前記高濃度フィラーを含む熱硬化性樹脂は、８０〜９５重量％のフィラー密度を有する、請求項１０に記載の製造方法。
JP2014232283A 2014-11-17 2014-11-17 回路モジュール及びその製造方法 Active JP5967629B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014232283A JP5967629B2 (ja) 2014-11-17 2014-11-17 回路モジュール及びその製造方法
US14/927,989 US10074583B2 (en) 2014-11-17 2015-10-30 Circuit module and manufacturing method thereof
US16/110,389 US10679916B2 (en) 2014-11-17 2018-08-23 Circuit module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014232283A JP5967629B2 (ja) 2014-11-17 2014-11-17 回路モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016096279A true JP2016096279A (ja) 2016-05-26
JP5967629B2 JP5967629B2 (ja) 2016-08-10

Family

ID=55962353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014232283A Active JP5967629B2 (ja) 2014-11-17 2014-11-17 回路モジュール及びその製造方法

Country Status (2)

Country Link
US (2) US10074583B2 (ja)
JP (1) JP5967629B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002430T5 (de) 2016-05-12 2019-01-31 Denso Corporation Luftkonditioniereinheit für ein fahrzeug

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967629B2 (ja) * 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路モジュール及びその製造方法
US9466585B1 (en) * 2015-03-21 2016-10-11 Nxp B.V. Reducing defects in wafer level chip scale package (WLCSP) devices
US10410988B2 (en) * 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
CN110634960B (zh) * 2018-06-21 2024-02-02 宁波舜宇光电信息有限公司 感光组件、摄像模组及相应的终端设备和制作方法
KR20210058165A (ko) * 2019-11-13 2021-05-24 삼성전자주식회사 반도체 패키지
US20230014470A1 (en) * 2021-07-16 2023-01-19 Nxp B.V Packaged semiconductor devices and methods therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250843A (ja) * 1999-12-28 2001-09-14 Sony Corp 半導体素子及び半導体素子製造方法
JP2004179590A (ja) * 2002-11-29 2004-06-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2009263611A (ja) * 2008-04-01 2009-11-12 Hitachi Chem Co Ltd 半導体封止用フィルム状接着剤及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP2001053109A (ja) 1999-08-11 2001-02-23 Toshiba Corp 半導体装置およびその製造方法
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US6768209B1 (en) * 2003-02-03 2004-07-27 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
US7656042B2 (en) * 2006-03-29 2010-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Stratified underfill in an IC package
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7745264B2 (en) * 2007-09-04 2010-06-29 Advanced Micro Devices, Inc. Semiconductor chip with stratified underfill
JP5506170B2 (ja) * 2008-08-08 2014-05-28 パナソニック株式会社 実装構造体および電子機器
KR20130064043A (ko) 2010-04-13 2013-06-17 세키스이가가쿠 고교가부시키가이샤 반도체 칩 접합용 접착 재료, 반도체 칩 접합용 접착 필름, 반도체 장치의 제조 방법, 및 반도체 장치
JP5621334B2 (ja) * 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
US8772929B2 (en) * 2011-11-16 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package for three dimensional integrated circuit
JP2013122957A (ja) * 2011-12-09 2013-06-20 Dexerials Corp 接続方法、接続構造体、絶縁性接着部材、及び、接着部材付電子部品及びその製造方法
US9362143B2 (en) * 2012-05-14 2016-06-07 Micron Technology, Inc. Methods for forming semiconductor device packages with photoimageable dielectric adhesive material, and related semiconductor device packages
JP5967629B2 (ja) * 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路モジュール及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250843A (ja) * 1999-12-28 2001-09-14 Sony Corp 半導体素子及び半導体素子製造方法
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2004179590A (ja) * 2002-11-29 2004-06-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009263611A (ja) * 2008-04-01 2009-11-12 Hitachi Chem Co Ltd 半導体封止用フィルム状接着剤及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002430T5 (de) 2016-05-12 2019-01-31 Denso Corporation Luftkonditioniereinheit für ein fahrzeug
DE112017002430B4 (de) 2016-05-12 2022-03-10 Denso Corporation Luftkonditioniereinheit für ein Fahrzeug

Also Published As

Publication number Publication date
JP5967629B2 (ja) 2016-08-10
US10679916B2 (en) 2020-06-09
US10074583B2 (en) 2018-09-11
US20180366388A1 (en) 2018-12-20
US20160141218A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
JP5967629B2 (ja) 回路モジュール及びその製造方法
JP4757398B2 (ja) 半導体装置の製造方法
US7443036B2 (en) Manufacturing method of semiconductor device
JP5991915B2 (ja) 半導体装置の製造方法
TWI532133B (zh) 半導體元件中的無鉛結構
JP2010034403A (ja) 配線基板及び電子部品装置
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
CN111354649B (zh) 封装结构与其形成方法
TWI672768B (zh) 封裝基板
US8987055B2 (en) Method for packaging low-K chip
US20140191386A1 (en) Semiconductor package and fabrication method thereof
JP5357784B2 (ja) 半導体装置及びその製造方法
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
JP7351107B2 (ja) 配線基板及び配線基板の製造方法
JP4129837B2 (ja) 実装構造体の製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
TWM500997U (zh) Ｌｅｄ覆晶封裝結構
JP2007294560A (ja) 半導体装置およびその製造方法
JP5685807B2 (ja) 電子装置
JP6534700B2 (ja) 半導体装置の製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2016046509A (ja) プリント配線板および半導体パッケージ

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160609

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20160609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160628

R150 Certificate of patent or registration of utility model

Ref document number: 5967629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150