JP4544143B2 - 半導体装置の製造方法、半導体装置、回路基板及び電子機器 - Google Patents

半導体装置の製造方法、半導体装置、回路基板及び電子機器 Download PDF

Info

Publication number
JP4544143B2
JP4544143B2 JP2005335459A JP2005335459A JP4544143B2 JP 4544143 B2 JP4544143 B2 JP 4544143B2 JP 2005335459 A JP2005335459 A JP 2005335459A JP 2005335459 A JP2005335459 A JP 2005335459A JP 4544143 B2 JP4544143 B2 JP 4544143B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
semiconductor device
groove portion
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005335459A
Other languages
English (en)
Other versions
JP2007027675A (ja
Inventor
元彦 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005335459A priority Critical patent/JP4544143B2/ja
Priority to KR1020060049831A priority patent/KR100786740B1/ko
Priority to TW095120862A priority patent/TW200711066A/zh
Priority to US11/453,311 priority patent/US7456108B2/en
Publication of JP2007027675A publication Critical patent/JP2007027675A/ja
Application granted granted Critical
Publication of JP4544143B2 publication Critical patent/JP4544143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置の製造方法、半導体装置、回路基板及び電子機器に関する。
近年、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）などの携帯型の電子機器では、小型化や軽量化が要求されている。これに伴い、電子機器の内部に設けられる半導体装置などの各種の電子部品の実装スペースは制限され、実装する電子部品についても小型化が要求されている。このような背景の下、電子部品の小型化に対応するため、半導体装置を複数積層する高密度実装（三次元実装）及び電子部品自体を薄型化する加工が広く行われている。
一般的に、半導体装置を薄型化する場合、バックグラインド工程において、半導体ウエハの回路形成面とは反対側の面（裏面）を研削、研磨することにより半導体ウエハを薄型化を図っている。その後、ダイシング工程において、半導体ウエハの回路形成面に形成された半導体素子ごとに分離し、薄型化に対応した半導体装置を製造する。
しかし、上記方法では、バックグラインド工程においては、半導体ウエハの裏面に微細なクラックからなる破砕層が形成されてしまう。そのため、半導体ウエハの裏面の破砕層をそのままにしておくと、この破砕層のクラック部分を基点として半導体素子が割れてしまう等の問題があった。さらに、ダイシング工程においては、ベベルカット等により機械的に半導体ウエハを削るため、半導体ウエハの切断面付近には微細なクラック又はチッピング等が発生したり、半導体ウエハは薄型であるため過大な応力がかかるという問題があった。
そこで、バックグラインド工程及びダイシング工程時に発生する問題を解決するため、例えば以下に示す方法が提案されている。
（１）特許文献１に開示される方法では、回路が形成されたウエハの表面がテープ材に貼り付けられた状態で、ウエハの裏面を研磨し、次に研磨されたウエハの裏面をプラズマエッチングすることによりウエハの薄型化を図っている。この方法によれば、ウエハの裏面にウエットエッチングを施すことにより、破砕層を除去することができる。
（２）特許文献２に開示される方法では、ウエハテスト終了後、キャリアフレームを介して半導体ウエハの裏面をダイシング用テープに貼り付け、半導体ウエハに素子形成面からセミフルダイシングした後、ダイシング用テープを剥離する。つづいて、キャリアフレームを介して半導体ウエハの素子形成面に耐化学エッチング性のフィルムを貼り付けた後、エッチング液中に浸漬して半導体ウエハの薄型化を図っている。この方法によれば、裏面研磨と、個片の半導体チップヘの分割と、セミフルダイシング工程で切断面に生じた加工変質層や微細亀裂等のダメージ層（損傷領域）の除去とを同時に行うことができる。
特開２０００−２２８３８９号公報 特開２００２−９３７５２号公報
しかしながら、上記特許文献１及び特許文献２の方法では以下に示す問題があった。
（１）上記特許文献１に開示の発明では、半導体ウエハの裏面に形成された破砕層をプラズマエッチングにより研削、研磨して除去するため、他のエッチング方法と比較して研削、研磨に時間がかかってしまうという問題があった。
（２）上記特許文献２に開示の発明では、半導体ウエハの薄型加工後、セミダイシングを行うため、ウエハのハンドリングが困難であるという問題があった。
（３）また、上記特許文献１及び２に共通する問題として、半導体装置を薄型化した場合、半導体装置の端部に応力が集中し、半導体装置が破損してしまうという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の製造工程において、チッピング、破砕層を効率的に除去するとともに、薄型化した際の応力集中による破損を抑制した半導体装置の製造方法、半導体装置、回路基板及び電子機器を提供することにある。
本発明は、上記課題を解決するために、半導体素子が能動面に形成された複数の半導体チップを含む半導体ウエハを前記半導体チップごとに個片化して半導体装置を形成する半導体装置の製造方法であって、前記半導体ウエハの能動面の前記半導体チップ外周に設けられた切断領域に、前記半導体ウエハを貫通しない第１溝部を形成する工程と、前記半導体ウエハの前記能動面の前記切断領域に対応した前記半導体ウエハの裏面の位置に第１溝部まで貫通しない第２溝部を形成する工程と、前記半導体ウエハの裏面側から等方性エッチングにより、前記第２溝部を含む前記半導体ウエハの裏面の一部を除去しつつ、前記第１溝部と前記第２溝部とを連通させて前記半導体チップごとに分割する工程と、を有することを特徴とする。
この方法によれば、等方性エッチングにより、半導体ウエハに複数形成される半導体チップを切断（ダイシング）するため、半導体ウエハの切断面（半導体チップの側面）と半導体チップの裏面とのなす角部（裏面の周縁部）は、湾曲した形状となる。これにより、半導体チップの周縁部への応力集中を緩和することができ、半導体チップの破損を抑制することができる。
また、等方性エッチングにより半導体ウエハの裏面を除去するため、半導体チップの薄型化を図ることができる。
また本発明の半導体装置の製造方法は、半導体素子が能動面に形成された複数の半導体チップを含む半導体ウエハを前記半導体チップごとに個片化して半導体装置を形成する半導体装置の製造方法であって、前記半導体ウエハの能動面の前記半導体チップ外周に設けられた切断領域に、前記半導体ウエハを貫通しない第１溝部を形成する工程と、前記第１溝部に樹脂を埋め込んで樹脂層を形成する工程と、前記半導体ウエハの前記能動面の前記切断領域に対応した前記半導体ウエハの裏面の位置に第１溝部まで貫通しない第２溝部を形成する工程と、前記半導体ウエハの裏面側から等方性エッチングにより、前記第２溝部を含む前記半導体ウエハの裏面の一部を除去し、前記樹脂層まで前記第２溝部を到達させる工程と、前記樹脂層を前記第２溝部から前記第１溝部方向に切断して前記半導体チップごとに分割する工程と、を有することを特徴とする。
この方法によれば、半導体ウエハの能動面に形成された第１溝部に樹脂層が形成されるため、半導体ウエハの裏面から等方性エッチング（スピンエッチング）を行った場合、エッチング液は、第２溝部と第１溝部とを連通させた後、第１溝部に充填された樹脂層によって停止する。これにより、半導体ウエハの能動面へのエッチング液の回り込みを防止することで、半導体ウエハの能動面に形成された半導体素子を保護することができる。また、半導体ウエハの裏面から等方性エッチング（ドライエッチング）を行った場合、エッチングは第２溝部と第１溝部とを連通させた後、第１溝部に充填された樹脂層によって停止する。
また本発明の半導体装置の製造方法は、前記第１溝部を形成した後、前記半導体ウエハと前記半導体ウエハを支持する支持部材とを、前記半導体ウエハの能動面を前記支持部材に対向させて接着層を介して貼り付ける工程を有することも好ましい。
この方法によれば、半導体ウエハの能動面が、支持部材に支持されると同時に接着層により保護される。従って、半導体ウエハの反りが抑制され、薄型化された半導体ウエハのハンドリングを効率的に行うことができる。
また本発明の半導体装置の製造方法は、前記第１溝部を形成した後、前記半導体ウエハの能動面とは反対側の裏面をバックグラインドする工程を有することも好ましい。
一般的に、バックグラインドにより半導体ウエハの薄型化を図った後、半導体ウエハの裏面にダイシングにより第２溝部を形成した場合、半導体ウエハの裏面及び第２溝部の内壁面にはクラック（破砕層）が発生する。これに対し、本発明では、第２溝部形成後に、半導体ウエハの裏面を等方性エッチングするため、ダイシング工程、バックグラインド工程時に半導体ウエハの裏面に生じたクラック（破砕層）、チッピング等を一括で除去することができる。これにより、半導体装置の強度の向上を図ることができるとともに、半導体ウエハの薄型化を図ることができる。
また本発明の半導体装置の製造方法は、前記等方性エッチングがスピンエッチングであることも好ましい。
この方法によれば、等方性エッチングはスピンエッチングであるため、半導体ウエハの裏面上に対してエッチング液が均一に塗布することができ、半導体ウエハを均一に薄型化することができる。また、スピンエッチングはウエットエッチングであるため、プラズマエッチングにより半導体ウエハをエッチングする場合と比較して、エッチング速度が速い。また、半導体ウエハを均一に薄型化することに関して、ドライエッチングであることも好ましい。
また本発明の半導体装置の製造方法は、前記第２溝部の幅が、前記第１溝部の幅よりも狭いことも好ましい。
この方法によれば、ダイシング工程において、第１溝部の幅の範囲内にダイシングブレード又はレーザー照射エリアを位置合わせすれば良いため、多少の位置ズレが許容され、第２溝部を形成する際の横方向（半導体ウエハの裏面方向）の位置合わせ精度が容易となる。従って、ダイシング精度の向上を図ることができる。なお、本発明において、第１溝部及び第２溝部の幅とは、ダイシングにより形成された第１溝部及び第２溝部のダイシングブレード又はレーザー照射の切断方向に対して垂直な方向の長さを意味する。
また本発明の半導体装置の製造方法は、前記接着層に紫外線の照射によって硬化する材料を用いることも好ましい。
この方法によれば、接着層に紫外線を照射することで、半導体ウエハを支持部材に容易に固定させることが可能となる。
また本発明の半導体装置の製造方法は、前記接着層に紫外線の照射によって発泡（ガス発生）する材料を用いることも好ましい。
この方法によれば、接着層に紫外線を照射して接着層に気泡を生じさせることで界面剥離が発生し、支持部材から半導体ウエハを容易に剥離することが可能となる。
また本発明の半導体装置の製造方法は、前記接着層に熱によって発泡（ガス発生）する材料を用いることも好ましい。
この方法によれば、接着層に熱を加えて接着層に気泡を生じさせることで界面剥離が発生し、支持部材から半導体ウエハを容易に剥離することが可能となる。
また本発明の半導体装置の製造方法は、前記接着層に特定の溶剤に可溶な樹脂材料を用いることも好ましい。
この方法によれば、接着層を特定溶剤に溶解することで、支持部材から半導体ウエハを容易に剥離することが可能となる。
また本発明の半導体装置の製造方法は、前記支持部材が紫外線を透過する材料からなることも好ましい。
この方法によれば、半導体ウエハと支持部材とを接着する接着層に例えば紫外線によって粘着性が低下する紫外線硬化型の接着剤を用いた場合、支持部材は紫外線を透過するため、紫外線を支持部材側から照射することによって、紫外線により接着層の粘着性が低下し、支持部材から半導体ウエハを容易に剥離することができる。これにより、ダイシングした半導体装置の個片化を図ることが可能となる。
また本発明の半導体装置の製造方法は、半導体素子が能動面に形成された複数の半導体チップを含む半導体ウエハを前記半導体チップごとに個片化して半導体装置を形成する半導体装置の製造方法であって、前記半導体ウエハの能動面の前記半導体チップ外周に設けられた前記切断領域に対応した前記半導体ウエハの裏面の位置に、前記半導体ウエハの能動面まで貫通しない溝部を形成する工程と、前記半導体ウエハの裏面側から等方性エッチングにより、前記溝部を含む前記半導体ウエハの裏面の一部を除去して、前記半導体チップごとに分割する工程と、を有することを特徴とする。
この方法は、半導体チップ間の切断領域にＴＥＧ（Test Element Group）等のテストパターンを形成しない場合に用いることができる。本発明によれば、ＴＥＧパターンを切断する必要がないため、上記第１溝部工程を省略することができ、製造工程の簡略化を図ることができる。
また本発明の半導体装置の製造方法は、上記第２溝部形成工程又は溝部形成工程において、先端部がテーパー状に形成されたダイシングブレードを用いて前記第２溝部又は前記溝部を形成することも好ましい。
この方法によれば、刃先がテーパー状のダイシングブレードを用いることにより、半導体ウエハの溝部もダイシングブレートの刃先の形状に伴ってテーパー状に形成される。従って、このテーパー部をエッチングすることで、刃先が矩形状、円形状のものを用いる場合と比較して、容易に半導体装置の角部を湾曲させることが可能となる。これにより、半導体装置の裏面の周縁部に湾曲部を容易に形成することができるため、半導体装置の周縁部への応力集中を緩和することができ、半導体装置の抗折強度を向上させ半導体装置の破損を抑制することができる。
また本発明の半導体装置の製造方法は、上記第１溝部形成工程又は第２溝部形成工程において、レーザーを用いて前記溝部を形成することも好ましい。
この方法によれば、ブレードダイシングに比べ、飛躍的に加工速度を向上させることが可能となる。
本発明の半導体装置は、半導体素子が能動面に形成された半導体装置であって、前記半導体素子が形成される能動面とは反対側の裏面と、前記半導体装置の側面とのなす角部が湾曲して形成されたことも好ましい。
この構成によれば、半導体装置の裏面と側面とのなす角部（裏面の周縁部）が湾曲して形成されているため、半導体装置の周縁部における応力集中を緩和することができる。これにより、薄型化された半導体装置の強度を向上させることができる。
本発明の半導体装置は、前記半導体素子が形成される能動面と、前記半導体装置の側面とのなす角部が湾曲して形成されたことも好ましい。
この構成によれば、半導体装置の能動面と側面とのなす角部（能動面の周縁部）が湾曲して形成されているため、半導体装置の周縁部における応力集中を緩和することができる。これにより、薄型化された半導体装置の強度を向上させることができる。
本発明の回路基板は、上記半導体装置を備えることを特徴とする。
上述したように第１溝部を第２溝部の幅よりも狭くすると、半導体装置の能動面の周縁には段差部が形成される。そのため、本発明によれば、上記半導体装置を接着層を介して回路基板に実装（フェースダウン方式）すると、上記段差部領域には他の領域と比較して接着剤が多く配置される。これにより、半導体装置と回路基板との密着性を高め、信頼性の向上を図ることができる。
本発明の電子機器は、上記半導体装置の製造方法により製造された半導体装置を備えたことを特徴とする。
本発明の電子機器によれば、上述したように強度が高く、かつ、薄型化された半導体装置を備えているため、信頼性の向上、かつ、小型化された電子機器を提供することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
［第１の実施の形態］
（半導体ウエハ）
まず、半導体チップを個片化する前段階における半導体ウエハについて説明する。
図１は、半導体チップ６０が形成された半導体ウエハ１０を模式的に示す平面図である。
半導体ウエハ１０はシリコン材料からなり、半導体ウエハ１０には、複数の半導体チップ６０が形成されている。各半導体チップ６０の能動面１０ａには、トランジスタ、メモリ素子その他の半導体素子からなる集積回路が形成されている。本実施形態において、半導体チップ６０は半導体装置と同じ意味で用いている。一方、半導体ウエハ１０の能動面１０ａの反対側の裏面１０ｂには上記半導体素子が形成されていない。また、図１に示すように、隣接する半導体チップ６０間の間隙は切断領域Ｓとなっている。この切断領域Ｓには、半導体素子のスイッチング素子等の電気的特性を計測するためのＴＥＧが形成されている。なお、このＴＥＧは、半導体ウエハをダイシングする際に、同時に切断されるため、他の半導体素子に電気的影響を与えることはない。
（半導体装置の形成方法）
次に、半導体装置の形成方法について説明する。
図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）は、半導体ウエハ１０を半導体チップ６０ごとに個片化して半導体装置６０を形成するまでの工程を示す断面図である。
（突起電極形成工程）
まず、図２（ａ）に示すように、半導体素子が能動面１０ａに形成された半導体ウエハ１０を用意する。次に、半導体ウエハ１０の能動面１０ａの全面にスパッタ法によりＡｌ等の金属材料からなる金属膜を成膜し、この金属膜上の全面にレジストを塗布する。そして、パターニングしたレジストを露光、現像処理してレジストを所定形状にパターニングした後、このレジストをマスクとして金属膜をエッチングし、図２（ａ）に示すように、電極パッド１４を形成する。
次に、電極パッド１４上を含む半導体ウエハ１０の能動面１０ａの全面にシリコン酸化物（ＳｉＯ２）からなる絶縁層をＣＶＤ法、熱酸化法等により形成する。そして、絶縁層上にレジストを塗布し、露光、現像処理を施してレジストを所定形状にパターニングする。その後、パターニングしたレジストをマスクとして絶縁層をエッチングし、図２（ａ）に示すように、電極パッド１４上面を露出させた状態で半導体ウエハ１０の全面に絶縁層１２を形成する。同様にして、絶縁層１２上に電極パッド１４が露出するように保護樹脂層１８を形成する。
次に、図２（ａ）に示すように、半導体ウエハ１０の能動面１０ａ上にレジストを塗布し、突起電極１６を形成する部分のみが開口されたマスクを用いてレジストをパターニングする。そして、Ｃｕ電解メッキ処理を行った後、レジストを剥離する。このようにして、電極パッド１４上に突起状の突起電極１６を形成する。
（第１溝部形成工程）
次に、図２（ｂ）に示すように、半導体ウエハ１０の能動面１０ａ側の半導体素子形成領域の外周に設けられた切断領域をダイシングブレード又はレーザー（図示せず）によりダイシングする。このとき、ダイシングする深さｄ１は、半導体ウエハ１０を貫通しない、例えば２５μｍに設定する。また、ダイシングブレードの刃幅は例えば５０μｍのものを用いる。これにより、半導体ウエハ１０の能動面１０ａの切断領域Ｓには、深さｄ１が２５μｍであり、幅ｗ１が５０μｍである第１溝部２０が形成される。図１においてこの第１溝部２０は、半導体ウエハ１０の半導体チップ６０の外周を区画するようにして格子状に形成される。また、レーザーによりダイシングする場合は、ブレードの刃幅に対して照射エリアを変更し行う。
（半導体ウエハとガラス基板との接着工程）
次に、図２（ｃ）に示すように、透明材料からなるガラス基板２２（支持部材）を用意した後、半導体ウエハ１０を下側に配置し、半導体ウエハ１０の能動面１０ａ上及びガラス基板２２の一面の少なくとも一方に接着剤を配置して接着層３４を形成する。ここで、ガラス基板２２にはＷＳＳ（Wafer SupportSystem）と呼ばれるものの一部を用い、接着剤としては紫外線（ＵＶ光）の照射によって硬化する紫外線反応型の材料を用いる。紫外線硬化型としては、例えばエポキシ樹脂又はアクリル系樹脂が用いられる。その後、半導体ウエハ１０の能動面１０ａ側と支持体となるガラス基板２２の一面側とを接着層３４を介して貼り合わせる。これにより、半導体ウエハ１０の能動面１０ａはガラス基板２２に支持されるとともに接着層３４により保護される。従って、半導体ウエハ１０の反りが抑制され、薄型化された半導体ウエハ１０のハンドリングを効率的に行うことができるとともに、後述するバックグラインドを安定して行うことができる。なお、接着剤としては、上述した紫外線硬化型の樹脂の他に、紫外線の照射によって発泡（ガス発生）する材料、熱によって発泡（ガス発生）する材料を用いても良い。また、これらの接着剤は、水、メタノール、エタノール等の水と相溶性のあるアルコール等の有機溶媒又は無機溶媒に溶解させて用いても良い。
（バックグラインド工程）
次に、図３（ａ）に示すように、接着層３４により貼り合わされた半導体ウエハ１０とガラス基板２２とを上下反転させて半導体ウエハ１０を上側とした後、半導体ウエハ１０の裏面１０ｂをバックグラインドする。このバックグラインド工程により、半導体ウエハ１０を所定の厚さに研削する。具体的には、砥石等の研削部材を半導体ウエハ１０の裏面１０ｂに当接させ、研削部材を半導体ウエハ１０に対して相対的に回転させることで、半導体ウエハ１０の裏面１０ｂを機械加工する。このとき、バックグラインド工程において、研磨、研削された半導体ウエハ１０の裏面１０ｂには微細なクラックが発生し、半導体ウエハ１０の裏面１０ｂに図３（ａ）に示すように、破砕層（２０〜３０μｍ）が形成される。従って、本実施形態では、半導体ウエハ１０の裏面１０ｂに形成された破砕層を後述するエッチング工程により除去するため、バックグラインド工程においては最終的に得る半導体ウエハ１０の厚さに破砕層の厚さを加えた半導体ウエハ１０の厚さ（８０μｍ）にまで研削する。
（第２溝部形成工程）
次に、図３（ｂ）に示すように、半導体ウエハ１０の能動面１０ａに形成された第１溝部２０と対応する裏面１０ｂの位置をダイシングブレード（図示せず）を用いてダイシングする。このとき、第１溝部２０を形成した際に用いたダイシングブレードよりも刃幅が狭い（例えば３０μｍ）、つまり第１溝部２０の幅ｗ１よりも短い刃幅のダイシングブレードに交換する。そして、このダイシングブレードを第１溝部２０の幅ｗ１の範囲内に収まる裏面１０ｂの対応した位置に位置合わせした後、第１溝部２０の底面に到達しない深さに半導体ウエハ１０の裏面１０ｂをダイシングする。このように、第１溝部２０の幅の範囲内にダイシングブレードを位置合わせすれば良いため、多少の位置ズレが許容され、第２溝部２４を形成する際の横方向（半導体ウエハ１０の裏面１０ｂ方向）の位置合わせ精度が容易となる。これにより、半導体ウエハ１０の裏面１０ｂには、例えば深さｄ２が２０μｍ、幅ｗ２が３０μｍの第２溝部２４が形成されるとともに、第２溝部２４の内壁面には図３（ｂ）に示すようなクラックが形成される。ここで、半導体ウエハ１０の裏面１０ｂに形成された第２溝部２４の幅ｗ２は、半導体ウエハ１０の能動面１０ａに形成された第１溝部２０の幅ｗ１よりも狭くなっている。なお、第１溝部２０と第２溝部２４とで同じ刃幅のダイシングブレードを用いてダイシングして、第１溝部２０の幅ｗ１と第２溝部２４の幅ｗ２が略等しくなるようにしても良い。また、レーザーによりダイシングする場合は、ブレードの刃幅に対して照射エリアを変更し行う。
（等方性エッチング工程）
次に、図３（ｃ）に示すように、半導体ウエハ１０の裏面１０ｂからウエットエッチング（等方性エッチング）により、半導体ウエハ１０の裏面１０ｂに形成された破砕層をエッチングするとともに、第２溝部２４の内壁面（破砕層を含む）を同時にエッチングする。ウエットエッチングとしては、スピンエッチング法を採用し、半導体ウエハ１０を回転させながら、半導体ウエハ１０の裏面１０ｂ上に例えば、フッ酸と硝酸の混合液からなるエッチング液を滴下する。このようにして、半導体ウエハ１０の第２溝部２４の内部を含む半導体ウエハ１０の裏面１０ｂをエッチングし、クラック等の破砕層を除去する。そして、エッチングが進行すると、第２溝部２４の底面が第１溝部２０の底面に到達し、第１溝部２０と第２溝部２４とを連通する貫通孔２６が形成される。これにより、半導体ウエハ１０の厚みが５０μｍに薄型化されるとともに、半導体ウエハ１０の切断領域に沿ってダイシングされ、半導体素子ごとに分離されて個片化される。また、ウエットエッチングは等方性エッチングであるため、半導体ウエハ１０の裏面１０ｂと貫通孔２６の切断面１０ｃとのなす角部（第２溝部２４の開口部入口の角部）には湾曲部２８が形成される。さらに、貫通孔２６の切断面１０ｃと第１溝部２０の底面とのなす角部にはエッチング液の回り込みにより湾曲部３０が形成される。
また、ドライエッチング（等方性エッチング）により、半導体ウエハ１０の裏面１０ｂに形成された破砕層をエッチングするとともに、第２溝部２４の内壁面（破砕層を含む）を同時にエッチングすることも好ましい。ドライエッチングとしては、フッ素系のガスを使用し、半導体ウエハ１０の第２溝部２４の内部を含む半導体ウエハ１０の裏面１０ｂをエッチングし、クラック等の破砕層を除去する。そして、エッチングが進行すると、第２溝部２４の底面が第１溝部２０の底面に到達し、第１溝部２０と第２溝部２４とを連通する貫通孔２６が形成される。これにより、半導体ウエハ１０の厚みが５０μｍに薄型化されるとともに、半導体ウエハ１０の切断領域に沿ってダイシングされ、半導体素子ごとに分離されて個片化される。また、ウエットエッチングは等方性エッチングであるため、半導体ウエハ１０の裏面１０ｂと貫通孔２６の切断面１０ｃとのなす角部（第２溝部２４の開口部入口の角部）には湾曲部２８が形成される。さらに、貫通孔２６の切断面１０ｃと第１溝部２０の底面とのなす角部にはエッチング液の回り込みにより湾曲部３０が形成される。
（剥離工程）
次に、図３（ｄ）に示すように、ガラス基板２２の下方側から紫外線を照射することにより接着層３４から剥離して、半導体ウエハ１０とガラス基板２２とを離反させる。これにより、個片化された半導体装置６０を得ることができる。
本実施形態によれば、半導体ウエハ１０の裏面１０ｂにダイシングにより第２溝部２４を形成し、バックグラインドにより半導体ウエハ１０の薄型化を図った後、半導体ウエハ１０の裏面１０ｂを等方性エッチングするため、ダイシング工程、バックグラインド工程時に半導体ウエハ１０の裏面１０ｂに生じたクラック（破砕層）、チッピング等を一括で除去することができるとともに、半導体ウエハ１０の薄型化も同時に図ることができる。
これにより、半導体装置６０の強度の向上を図ることができる。
また、等方性エッチング（スピンエッチング又はドライエッチング）により、半導体ウエハ１０に複数形成される半導体素子を分離（切断）するため、半導体ウエハ１０の切断面と半導体裏面１０ｂとのなす角部２８は湾曲した形状となる。これにより、半導体装置６０の周縁部への応力集中を緩和して半導体装置６０の破損を抑制することができる。なお、エッチングの処理時間を制御することにより、角部２８の形状を調整することができる。例えば、エッチングの処理時間を長くすれば角部２８はより丸い形状となり、一方、エッチングの処理時間を短くすれば角部２８はより角状に形成することができる。
また本実施形態によれば、等方性エッチングはスピンエッチングであるため、半導体ウエハ１０の裏面１０ｂ上に対してエッチング液が均一に塗布することができ、半導体ウエハ１０を均一に薄型化することができる。また、スピンエッチングはウエットエッチングであるため、プラズマエッチングにより半導体ウエハ１０をエッチングする場合と比較して、エッチング速度が速くなる。従って、半導体装置６０の製造時間の短縮を図ることができる。
（半導体装置）
次に、上述した本実施形態の半導体装置の製造方法により製造された半導体装置について説明する。
図４（ａ）は、半導体装置６０を模式的に示す断面図である。
図４（ａ）に示すように、半導体装置６０は、シリコンからなる半導体ウエハ１０の能動面１０ａ上に、トランジスタやメモリ素子、その他の電子素子からなる集積回路を有する半導体素子（図示略）が形成されている。半導体素子上には、突起電極１６等が形成されている。
半導体装置６０の裏面１０ｂと側面１０ｃとのなす角部（半導体装置６０の裏面１０ｂの周縁部）は、図４（ａ）に示すように、上述した等方性のウエットエッチングによりエッチングされる。これにより、上記角部には湾曲部２８が形成される。また、本実施形態では、半導体装置６０をダイシングする際、半導体ウエハ１０の能動面１０ａに第１溝部２０を形成し、裏面１０ｂ側に第１溝部２０よりも幅の狭い第２溝部２４を形成した後、スピンエッチングにより第１溝部２０と第２溝部２４とを連通させることによりダイシングする。従って、図４（ａ）に示すように、半導体装置６０の能動面１０ａの周縁には、第１溝部２０と第２溝部２４との幅が異なることから、段差部１７が形成される。また、この段差部１７の能動面１０ａと側面１０ｃとのなす角部（半導体装置６０の能動面１０ａの周縁部）は、上述したように、第２溝部２４が第１溝部２０に貫通した後のエッチング液の回り込みによりエッチングされ、上記角部には湾曲部３０が形成される。なお、段差部１７の形状は、溝部２０，２４の幅を変えることにより調整自在である。
図４（ｂ）は、本実施形態の半導体装置６０が回路基板５０に実装された状態を示す断面図である。
図４（ｂ）に示すように、上述した半導体装置６０の能動面１０ａ及び裏面１０ｂに湾曲部２８，３０が形成された半導体装置６０が、能動面１０ａ側を下向き（フェースダウン）にして例えば回路基板５０に異方性導電膜（ACP:anisotropic conductive paste）４２等を介して実装されている。ＡＣＰ以外の接着剤としては、異方性導電フィルム（ACF:anisotropic conductive film）、非導電性フィルム（NCF:Non Conductive Film）や非導電性ペースト（NCP:Non Conductive Paste）を含む絶縁樹脂材料を用いても良い。
本実施形態によれば、半導体装置６０の能動面１０ａ及び裏面１０ｂの周縁部に湾曲部２８，３０が形成されるため、半導体装置６０の周縁部への応力集中を緩和することにより、半導体装置６０の抗折強度を向上させ半導体装置６０の破損を抑制することができる。また、半導体装置６０の周縁には段差部１７が形成されるため、この段差部１７領域は、他の領域と比較してＡＣＰ等の接着剤が多く配置される。これにより、半導体装置６０と回路基板５０との密着性を高め、信頼性の向上を図ることができる。
［第２の実施の形態］
次に、本実施形態について図面を参照して説明する。
本実施形態の半導体装置６０の製造工程では、第１溝部２０の内部に樹脂材を埋め込んで樹脂層を形成する点において上記第１実施形態の半導体装置６０の製造工程と異なる。
そのため、本実施形態では、第１溝部２０の内部に樹脂層を形成する工程以降について詳細に説明し、上記第１実施形態の半導体装置６０と同一構造の部分については、同一の符号を付して説明し、その他の工程については説明を簡略化する。
（電極、第１溝部形成工程）
まず、図５（ａ）に示すように、半導体素子が能動面１０ａに形成された半導体ウエハ１０上に、電極パッド１４を形成し、さらに電極パッド１４上に突起状の突起電極１６を形成する。
次に、図５（ｂ）に示すように、半導体ウエハ１０の能動面１０ａ側の半導体素子形成領域の外周に設けられた切断領域Ｓをダイシングブレード又はレーザー（図示せず）によりダイシングし、半導体ウエハ１０を貫通しない第１溝部２０を形成する。
（樹脂層の埋め込み工程）
次に、図５（ｃ）に示すように、スピンコート法、インクジェット法等により第１溝部２０の内部に樹脂を塗布して埋め込み、樹脂層３２を形成する。ここで、樹脂としては、後述するスピンエッチングを行う際に使用するエッチング液（フッ酸と硝酸の混合液）に対して耐性を有する例えば紫外線硬化樹脂であるエポキシ樹脂、その他低温熱硬化樹脂等を用いることが好ましい。
（貼り合わせ、バックグラインド工程）
次に、図５（ｄ）に示すように、透明材料からなるガラス基板２２（支持部材）を用意した後、半導体ウエハ１０の能動面１０ａ上及びガラス基板２２の一面の少なくとも一方に接着剤を配置して接着層３４を形成する。その後、半導体ウエハ１０の能動面１０ａ側と支持体となるガラス基板２２の一面側とを接着層３４を介して貼り合わせる。
次に、図５（ｅ）に示すように、半導体ウエハ１０の裏面１０ｂ側を所定の厚さに研削して、半導体ウエハ１０の薄型化を図る。このとき、バックグラインド工程において、研磨、研削された半導体ウエハ１０の裏面１０ｂには微細なクラックが発生し、半導体ウエハ１０の裏面１０ｂに図５（ｅ）に示すように、破砕層が形成される。
（第２溝部形成工程）
次に、図６（ａ）に示すように、能動面１０ａ側に形成された第１溝部２０と対応する裏面１０ｂ側の位置をダイシングブレード又はレーザー（図示せず）を用いてダイシングして、第１溝部２０に到達しない第２溝部２４を形成する。このとき、第２溝部２４の内壁面には図６（ａ）に示すようなクラックが形成される。また、半導体ウエハ１０の裏面１０ｂに形成された第２溝部２４の幅ｗ２は、半導体ウエハ１０の能動面１０ａに形成された第１溝部２０の幅ｗ１よりも狭くなっている。なお、第１溝部２０の幅ｗ１と第２溝部２４の幅ｗ２は略等しくても良い。
（等方性エッチング工程）
次に、図６（ｂ）に示すように、半導体ウエハ１０の裏面１０ｂ側からウエットエッチング（等方性エッチング）により、半導体ウエハ１０の裏面１０ｂ側に形成された破砕層をエッチングするとともに、第２溝部２４の内壁面を同時にエッチングする。これにより、半導体ウエハ１０の第２溝部２４の内部を含む半導体ウエハ１０の裏面１０ｂをエッチングし、クラック等の破砕層を除去する。さらに、エッチングが進行すると、第２溝部２４の底面が第１溝部２０に埋め込まれた樹脂層３２に到達するが、樹脂層３２はエッチング液に対して耐性を有するため、樹脂層３２でエッチングの進行が停止する。また、ウエットエッチングは等方性エッチングであるため、半導体ウエハ１０の裏面１０ｂと貫通孔２６の切断面１０ｃとのなす角部（第２溝部２４の開口部入口の角部）には湾曲部２８が形成される。
またドライエッチングでは、図６（ｂ）に示すように、半導体ウエハ１０の裏面１０ｂ側からドライエッチング（等方性エッチング）により、半導体ウエハ１０の裏面１０ｂ側に形成された破砕層をエッチングするとともに、第２溝部２４の内壁面を同時にエッチングする。これにより、半導体ウエハ１０の第２溝部２４の内部を含む半導体ウエハ１０の裏面１０ｂをエッチングし、クラック等の破砕層を除去する。さらに、エッチングが進行すると、第２溝部２４の底面が第１溝部２０に埋め込まれた樹脂層３２に到達するが、樹脂層３２でエッチングの進行が停止する。また、ドライエッチングは等方性エッチングであるため、半導体ウエハ１０の裏面１０ｂと貫通孔２６の切断面１０ｃとのなす角部（第２溝部２４の開口部入口の角部）には湾曲部２８が形成される。
（樹脂層切断工程）
次に、図６（ｃ）に示すように、樹脂層３２をダイシングブレード、又はレーザー等により第２溝部２４から第１溝部２０方向にダイシングし、樹脂層３２を切断する。これにより、半導体ウエハ１０の切断領域に沿ってダイシングされ、半導体素子ごと分離されて個片化される。このとき、第２溝部２４の幅と略等しい刃幅を有するダイシングブレードを用いてダイシングすることにより、後述する半導体装置６０の側面を構成する、半導体ウエハ１０からなる側面１０ｃと、樹脂層３２からなる側面３２ａとを平坦面に形成することも可能である。
（剥離工程）
次に、図６（ｄ）に示すように、ガラス基板２２の下方側から紫外線を照射することにより接着層３４から剥離して、半導体ウエハ１０とガラス基板２２とを離反させる。これにより、個片化された半導体装置６０を得ることができる。
本実施形態によれば、スピンエッチングにより第２溝部２４と第１溝部２０とを連通させた後、エッチング液は上記第１実施形態と異なり、第１溝部２０に充填された樹脂層３２によって停止する。これにより、半導体ウエハ１０の能動面１０ａへのエッチング液の回り込みを防止して、半導体ウエハ１０の能動面１０ａに形成された半導体素子を保護することができる。
（半導体装置）
次に、上述した本実施形態の半導体装置の製造方法により製造された半導体装置について説明する。本実施形態の半導体装置６０は、第１溝部２０の内部に樹脂材が埋め込まれ、内部に樹脂層が形成される点において上記第１実施形態の半導体装置６０と異なる。そのため、本実施形態では、上記第１実施形態の半導体装置６０と同一構造の部分については、同一の符号を付して説明し、説明を簡略化する。
図７（ａ）は、半導体装置６０を模式的に示す断面図である。
図７（ａ）に示すように、半導体装置６０の裏面１０ｂと側面１０ｃとがなす角部（半導体装置６０の裏面１０ｂの周縁部）は、上述した等方性のウエットエッチングによりエッチングされる。これにより、上記角部には湾曲部２８が形成される。また、第１溝部２０には樹脂が埋め込まれて樹脂層３２が形成されるため、上記第１実施形態の場合と異なり半導体装置６０の能動面１０ａの周縁部には段差部が形成されていない。つまり、半導体装置６０の側面１０ｃは、半導体ウエハと樹脂層とから構成される。
図７（ｂ）は、本実施形態の半導体装置６０が回路基板５０に実装された状態を示す断面図である。
図７（ｂ）に示すように、上述した半導体装置６０の裏面１０ｂに湾曲部２８が形成された半導体装置６０が、能動面１０ａ側を下向きにして（フェースダウン）回路基板に異方性導電膜（ＡＣＰ）等を介して実装されている。
本実施形態によれば、半導体装置６０の裏面１０ｂの周縁部に湾曲部２８が形成されるため、半導体装置６０の縁部への応力集中を緩和することにより、半導体装置６０の抗折強度を向上させ半導体装置６０の破損を抑制することができる。
［第３の実施の形態］
次に、本実施形態について図面を参照して説明する。
本実施形態の半導体装置６０の製造方法は、半導体チップ間の切断領域にＴＥＧが形成されていない半導体ウエハを用いる点において、上記第１実施形態の半導体装置６０の製造方法と異なる。本実施形態では、上記第１実施形態と同様の工程、構造については同一の符号を付して説明を省略し、上記第１実施形態と異なる部分についてのみ説明する。
図８（ａ）〜（ｃ）及び図９（ａ）〜（ｃ）は、半導体ウエハ１０を半導体チップ６０
ごとに個片化して半導体装置６０を形成するまでの工程を示す断面図である。
（半導体ウエハ）
まず、半導体チップ６０が形成された半導体ウエハ１０について図１、図８（ａ）を参
照して説明する。
シリコン材料からなる半導体ウエハ１０上には、複数の半導体チップ６０が形成されている。各半導体チップ６０の能動面１０ａには、トランジスタ、メモリ素子その他の半導体素子からなる集積回路が形成されている。そして、集積回路上には、図８（ａ）に示すように、半導体ウエハ側から絶縁層１２及び保護樹脂層１８がこの順に積層されている。
半導体ウエハ１０に形成される複数の半導体チップ６０は互いに離間して形成されており、この半導体チップ６０，６０間の間隙はダイシングブレード又はレーザーにより半導体ウエハを切断するための切断領域Ｓとなっている。ここで、上記第１実施形態において切断領域Ｓには半導体素子の電気的特性を計測するためのＴＥＧが形成されているが、本実施形態においてこの切断領域ＳにはＴＥＧ等のテストパターンが形成されていない。従って、図８（ａ）に示すように、半導体チップ６０，６０間の切断領域ＳにはＴＥＧを保護等するための絶縁層１２及び保護樹脂層１８等が形成されないため、切断領域Ｓは半導体ウエハ１０が露出された状態となっている。
（半導体装置の形成方法）
次に、半導体装置の形成方法について説明する。
（半導体チップ形成工程）
まず、図８（ａ）に示すように、半導体ウエハの能動面１０ａに複数の半導体チップ６０を形成する。このとき、半導体チップ６０，６０間の切断領域ＳにはＴＥＧ等の配線（絶縁層、保護樹脂層）を形成せず、切断領域Ｓに対応した位置の半導体ウエハ１０表面を露出させる。この切断領域Ｓは、ＴＥＧ、絶縁層１２、及び保護樹脂層１８が形成されていないため溝部となっている。そのため、本実施形態においては、半導体チップ６０，６０間に形成されるＴＥＧ及びこれを覆う絶縁層１２、保護樹脂層１８を切断する必要がないため、上記第１実施形態で説明した第１溝部形成工程を省略することができる。
（半導体ウエハとガラス基板との接着工程）
次に、図１及び図８（ｂ）に示すように、複数の半導体チップ６０が形成された半導体ウエハ１０とガラス基板２２とを、接着層３４を介して貼り合せる。このとき、接着層３４は、半導体チップ６０，６０間の切断領域Ｓの溝部にも配置される。接着層３４としては、紫外線硬化型のエポキシ樹脂又はアクリル樹脂等が好適に用いることができる。
（バックグラインド工程）
次に、図８（ｃ）に示すように、半導体ウエハ１０の裏面１０ｂをバックグラインドする。このバックグラインド工程により、半導体ウエハ１０を所定の厚さに研削する。このとき、半導体ウエハ１０の裏面１０ｂにはバックグラインドによる破砕層が形成される。
（溝部形成工程）
次に、図９（ａ）に示すように、半導体ウエハ１０の能動面１０ａに形成された半導体チップ間の切断領域Ｓにダイシングブレード又はレーザー（図示せず）を位置合わせしてダイシングする。このとき、ダイシングブレードの刃幅又はレーザー照射エリアは、半導体チップ間の切断領域Ｓの幅よりも狭いものを用いることが好ましい。これにより、切断領域Ｓの幅の範囲内にダイシングブレード又はレーザー照射エリアを位置合わせすれば良いため、多少の位置ズレが許容され、溝部を形成する際の横方向（半導体ウエハ１０の裏面１０ｂ方向）の位置合わせ精度が容易となる。
（等方性エッチング工程）
次に、図９（ｂ）に示すように、半導体ウエハ１０の裏面１０ｂからウエットエッチング（等方性エッチング）により、半導体ウエハ１０の裏面１０ｂに形成された破砕層をエッチングするとともに、溝部２４の内壁面（破砕層を含む）を同時にエッチングする。ウエットエッチングとしてはスピンエッチング法が好ましい。エッチングが進行すると、溝部２４の底面が半導体チップ間の切断領域Ｓに到達し、半導体ウエハ１０の能動面１０ａと裏面１０ｂとを連通する貫通孔２６が形成される。このエッチング処理により、半導体ウエハ１０の厚みが薄型化されるとともに、半導体ウエハ１０の切断領域に沿ってダイシングされ、半導体素子ごとに分離されて個片化される。また、ウエットエッチングは等方性エッチングであるため、半導体ウエハ１０の裏面１０ｂと貫通孔２６の切断面１０ｃとのなす角部（溝部２４の開口部入口の角部）には湾曲部２８が形成される。
またドライエッチングでは、図９（ｂ）に示すように、半導体ウエハ１０の裏面１０ｂから等方性エッチングにより、半導体ウエハ１０の裏面１０ｂに形成された破砕層をエッチングするとともに、溝部２４の内壁面（破砕層を含む）を同時にエッチングする。ドライエッチングとしてはフッ素系のガスでのエッチングが好ましい。エッチングが進行すると、溝部２４の底面が半導体チップ間の切断領域Ｓに到達し、半導体ウエハ１０の能動面１０ａと裏面１０ｂとを連通する貫通孔２６が形成される。このエッチング処理により、半導体ウエハ１０の厚みが薄型化されるとともに、半導体ウエハ１０の切断領域に沿ってダイシングされ、半導体素子ごとに分離されて個片化される。また、ウエットエッチングは等方性エッチングであるため、半導体ウエハ１０の裏面１０ｂと貫通孔２６の切断面１０ｃとのなす角部（溝部２４の開口部入口の角部）には湾曲部２８が形成される。
（剥離工程）
次に、図９（ｃ）に示すように、ガラス基板２２の下方側から紫外線を照射することにより接着層３４から剥離して、半導体ウエハ１０とガラス基板２２とを離反させる。これにより、個片化された半導体装置６０を得ることができる。
本実施形態の方法は、半導体チップ間の切断領域ＳにＴＥＧパターンを形成しない場合に用いることが可能である。本実施形態によれば、上記実施形態の第１溝部工程を省略することができるため、製造工程の簡略化を図ることができる。その他の効果は上記第１実施形態と同様である。
＜積層半導体装置＞
図１０は、複数の半導体装置６０を積層した積層半導体装置について説明する。
図１０に示すように、回路基板５０上には、上述した半導体装置６０が実装されている。
回路基板５０は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン（図示せず）が所望の回路となるように形成され、さらにこれら配線パターンにパッド（図示せず）が接続されている。そして、このパッドに半導体装置６０のハンダボールが電気的に接続されることにより、半導体装置６０は回路基板５０上に実装される。さらに、本実施形態では、半導体装置６０上に複数の半導体装置が積層されることで積層半導体装置５６を構成している。
積層半導体装置５６を積層する方法としては、例えば熱源としてボンディングツールを用いることで、ハンダ層を溶融させた後、固化（硬化）させることで実装する方法が挙げられる。また、積層された半導体装置６０の間に絶縁性のアンダーフィル（図示せず）を充填することも可能である。また、半導体装置６０を積層する際に、半導体装置６０を一層ずつ積層するようにしてもよいし、リフローを用いることで半導体装置６０を一括して積層しても良い。
＜電子機器＞
次に、本発明の電子機器の一例について説明する。
図１１は、上述した半導体装置６０又は積層半導体装置５６を備えた携帯電話（電子機器）を示した斜視図である。図１１に示すように、携帯電話機６００は、ヒンジ１２２を中心として折り畳み可能な第１ボディ１０６ａと第２ボディ１０６ｂとを備えている。そして、第１ボディ１０６ａには、液晶装置６０１と、複数の操作ボタン１２７と、受話口１２４と、アンテナ１２６とが設けられている。また、第２ボディ１０６ｂには、送話口１２８が設けられている。
本実施形態によれば、上述したように強度が高く、かつ、薄型化された半導体装置６０又は積層半導体装置５６を備えているため、信頼性の向上、かつ、小型化された電子機器を提供することができる。
なお、本実施形態の半導体装置６０は、上記携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
また、本願発明は、上述した例に限定されるものではなく、本願発明の要旨を逸脱しない範囲において種々変更を加え得ることはもちろんである。また、本願発明の要旨を逸脱しない範囲において上述した各例を組み合わせても良い。
また、上記実施形態の第２溝部形成工程において、エッチング工程の前段階で第２溝部２４を第１溝部２０に貫通させてダイシングすることも可能である。
また、上記実施形態では、半導体ウエハ１０の能動面１０ａに第１溝部２０を形成した後、半導体ウエハ１０と支持部材となるガラス基板２２とを、半導体ウエハ１０の能動面１０ａをガラス基板２２に対向させて接着層３４を介して貼り付けた。これに対し、半導体ウエハ１０にガラス基板２２を貼り付けずに半導体ウエハ１０の裏面１０ｂをバックグラインドすることも可能である。
さらに、上記実施形態では、半導体ウエハ１０の能動面１０ａとは反対側の裏面１０ｂをバックグラインドすることにより、半導体ウエハ１０の裏面１０ｂの薄型化を図った。
これに対し、予め薄型化された半導体ウエハ１０を用意できれば、上記バックグラインド工程を省略することも可能である。
また上記実施形態では、ダイシングブレード３８の刃先が矩形状、円形状ものを用いて第２溝部及び溝部を形成していた。これに対し、図１２に示すように、ダイシングブレード３８の刃先の端部がテーパー状（断面がＶ字状）に形成されたものを用いることも好ましい。これにより、半導体チップのクラックやチッピングの発生を抑えることができる。また、このように刃先がテーパー状のものを用いることにより、半導体ウエハ１０の溝部もダイシングブレート３８の刃先の形状に伴ってテーパー状に形成される。従って、このテーパー部をエッチングすることで、刃先が矩形状、円形状のものを用いる場合と比較して、容易に角部を湾曲させることが可能となる。これにより、半導体装置６０の裏面１０ｂの周縁部に湾曲部２８を容易に形成することができるため、半導体装置６０の周縁部への応力集中を緩和することができ、半導体装置６０の抗折強度を向上させ半導体装置６０の破損を抑制することができる。
半導体素子が形成された半導体ウエハを模式的に示す平面図である。 第１実施形態に係る半導体装置の製造工程を示す断面図である。 同、半導体装置の製造工程を示す断面図である。 （ａ）は半導体装置を模式的に示す断面図、（ｂ）は半導体装置を基板に実装した状態を模式的に示す断面図である。 第２実施形態に係る半導体装置の製造工程を示す断面図である。 同、半導体装置の製造工程を示す断面図である。 （ａ）は半導体装置を模式的に示す断面図、（ｂ）は半導体装置を基板に実装した状態を模式的に示す断面図である。 第３実施形態に係る半導体装置の製造工程を示す断面図である。 同、半導体装置の製造工程を示す断面図である。 半導体装置を回路基板に複数積層した状態を模式的に示す斜視図である。 携帯電話の概略構成を示す斜視図である。 第２溝部の形成工程を示す断面図である。
符号の説明
１０…半導体ウエハ、 １６…突起電極、 １８…保護樹脂層、 ２０…第１溝部、 ２２…ガラス基板（支持部材）、 ２４…第２溝部，溝部、 ２６…貫通孔、 ２８…湾曲部（裏面）、 ３０…湾曲部（能動面）、 ３２…樹脂層、 ３８…ダイシングブレード、 ６０…半導体チップ，半導体装置

Claims (3)

  1. 半導体素子が能動面に形成された複数の半導体チップを含む半導体ウエハを前記半導体チップごとに個片化して半導体装置を形成する半導体装置の製造方法であって、
    前記半導体ウエハの能動面の前記半導体チップ外周に設けられた切断領域に、前記半導体ウエハを貫通しない第１溝部を形成する工程と、
    前記第１溝部を形成した後、前記第１溝部に樹脂を埋め込んで樹脂層を形成する工程と、
    前記樹脂層を形成した後、前記半導体ウエハと前記半導体ウエハを支持する支持部材とを、前記半導体ウエハの能動面を前記支持部材に対向させて接着層を介して貼り付ける工程と、
    前記半導体ウエハの能動面を前記支持部材に対向させて接着層を介して貼り付けた後、前記半導体ウエハの能動面とは反対側の裏面をバックグラインドする工程と、
    前記半導体ウエハの能動面とは反対側の裏面をバックグラインドした後、前記半導体ウエハの前記能動面の前記切断領域に対応した前記半導体ウエハの裏面の位置に、前記第１溝部まで貫通しない深さかつ前記第１溝部よりも狭い幅の第２溝部を、前記第１溝部の平面領域内に位置するように形成する工程と、
    前記半導体ウエハの裏面側から等方性エッチングにより、前記第２溝部を含む前記半導体ウエハの裏面の一部を除去し、前記樹脂層まで前記第２溝部を到達させる工程と、
    前記樹脂層を前記第２溝部から前記第１溝部方向に切断することで、前記半導体チップの前記能動面の外周端に段差部と該段差部に埋め込まれた樹脂層とを形成しつつ前記半導体チップごとに分割する工程と、
    前記能動面の外周端に前記段差部と前記段差部に埋め込まれた樹脂層とを有する前記半導体チップを、前記能動面と前記樹脂層とに塗布した接着剤を介して回路基板に実装する工程とをさらに有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法により製造された半導体装置を備えたことを特徴とする回路基板。
  3. 請求項１に記載の半導体装置の製造方法により製造された半導体装置を備えたことを特徴とする電子機器。
JP2005335459A 2005-06-17 2005-11-21 半導体装置の製造方法、半導体装置、回路基板及び電子機器 Active JP4544143B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005335459A JP4544143B2 (ja) 2005-06-17 2005-11-21 半導体装置の製造方法、半導体装置、回路基板及び電子機器
KR1020060049831A KR100786740B1 (ko) 2005-06-17 2006-06-02 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기
TW095120862A TW200711066A (en) 2005-06-17 2006-06-12 Manufacturing method for a semiconductor device, semiconductor device, circuit substrate and electronic device
US11/453,311 US7456108B2 (en) 2005-06-17 2006-06-14 Manufacturing method for a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005177495 2005-06-17
JP2005335459A JP4544143B2 (ja) 2005-06-17 2005-11-21 半導体装置の製造方法、半導体装置、回路基板及び電子機器

Publications (2)

Publication Number Publication Date
JP2007027675A JP2007027675A (ja) 2007-02-01
JP4544143B2 true JP4544143B2 (ja) 2010-09-15

Family

ID=37572587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005335459A Active JP4544143B2 (ja) 2005-06-17 2005-11-21 半導体装置の製造方法、半導体装置、回路基板及び電子機器

Country Status (4)

Country Link
US (1) US7456108B2 (ja)
JP (1) JP4544143B2 (ja)
KR (1) KR100786740B1 (ja)
TW (1) TW200711066A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP2009111147A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
US7972940B2 (en) * 2007-12-28 2011-07-05 Micron Technology, Inc. Wafer processing
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
GB2459302A (en) * 2008-04-18 2009-10-21 Xsil Technology Ltd A method of dicing wafers to give high die strength
GB2459301B (en) * 2008-04-18 2011-09-14 Xsil Technology Ltd A method of dicing wafers to give high die strength
US7977802B2 (en) * 2009-03-05 2011-07-12 Stats Chippac Ltd. Integrated circuit packaging system with stacked die and method of manufacture thereof
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
JP2011146453A (ja) * 2010-01-13 2011-07-28 Renesas Electronics Corp 電子部品、半導体装置、及び半導体装置の製造方法
DE102010007127A1 (de) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9209080B2 (en) * 2012-12-14 2015-12-08 Infineon Technologies Ag Semiconductor device comprising a protective structure on a chip backside and method of producing the same
WO2014126785A2 (en) * 2013-02-13 2014-08-21 Applied Materials, Inc. Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch
KR20140101984A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP2015118976A (ja) * 2013-12-17 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP2015119085A (ja) 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP5967629B2 (ja) 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路モジュール及びその製造方法
JP6441088B2 (ja) * 2015-01-13 2018-12-19 株式会社Sumco シリコンウェーハの製造方法及び半導体装置の製造方法
JP2017162876A (ja) * 2016-03-07 2017-09-14 株式会社ジェイデバイス 半導体パッケージの製造方法
US10529671B2 (en) 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
KR102442622B1 (ko) * 2017-08-03 2022-09-13 삼성전자주식회사 반도체 소자 패키지
JP2019212769A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212839A (ja) * 2018-06-07 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7106382B2 (ja) * 2018-07-19 2022-07-26 株式会社ディスコ ウェーハの加工方法
JP2020017629A (ja) * 2018-07-25 2020-01-30 株式会社ディスコ ウェーハの加工方法
JP2020061440A (ja) * 2018-10-09 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061459A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061461A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061499A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061495A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061496A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697280A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd チップ形状半導体素子
JPH0927465A (ja) * 1995-07-11 1997-01-28 Nikon Corp 半導体チップ製造方法
JP2004095952A (ja) * 2002-09-02 2004-03-25 Shinko Electric Ind Co Ltd 半導体チップ製造方法及び半導体チップ
JP2005050997A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd 半導体素子分離方法
JP2005057052A (ja) * 2003-08-04 2005-03-03 Sharp Corp 半導体基板の加工方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6995476B2 (en) 1998-07-01 2006-02-07 Seiko Epson Corporation Semiconductor device, circuit board and electronic instrument that include an adhesive with conductive particles therein
JP2000119552A (ja) 1998-10-14 2000-04-25 Nippon Paint Co Ltd 光触媒酸化チタン含有水性無機塗料組成物
JP3447602B2 (ja) 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
JP2001023935A (ja) * 1999-07-09 2001-01-26 Sharp Corp 半導体装置の製造方法
JP2001284293A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2002093752A (ja) 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
US6881600B2 (en) * 2002-07-29 2005-04-19 Digital Optics Corp Etching in combination with other processing techniques to facilitate alignment of a die in a system and structures formed thereby
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
JP2004259872A (ja) * 2003-02-25 2004-09-16 Canon Inc 基板分割方法
JP2004297019A (ja) 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2005026314A (ja) * 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 固体撮像素子の製造方法
JP3962713B2 (ja) * 2003-09-30 2007-08-22 キヤノン株式会社 アライメントマークの形成方法、およびデバイスが構成される基板
JP2005322738A (ja) * 2004-05-07 2005-11-17 Toshiba Corp 半導体装置の製造方法
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697280A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd チップ形状半導体素子
JPH0927465A (ja) * 1995-07-11 1997-01-28 Nikon Corp 半導体チップ製造方法
JP2004095952A (ja) * 2002-09-02 2004-03-25 Shinko Electric Ind Co Ltd 半導体チップ製造方法及び半導体チップ
JP2005050997A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd 半導体素子分離方法
JP2005057052A (ja) * 2003-08-04 2005-03-03 Sharp Corp 半導体基板の加工方法

Also Published As

Publication number Publication date
JP2007027675A (ja) 2007-02-01
US20060284285A1 (en) 2006-12-21
TW200711066A (en) 2007-03-16
KR20060132450A (ko) 2006-12-21
KR100786740B1 (ko) 2007-12-18
US7456108B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
JP4544143B2 (ja) 半導体装置の製造方法、半導体装置、回路基板及び電子機器
KR100780123B1 (ko) 다이싱 시트 및 그 제조 방법, 및 반도체 장치의 제조 방법
JP4349278B2 (ja) 半導体装置の製造方法
TW447025B (en) Process for precision alignment of chips for mounting on a substrate
JP3646720B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5563814B2 (ja) 半導体装置及びその製造方法
JP4312786B2 (ja) 半導体チップの製造方法
JP2008028325A (ja) 半導体装置の製造方法
CN101752273B (zh) 半导体器件的制造方法
TW201036055A (en) Semiconductor process
JP4725639B2 (ja) 半導体装置の製造方法
JP5803276B2 (ja) 半導体装置の製造方法
JP2005191508A (ja) 半導体装置およびその製造方法
JP4165256B2 (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2001135598A (ja) ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4063277B2 (ja) 半導体装置の製造方法
JP2005123325A (ja) 半導体装置、回路基板、及び電子機器
JP2004343088A (ja) 半導体装置及びその製造方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP2007294575A (ja) 半導体装置の製造方法
JP2010109182A (ja) 半導体装置の製造方法
CN100433250C (zh) 半导体装置制造方法、半导体装置、电路基板
EP2026380A2 (en) Method of manufacturing semiconductor device
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
KR100948999B1 (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090915

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090915

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4544143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250