DE102010007127A1 - Verfahren zur Behandlung eines temporär gebondeten Produktwafers - Google Patents

Verfahren zur Behandlung eines temporär gebondeten Produktwafers Download PDF

Info

Publication number
DE102010007127A1
DE102010007127A1 DE102010007127A DE102010007127A DE102010007127A1 DE 102010007127 A1 DE102010007127 A1 DE 102010007127A1 DE 102010007127 A DE102010007127 A DE 102010007127A DE 102010007127 A DE102010007127 A DE 102010007127A DE 102010007127 A1 DE102010007127 A1 DE 102010007127A1
Authority
DE
Germany
Prior art keywords
wafer
product wafer
residual stress
flat side
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010007127A
Other languages
English (en)
Inventor
Jürgen Burggraf
Harald Wiesbauer
Markus Wimplinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Priority to DE102010007127A priority Critical patent/DE102010007127A1/de
Priority to SG2012054839A priority patent/SG182703A1/en
Priority to KR1020127017583A priority patent/KR101822669B1/ko
Priority to JP2012551501A priority patent/JP2013519218A/ja
Priority to PCT/EP2010/007098 priority patent/WO2011095189A1/de
Priority to EP10787688A priority patent/EP2532024A1/de
Priority to US13/575,316 priority patent/US9362154B2/en
Priority to CN201080063106.6A priority patent/CN102725838B/zh
Priority to TW100104032A priority patent/TWI525677B/zh
Publication of DE102010007127A1 publication Critical patent/DE102010007127A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Abstract

Die Erfindung betrifft ein Verfahren zur Behandlung eines temporär auf einem Trägerwafer gebondeten Produktwafers mit folgenden Schritten: – Schleifen und/oder Rückdünnen des Produktwafers an einer vom Trägerwafer abgewandten Flachseite auf eine Produktwaferdicke D von < 150 μm, insbesondere < 100 μm, vorzugsweise < 75 μm, noch bevorzugter < 50 μm, besonders bevorzugt < 30 μm, – Nach dem Schleifen und/oder Rückdünnen Oberflächenbehandlung der Flachseite mit Mitteln zum Reduzieren einer, insbesondere strukturellen, Eigenspannung des Produktwafers.

Description

  • Die Erfindung betrifft ein Verfahren gemäß Anspruch 1 und eine Vorrichtung gemäß Anspruch 13 oder 14 zur Behandlung eines temporär gebondeten Produktwafers.
  • Neuartige, dreidimensional integrierte Schaltkreise benötigen verlässliche Verfahren zur Handhabung dünner Wafer, um die dünnen Wafer durch die notwendigen Fertigungsprozesse auf der Wafer Rückseite erfolgreich transportieren zu können. In den vergangenen Jahren hat sich hierzu die Methode des Temporär-Bondens etabliert. Dabei wird der Produktwafer mit einer ganz oder teilweise fertig gestellten ersten Hauptfläche mittels eines geeigneten Verfahrens, insbesondere mittels Klebetechnologie auf einen Träger Wafer montiert. Dabei zeigt diese erste Hauptfläche in die Richtung des Trägerwafers. Der Produktwafer wird anschließend mittels bekannter Schleiftechniken gedünnt. Nach diesem Dünnungsprozess werden auf der Rückseite des dünnen Wafers weitere Fertigungsschritte durchgeführt. Dabei haben in der Vergangenheit Prozesse, bei denen im Wafer hohe thermische Spannungen erzeugt wurden, wie zum Beispiel abruptes Heizen- und/oder Kühlen, zu Problemen geführt. – Vielfach hat der Wafer dabei Dellen (engl. dimples) bekommen, die eine weitere Verarbeitung unmöglich gemacht haben. Diese Dellen sind gleichzeitig auch Stellen, an denen der, zum Fixieren des dünnen Wafers verwendete Kleber verfließt und damit die Kleberdicke ungleichmäßig ist.
  • Bekannt ist das Wafer Dünnen auf Backgrind Tapes (BG Tape), also keine stabilen Trägersubstrate. Hier wird der Wafer zumeist mittels Schleifverfahren nur gedünnt. Es erfolgt keine weitere Bearbeitung auf der Wafer Rückseite mehr. Zumindest werden in diesem Fall keine komplexen Strukturen wie Verdrahtungsleitungen oder dergleichen mehr gefertigt. In diesem Bereich ist es üblich, die Wafer zu dünnen mittels einer Aufeinanderfolge von Grob- und Feinschleifprozessen. Diese Schleifprozesse lassen in der Regel jedoch Beschädigung der Kristallstruktur auf der geschliffenen Wafer Oberfläche zurück. Diese Beschädigungen führen zu Spannungen. Daher wurde in diesem Bereich in den letzten Jahren an Möglichkeiten geforscht, um diesen beschädigten Lager zu eliminieren. Das Resultat sind sogenannte „Stress Relief Prozesse”. Um diese Prozesse jedoch umgehen zu können haben Hersteller von Schleifanlagen und Schleifwerkzeugen wie z. B. die Fa. Disco in Japan auch an Schleifrädern gearbeitet, die die Notwendigkeit des Stress Reliefs eliminieren. Ein sehr populäres Produkt in diesem Bereich ist z. B. das sogenannte Polygrind Schleifrad, das es ermöglicht, die Wafer unmittelbar nach dem Dünnen zu zersägen und in die endgültige Chipverpackung einzubringen. (in der Industrie unter dem Begriff „Packaging” bekannt).
  • Der zweite relevante Bereich ist der Bereich von Dünnen Wafer, die auf starren Trägersubstraten montiert sind. In diesem Bereich werden die Wafer ebenfalls mittels Grob- und Feinschleifverfahren auf die gewünschte Zieldicke gedünnt. Typischerweise werden Zieldicken von weniger als 100 μm angestrebt. In letzter Zeit werden Wafer jedoch vorzugsweise auf 75 um oder 50 μm gedünnt. In Zukunft wird erwartet, dass die Wafer noch stärker auf 30, 20 oder gar 10 μm gedünnt werden. In diesem Bereich wurde die detaillierte Prozessabfolge beim dünnen des Wafers üblicherweise durch die notwendige Oberflächengüte bestimmt. Vielfach hat der Rückdünnprozess mit der Verwendung des Feinschliff Prozesses unter Verwendung des Polygrind Schleifrades geendet. Es wurden als in diesem Bereich bis heute keine bewusst gewählten Prozesse angewendet, um die Oberflächenqualität für die weitere Bearbeitung, insbesondere bei thermischen Anwendungen, zu verbessern. Dies auch unter anderem deshalb, weil der starre Träger als ausreichendes Mittel angesehen wurde, um den dünnen Wafer während der darauffolgenden Prozess ausreichend zu stützen und flach zu halten.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren anzugeben, mit dem die weitere Handhabung bei immer dünneren, temporär fixierten Produktwafern erleichtert bzw. erst ermöglicht wird, insbesondere bei sich anschließenden thermischen Prozessen.
  • Diese Aufgabe wird mit den Merkmalen der Ansprüche 1, 13 und 14 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. In den Rahmen der Erfindung fallen auch sämtliche Kombinationen aus zumindest zwei von in der Beschreibung, den Ansprüchen und/oder den Figuren angegebenen Merkmalen. Bei angegebenen Wertebereichen sollen auch innerhalb der genannten Grenzen liegende Werte als Grenzwerte offenbart und in beliebiger Kombination beanspruchbar sein.
  • Die Erfindung betrifft eine Methode, die oben genannten Dellen beim Dünnen von Wafern zu vermeiden und somit die Qualität der temporär gebondeten Wafer während des Prozessflusses zu gewährleisten. Würde man die Oberflächendefekte nicht vermeiden, käme es bei der weiteren Prozessierung zu Problemen.
  • Das Phänomen der Dellen stellt erst in jüngerer Vergangenheit ein gravierendes Problem dar. Der Hauptgrund dafür dürfte in dem Umstand liegen, dass erst jetzt sehr geringer Zieldicken (siehe die Ausführungen oben) für die Dünnwafer angestrebt werden. Wenn die Wafer dünner werden, nimmt die Eigensteifigkeit der dünnen Wafer ab, wodurch dem Stress (Eigenspannung), der nach den Erkenntnissen der Anmelderin aufgrund der Kristalldefekte entsteht, nur mehr mit einem wenig stabilen Wafer entgegengewirkt wird. Vielmehr sind Wafer in diesem Dickenbereich sehr biegsam und flexibel.
  • Es wird darauf hingewiesen, dass erst in jüngster Zeit diese Art der Trägertechnologie zur Prozessierung von ultradünnen Wafern verwendet wird um, vor allem gestapelte Dies oder sogenannte „3D Packages” herzustellen.
  • Besonders ungünstige Verhältnisse im Zusammenhang mit der Dellenbildung ergeben sich, wenn bei abnehmender Dicke der Wafer, diese auch auf der Vorderseite eine zunehmende Topographie aufweisen, die in den, zwischen Träger und Produktwafer befindlichen Kleber eingebettet werden sollen. Diese Topographie beträgt für Wafer mit geringer Topographie weniger als 10 μm, typischerweise weniger als 20 μm, was in diesem Fall Kleberdicken von 10 bis 30 μm zur Folge hat. Man beachte hierbei, dass üblicherweise die Kleberdicke in etwa um 10 μm stärker gewählt wird, als die Höhe der Topographie. Für Wafer mit hoher Topographie ist mit Topographiehöhen von > 30 μm, vielfach mit > 50 μm typischerweise aber mit > 70 μm und in vielen Fällen mit > 100 μm zu rechnen.
  • Die höhere Kleberdicke in Verbindung mit den sehr dünnen Wafern hat zur Folge, dass schon leichter Stress im Wafer ausreicht, um Dellen zu verursachen. Dies ist ein Phänomen, das vor allem für thermoplastische Kleber auftritt, welche bei erhöhter Temperatur an Viskosität verlieren. Dies repräsentiert Anforderungen, die im Falle des üblichen (Stand der Technik) Backgrindens auf BG Tape nicht vorzufinden sind. Die höhere Kleberdicke ermöglicht ein leichteres Fließen des Klebers, was verbunden mit der sehr geringen Eigensteifigkeit des Produktwafers die Dellenbildung begünstigt.
  • Der Vorteil der neuen Erfindung besteht darin, dass man Oberflächendefekte beim Rückdünnen von temporär gebondeten Wafern vollkommen vermeiden kann, was eine entscheidende Qualitätsverbesserung des Endproduktes zur Folge. Des Weiteren ist damit eine Performanceverbesserung des Produktionsprozesses verbunden, da die Dellen auch bei höheren Temperaturen, denen die Wafer im Produktionsprozess meistens noch unterliegen, nicht mehr auftreten.
  • Da die Dellenbildung auch temperaturabhängig ist (da mit steigender Temperatur die Viskosität thermoplastischer Kleber sinkt), kann durch die genannte Erfindung der Temperaturbereich in dem die Wafer prozessiert werden können erweitert werden. Vor allem bei PECVD Prozessen, in denen höhere Temperaturen verwendet werden und durch die Plasmaeinwirkung zusätzliche thermische Energie in den Wafer eingebracht wird, muss die Dellenbildung vollkommen unterbunden werden. Es konnte bereits nachgewiesen werden, dass genannte Erfindung die Dellenbildung tatsächlich unterbindet. Ultradünne Wafer mit dieser Art von gestapelten Strukturen werden meist über 50°C, im speziellen über 75°C und im Besonderen über 100°C prozessiert, womit genannte Erfindung unverzichtbar wird um Dellenbildung zu vermeiden.
  • Der Erfindung liegt also der Gedanke zugrunde, die Spannung des dünnen Wafers nach dem Schleifen gezielt einzustellen. Dabei wird der dünne Wafer mittels bekannter Verfahren auf einen Träger montiert. Dieser Trägerwafer kann grundsätzlich aus jedem Material mit entsprechenden mechanischen Eigenschaften bestehen. Bevorzugt finden jedoch Silizium, Glas und bestimmte Keramikmaterialien Einsatz. Ein Hauptaugenmerk liegt hier darauf, dass die Trägerwafer einen thermischen Ausdehnungskoeffizienten haben, der dem des Produkt Wafers (z. B. Silizium) sowohl punktuell als auch hinsichtlich Verlauf des Koeffizienten über den Temperaturbereich angepasst/möglichst identisch ist. Als bevorzugte Ausführungsvariante sei hier erwähnt, dass der Produktwafer mit der bereits prozessierten Seite auf den Trägerwafer unter Verwendung eines thermoplastischen oder zumindest überwiegend thermoplastischen Klebers aufgeklebt wird. Als Beispiel für derartige Kleber sei das HT 10.10 Material von Brewer Science Inc., Rolla, Missouri, U.S.A. genannt. Anschließend wird der Wafer mittels Schleifverfahren gedünnt. Dieser Dünnprozess erfolgt aus einem Zusammenspiel aus Grob- und Feinschleifprozessen. Der entscheidende Teil der Erfindung ist es nun, den Wafer einem geeigneten weiteren Prozess zu unterziehen, der es ermöglicht, die Schicht mit der beschädigten Kristallstruktur entweder ganz oder kontrolliert teilweise zu entfernen. Im Weiteren wird darauf hingewiesen, dass die Kristallstruktur nicht nur an der Oberfläche, sondern auch bis zu einigen Mikrometer unterhalb der Oberfläche, defekt sein kann, daher die Defekte über eine große Tiefe, Im besonderen tiefer als 0.5 μm, 1 μm, 3 μm 5 μm und sogar bis 10 μm., vorhanden sind.
  • Es reicht daher nicht, nur einige Atomlagen abzutragen um die Oberflächennahen Defekte zu entfernen.
  • Bei der teilweisen Entfernung ist es möglich, gezielt den Stress des Wafers einzustellen, und so etwaige Eigenspannungen des Wafers, der zum Beispiel aufgrund der auf der aktiven Seite befindlichen Lager vorhanden sein könnte, zu kompensieren. Damit verwölbt sich der Wafer während nachfolgender Prozesse mit einem hohen thermischen Stress nicht mehr.
  • Geeignete Prozesse zur Entfernung dieses beschädigten Lagers sind:
    • – Polierprozesse. – z. B. Der „Dry Polish Prozess” von Disco
    • – Nassätzprozesse, die mittels geeigneter Chemikalien durchgeführt werden.
    • – Trockenätzprozesse
    • – Eine Kombination der zuvor genannten Prozesse
  • Die Erfindung besteht in einem Prozessfluss, dadurch gekennzeichnet, dass
    • • ein Trägerwafer zu einem Strukturwafer über ein Adhäsionsmaterial temporär gebondet wird
    • • eine Nachbehandlung des Strukturwafers nach dem Rückdünnen erfolgt
    • • die Nachbehandlung des Strukturwafers eine Kombination aus Reinigung und mechanisch chemischem Polieren (CMP) ist, dadurch gekennzeichnet, dass beim CMP die durch den Sprödbruch erzeugte Oberflächenrauigkeit, die Risse sowie die eingebauten Eigenspannungen, reduziert bzw. vollständig abgebaut werden
    • • durch die somit erreichte glattere Oberfläche weniger Strukturdefekte vorhanden sind, die bei höheren Temperaturen schließlich als Ausgangspunkt für die oben genannten Oberflächendefekte (engl.: dimples) dienen.
    • • durch das CMP die Eigenspannungen im Strukturwafer dramatisch geringer sind als in Strukturwafern die durch Grinden gedünnt wurden
    • • durch die geringeren Eigenspannungen ein lokales elastisches Knicken und/oder plastisches Verformen des sehr dünnen Strukturwafers in die darunterliegende Adhäsionsschicht, vor allem bei höheren Temperaturen, verhindert wird.
    • • Ohne diese Oberflächendefekte (dimples) die Qualität des Strukturwafers extrem erhöht wird.
    • • der kontrollierende Faktor 0.5 μ, 1 μm, 3 μm, 5 μm und 10 μm
  • Die Erfindung besteht in einem Prozessfluss, dadurch gekennzeichnet, dass
    • • ein Trägerwafer zu einem Strukturwafer über ein Adhäsionsmaterial temporär gebondet wird
    • • eine Nachbehandlung des Strukturwafers nach dem Rückdünnen erfolgt
    • • die Nachbehandlung des Strukturwafers eine Kombination aus Reinigung und mechanisch chemischem Polieren (CMP) ist, dadurch gekennzeichnet, dass beim CMP die durch den Sprödbruch erzeugte Oberflächenrauigkeit, die Risse sowie die eingebauten Eigenspannungen, reduziert bzw. vollständig abgebaut werden
    • • durch die somit erreichte glattere Oberfläche weniger Strukturdefekte vorhanden sind, die bei höheren Temperaturen schließlich als Ausgangspunkt für die oben genannten Oberflächendefekte (engl.: dimples) dienen.
    • • durch das CMP die Eigenspannungen im Strukturwafer dramatisch geringer sind als in Strukturwafern die durch Grinden gedünnt wurden
    • • durch die geringeren Eigenspannungen ein lokales elastisches Knicken und/oder plastisches Verformen des sehr dünnen Strukturwafers in die darunterliegende Adhäsionsschicht, vor allem bei höheren Temperaturen, verhindert wird.
    • • Ohne diese Oberflächendefekte (dimples) die Qualität des Strukturwafers extrem erhöht wird.
    • • der kontrollierende Faktor 0.5 μ, 1 μm, 3 μm, 5 μm und 10 μm
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnungen; diese zeigen in:
  • 1: eine Oberfläche eines temporär gebondeten Produktwafers nach einem Schleifprozess gemäß dem Stand der Technik (C-SAM-Aufnahme),
  • 2: eine Oberfläche eines temporär gebondeten Produktwafers nach einer Behandlung gemäß der vorliegenden Erfindung (C-SAM-Aufnahme).
  • Die Figuren zeigen, dass der Produktwafer gemäß 1 deutliche Dellen aufweist.

Claims (14)

  1. Verfahren zur Behandlung eines temporär auf einem Trägerwafer gebondeten Produktwafers mit folgenden Schritten: – Schleifen und/oder Rückdünnen des Produktwafers an einer vom Trägerwafer abgewandten Flachseite auf eine Produktwaferdicke D von < 150 μm, insbesondere < 100 μm, vorzugsweise < 75 μm, noch bevorzugter < 50 μm, besonders bevorzugt < 30 μm, – Nach dem Schleifen und/oder Rückdünnen Oberflächenbehandlung der Flachseite mit Mitteln zum Reduzieren einer, insbesondere strukturellen, Eigenspannung des Produktwafers.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Oberflächenbehandlung in einem eigenen, vom Rückdünnen, insbesondere räumlich, getrennten, Prozess erfolgt.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Mittel zum Reduzieren der Eigenspannung gekennzeichnet sind durch mindestens eines der nachfolgend aufgeführten Merkmale: – Trockenpolieren der Flachseite – Nassätzen der Flachseite – Trockenätzen der Flachseite.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eigenspannung des Produktwafers durch die Mittel zum Reduzieren der Eigenspannung einstellbar ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Trägerwafer, insbesondere bei einer bestimmten und/oder über einen Temperaturbereich der Temperatur des Trägerwafers, einen mit dem Ausdehnungskoeffizienten des Produktwafers im Wesentlichen identischen Ausdehnungskoeffizienten aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Produktwafer mit seiner der Flachseite gegenüberliegenden Kontaktseite unter Verwendung eines zumindest teilweise, insbesondere überwiegend, thermoplastischen Klebers mit dem Trägerwafer temporär verbunden ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Mittel zur Reduzierung der Eigenspannung derart ausgebildet sind, dass sie eine definierte Schichtdicke S einer, insbesondere durch das Schleifen und/oder Rückdünnen beschädigten, Kristallstruktur der Flachseite zumindest teilweise entfernen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eigenspannung des Produktwafers durch die Mittel zur Reduzierung der Eigenspannung so eingestellt wird, dass sich der Produktwafer während eines sich anschließenden thermischen Prozesses zum Trägerwafer hin wölbt.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Produktwafer der Kontaktseite, insbesondere in den Kleber eingebettete, Topographien aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach der Oberflächenbehandlung ein thermischer Verfahrensschritt, insbesondere bei Temperaturen von > 50°C, vorzugsweise > 75°C, bevorzugt > 100°C, folgt
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der thermische Verfahrensschritt ein, insbesondere chemischer, Gasphasenabscheideverfahrensschritt ist.
  12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Schichtdicke S < 10 μm, insbesondere < 5 μm, vorzugsweise < 3 μm, noch bevorzugter < 1 μm, besonders bevorzugt < 0,5 μm beträgt.
  13. Vorrichtung zur Behandlung eines temporär auf einem Trägerwafer gebondeten Produktwafers mit folgenden Merkmalen: – Mitteln zum Schleifen und/oder Rückdünnen des Produktwafers, – Mitteln zum Reduzieren einer, insbesondere strukturellen, Eigenspannung des Produktwafers
  14. Vorrichtung zur Ausführung eines Verfahrens nach einem der Ansprüche 1 bis 11.
DE102010007127A 2010-02-05 2010-02-05 Verfahren zur Behandlung eines temporär gebondeten Produktwafers Ceased DE102010007127A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102010007127A DE102010007127A1 (de) 2010-02-05 2010-02-05 Verfahren zur Behandlung eines temporär gebondeten Produktwafers
SG2012054839A SG182703A1 (en) 2010-02-05 2010-11-23 Method for treatment of a temporarily bonded product wafer
KR1020127017583A KR101822669B1 (ko) 2010-02-05 2010-11-23 임시 결합된 제품 웨이퍼의 처리 방법
JP2012551501A JP2013519218A (ja) 2010-02-05 2010-11-23 一時的にボンディングされた製品ウェハの処理方法
PCT/EP2010/007098 WO2011095189A1 (de) 2010-02-05 2010-11-23 Verfahren zur behandlung eines temporär gebondeten produktwafers
EP10787688A EP2532024A1 (de) 2010-02-05 2010-11-23 Verfahren zur behandlung eines temporär gebondeten produktwafers
US13/575,316 US9362154B2 (en) 2010-02-05 2010-11-23 Method for treatment of a temporarily bonded product wafer
CN201080063106.6A CN102725838B (zh) 2010-02-05 2010-11-23 用于处理暂时接合的产品晶片的方法
TW100104032A TWI525677B (zh) 2010-02-05 2011-02-01 處理暫時接合產物晶圓的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010007127A DE102010007127A1 (de) 2010-02-05 2010-02-05 Verfahren zur Behandlung eines temporär gebondeten Produktwafers

Publications (1)

Publication Number Publication Date
DE102010007127A1 true DE102010007127A1 (de) 2011-08-11

Family

ID=44169003

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010007127A Ceased DE102010007127A1 (de) 2010-02-05 2010-02-05 Verfahren zur Behandlung eines temporär gebondeten Produktwafers

Country Status (9)

Country Link
US (1) US9362154B2 (de)
EP (1) EP2532024A1 (de)
JP (1) JP2013519218A (de)
KR (1) KR101822669B1 (de)
CN (1) CN102725838B (de)
DE (1) DE102010007127A1 (de)
SG (1) SG182703A1 (de)
TW (1) TWI525677B (de)
WO (1) WO2011095189A1 (de)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064920A (ja) 1996-08-19 1998-03-06 Dainippon Screen Mfg Co Ltd 基板加熱装置
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
TWI226084B (en) * 2002-03-28 2005-01-01 Mitsui Chemicals Inc Adhesive film for protection of semiconductor wafer surface and method of protecting semiconductor wafer with the adhesive film
JP2004079889A (ja) * 2002-08-21 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
DE10256247A1 (de) * 2002-11-29 2004-06-09 Andreas Jakob Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7186629B2 (en) * 2003-11-19 2007-03-06 Advanced Materials Sciences, Inc. Protecting thin semiconductor wafers during back-grinding in high-volume production
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
CN101002307A (zh) * 2004-07-16 2007-07-18 株式会社瑞萨科技 制造半导体集成电路器件的方法
JPWO2006090650A1 (ja) * 2005-02-23 2008-07-24 Jsr株式会社 ウェハ加工方法
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP4897312B2 (ja) * 2006-03-06 2012-03-14 信越ポリマー株式会社 固定キャリア
JP4698517B2 (ja) * 2006-04-18 2011-06-08 日東電工株式会社 保護テープ剥離方法およびこれを用いた装置
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP5027460B2 (ja) * 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
JP5250968B2 (ja) 2006-11-30 2013-07-31 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP2009302163A (ja) 2008-06-11 2009-12-24 Sumco Corp シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせｓｏｉウェーハ並びにそれらの製造方法。
US8692260B2 (en) * 2008-09-26 2014-04-08 Soitec Method of forming a composite laser substrate
US8456073B2 (en) * 2009-05-29 2013-06-04 Massachusetts Institute Of Technology Field emission devices including nanotubes or other nanoscale articles

Also Published As

Publication number Publication date
JP2013519218A (ja) 2013-05-23
CN102725838B (zh) 2016-03-02
TWI525677B (zh) 2016-03-11
KR20120120198A (ko) 2012-11-01
SG182703A1 (en) 2012-08-30
US9362154B2 (en) 2016-06-07
EP2532024A1 (de) 2012-12-12
US20120292288A1 (en) 2012-11-22
CN102725838A (zh) 2012-10-10
WO2011095189A1 (de) 2011-08-11
TW201145373A (en) 2011-12-16
KR101822669B1 (ko) 2018-03-08

Similar Documents

Publication Publication Date Title
EP2382656B1 (de) Trennverfahren für ein schichtsystem umfassend einen wafer
DE102015002542B4 (de) Waferteilungsverfahren
DE102016224214B4 (de) Bearbeitungsverfahren für einen Wafer
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE102007049811B4 (de) Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
DE112014006377B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE112014000276B4 (de) Verfahren zum Prozessieren von Halbleiterwafern
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102009030294A1 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE112009001195B4 (de) Doppelseiten-Schleifvorrichtung und Verfahren zur Herstellung von Wafern
DE202015009496U1 (de) Siliziumkarbid-Einkristallsubstrat und Siliziumkarbid-Epitaxiesubstrat
DE102006022089A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
DE102009037281A1 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102004018250A1 (de) Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
DE112010003306T5 (de) Verfahren zur Herstellung eines epitaktischen Siliziumwafers
DE102005011107A1 (de) Verfahren und Vorrichtung zum Bearbeiten von Wafern auf Montageträgern
WO2012097830A1 (de) Verfahren zum ablösen eines produktsubstrats von einem trägersubstrat
CN106057792A (zh) 半导体装置的制造方法
DE102014227005B4 (de) Verfahren zum Aufteilen eines Wafers in Chips
DE112018000935T5 (de) Verfahren zur Herstellung eines Wafers
EP2859581B1 (de) Verfahren zur herstellung einer substrat-produktsubstrat-kombination
DE102010007127A1 (de) Verfahren zur Behandlung eines temporär gebondeten Produktwafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final