JP2013519218A - 一時的にボンディングされた製品ウェハの処理方法 - Google Patents

一時的にボンディングされた製品ウェハの処理方法 Download PDF

Info

Publication number
JP2013519218A
JP2013519218A JP2012551501A JP2012551501A JP2013519218A JP 2013519218 A JP2013519218 A JP 2013519218A JP 2012551501 A JP2012551501 A JP 2012551501A JP 2012551501 A JP2012551501 A JP 2012551501A JP 2013519218 A JP2013519218 A JP 2013519218A
Authority
JP
Japan
Prior art keywords
wafer
product wafer
product
intrinsic stress
flat surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012551501A
Other languages
English (en)
Inventor
ユルゲン・ブルクグラーフ
ハラルド・ヴィースバウアー
マルクス・ヴィンプリンガー
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2013519218A publication Critical patent/JP2013519218A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明は、
‐製品ウェハの担持体ウェハに背向する平坦な面を、<150μm、特に<100μm、好ましくは<75μm、さらに好ましくは<50μm、特に好ましくは<30μmの製品ウェハの厚みDにまで研削する及び/又は背面薄化するステップと、
‐研削及び/又は背面薄化の後、製品ウェハの特に構造的な固有応力を減少させるための手段によって、前記平坦な面の表面処理を行うステップと、
による、担持体ウェハ上に一時的にボンディングされた製品ウェハの処理方法に関する。

Description

本発明は、一時的にボンディングされた製品ウェハの処理のための、請求項1に記載された方法と請求項13又は14に記載された装置とに関する。
新規な3次元の集積回路は、薄いウェハを、このウェハの背面上の必要な生産プロセス中を通して首尾よく搬送することを可能とするために、薄いウェハの取り扱いのための信頼性のある方法を必要とする。一時的なボンディングのための方法は過去に確立されている。この方法においては、完全に又は部分的に仕上げられた第1の主面を有する製品ウェハが、担持体ウェハ上に好適な方法によって、特に接着剤技術によって搭載される。ここでは、この第1の主面は担持体ウェハの方向に向けられる。製品ウェハは、次いで既知のグラインディング技術によって薄化される。この薄化プロセスの後に、他の生産ステップが薄いウェハの背面において行われる。過去には、例えば急激な加熱及び/又は冷却のような、大きな熱応力がウェハ中に生じるプロセスが問題を引き起こしていた。ウェハは、更なるプロセスを不可能にする窪み(dimple)をもたらされることが多かった。これら窪みは同時に、薄いウェハの固定に使用される接着剤が流れる場所にあり、したがって接着剤の厚みは均一ではなくなる。
バックグラインドテープ(BGテープ)、ひいては不安定な担持体基板上におけるウェハの薄化が知られている。ここではウェハは、通常グラインディング方法によって薄化されるだけである。ウェハの背面にはさらなる加工は行われない。少なくともこの場合には、配線ライン又はこの種の複雑な構造がもはや製造されることはない。この領域においては、ウェハを粗いグラインディングプロセスと細かいグラインディングプロセスとの連続によって薄化することが従来行われていた。しかし、これらグラインディングプロセスは通常、グラインディングされたウェハ表面上の結晶構造に損傷を残す。この損傷は応力をもたらす。したがって、この領域において、この損傷を受けた層を除去する可能性がここ数年研究されてきている。この結果がいわゆる「応力緩和プロセス」である。しかし、これらプロセスを回避するために、例えば日本のDisco社のようなグラインディングシステム及びグラインディング工具の製造者もまた、応力緩和の必要性を除去する研削砥石車を製作した。この領域における1つの非常に良く知られている製品は、例えばいわゆるポリグラインド研削砥石車であり、この砥石車はウェハを薄化後すぐにカットすること、及びカットされたウェハを最終チップ実装(当業では「パッケージング」という)に供給することを可能にする。
第2の関連領域は、ウェハが堅固な担持基板上に載置されるウェハの薄化の領域である。この領域においては、ウェハが望ましい目標とする厚みまで粗いグラインディング法及び細かいグラインディング法によって同様に薄化される。典型的には100μm未満の目標とする厚みを得るよう努められる。しかし、最近のウェハは好ましくは75μm又は50μmにまで薄化されている。将来的には、より急進的に30、20、又は10μmにまでも薄化されることが期待される。この範囲においては、ウェハの薄化の詳細なプロセスシーケンスは、従来は必要な表面品質によって決定されていた。背面薄化プロセスは、ポリグラインド研削砥石車を採用するグラインディングプロセスの使用で終了することが多い。この領域において現在まで意図せず選択されたプロセスが、特に熱的用途において、更なる加工のために表面品質を改善するために適用されていた。これもまた特に、堅固な担持体が、後続のプロセス中に薄いウェハを十分に支持し平らに保持するために十分な手段としてみなされていたことによる。
したがって、本発明の課題は、ますます薄くなる、一時的に固定された製品ウェハの場合に、さらなる取り扱いを容易にする、又は、特に後続の熱的プロセスにおいて、さらなる取り扱いをようやく可能にする装置及び方法を提示することである。
この課題は、請求項1、13、及び14の特徴によって解決される。本発明の有利な発展形は従属請求項に記載されている。明細書、特許請求の範囲、及び/又は図面に記載された特徴の内、少なくとも2つの特徴から成るすべての組み合わせも、本発明の枠内に含まれる。また、記載された値の範囲では、示された境界内の値は境界値として開示されているとともに、任意の組み合わせにおいて権利を要求できる。
この発明は、ウェハの薄化における前述の窪みを回避し、よって工程中の、一時的にボンディングされたウェハの品質を確保する方法に関する。もしも表面欠陥が回避されなければ、後工程において、上述したような技術的問題が発現してしまう。製品ウェハの固有応力を減少させるために、研削及び/又は背面薄化後の表面処理を、目標を定めて行うことによって、製品ウェハのさらなる加工にポジティブな影響が与えられる。なぜなら、少なくとも部分的に上述の窪みに起因する構造的な固有応力が、固有応力が大きすぎる場合、特にウェハがより薄くなる場合にその固有剛性がより小さくなるゆえに、さらなる加工の際に上述の技術的問題の原因となるからである。
窪みの現象は、ここ最近になって、いよいよ重大な問題となってきた。このことの主な理由は、最近になって初めて非常に薄い目標厚み(上述の説明を参照)を、薄いウェハのために得ようと努められるようになったという状況に違いない。ウェハが薄くなればなるほど、薄いウェハ固有の剛性が減少し、その結果として、出願人の知見によると結晶欠陥によって生じるとされる応力(固有応力)には、安定性が少ないウェハが反作用するのみである。むしろ、この厚み範囲にあるウェハは、非常に成形しやすく、かつ柔軟性を有している。
最近になって初めて、超薄ウェハの処理のためのこのタイプの担持体技術が、特にスタックトダイ又はいわゆる「3Dパッケージ」を製造するために使用されるようになったことが指摘される。
特に窪みの形成に関連する好ましくない状況は、ウェハの厚みが減少するにつれて、ウェハの表面のトポグラフィーが増加し、担持体と製品ウェハとの間に配置された接着剤に埋め込まれるときに生じる。トポグラフィーが少ないウェハに対してこのトポグラフィーは10μm未満、典型的には20μm未満であり、この結果、接着剤の厚みはこの場合、10〜30μmとなる。ここで、従来は接着剤の厚みはトポグラフィーの高さよりおよそ10μm厚く選択されることに注意すべきである。高いトポグラフィーを有するウェハに対しては、>30μmの、多くは>50μmの、しかし典型的には>70μmの、多くの場合には>100μmのトポグラフィー高さを想定することができる。
非常に薄いウェハに関連する、比較的大きな接着剤の厚みによって結果的に、ウェハにおけるわずかな応力でさえもが十分に窪みを生じさせてしまう。これは特に、温度が上昇した場合に粘性を失う熱可塑性接着剤に関して生じる現象である。これは、従来(背景技術)のBGテープにおけるバックグラインディングの場合には見ることができない要求を示す。接着剤の厚みが大きいほど接着剤の流れが容易化され、これは、製品ウェハの固有の非常に低い剛性に関連して、窪みの形成を加速する。
本願の新規な発明の利点は、一時的にボンディングされたウェハの背面薄化における表面欠陥を完全に回避できることにあり、これは最終製品の品質における大きな改善である。さらに、これには、生産プロセスの業績改善が結びついている。なぜなら、ウェハが通常は依然として生産プロセスにかけられるような比較的高い温度においても、窪みがもはや生じないからである。また、窪みの形成は温度に依存するので(温度を上昇させると、熱可塑性の接着剤の粘度が低下するので)、ウェハを処理することができる温度範囲は、この発明によって広げることができる。特に、高温が使用されるとともに、プラズマの作用によって追加的な熱エネルギーがウェハに供給される、PECVDプロセスにおいては、窪みの形成を完全に阻止しなければならない。この発明が実際に窪みの形成を阻止することがすでに実証された。このタイプのスタックト構造を有する超薄ウェハは通常、50℃より高い、特に75℃より高い、具体的には100℃より高い温度で処理され、この温度においては、上述の発明は窪みの形成を回避するためには不可欠である。
したがって、本発明は、グラインディング後の薄いウェハの応力を、目標を定めて調整するという発想に基づいている。ここで、薄いウェハは既知の方法によって担持体の上に取り付けられる。この担持体ウェハは対応する機械特性を有するすべての材料から基本的に成る。しかし、好ましくはシリコン、ガラス、及び所定のセラミック材料が使用される。ここで主に注目すべきは、担持体ウェハは熱膨張係数を有しており、当該熱膨張係数は、製品ウェハ(例えばシリコン)の熱膨張係数に、点的に、及び温度範囲に亘る係数の推移に関して、適応している/可能な限り同一である。ここで、好ましい実施の変型例として、製品ウェハが、既に処理された片面で、熱可塑性の、又は大体は熱可塑性の接着剤を使用して担持体ウェハ上に接着されることが延べられなければならない。このような接着剤の1つの例は、米国ミズーリ州RollaのBrewer Science Inc.からのHT10.10Materialである。次いで、ウェハはグラインディング法によって薄化される。この薄化プロセスは、粗いグラインディングプロセスと細かいグラインディングプロセスとの相互作用から行われる。本発明の決定的に重要な部分は、ウェハを更なる好適なプロセスにかけることであり、この好適なプロセスは、損傷を受けた結晶構造を有する層を完全に又は制御して部分的に取り除くことを可能にする。さらに、結晶構造は表面においてだけでなく、表面の下数μmまで欠陥を有していてもよく、したがって、欠陥は大きな深さ、特に0.5μm、1μm、3μm、5μm、そして10μmより深い深さに亘って存在することが指摘される。固有応力を減少させるための手段によって、層厚みSは減少し、その値は、製品ウェハの背面薄化又は研削後の製品ウェハの厚みDに依存して決定され得る。このとき、層厚みSの製品ウェハの厚みDに対する比は、1対300から1対10の間、好ましくは1対150から1対20の間、より好ましくは1対100から1対30の間である。したがって、数層の原子だけを取り除いて表面近傍の欠陥を取り除くだけでは十分ではない。
部分的な除去においては、ウェハの応力を、目標を定めて調整することができ、よって例えば活性側にある層に基づいて存在し得るウェハの、場合によって生じ得る固有応力を相殺することができる。したがってウェハは、高い熱応力を有する後続のプロセスの間にも、もはや湾曲することはない。
この損傷した層の除去のために適したプロセスは、
‐ 研磨プロセス:例えばDiscoからの「乾式研磨プロセス」
‐ 好適な化学物質によって行われる湿式エッチングプロセス
‐ 乾式エッチングプロセス
‐ 上述のプロセスの組み合わせ
である。
本発明は以下を特徴とする工程から成る。
‐ 担持体ウェハが構造ウェハに接着剤材料を介して一時的にボンディングされる
‐ 構造ウェハの後処理は背面薄化後に行われる
‐ 構造ウェハの後処理は、洗浄と化学的機械的研磨(CMP)との組み合わせであり、CMPにおいて脆性破壊によって生じる表面粗さ、クラック、及び組み込まれた固有応力が、軽減されるか又は完全に除去される
‐ そうして得られた滑らかな表面によって、高温において、最終的に前述の表面欠陥 (窪み)のための始点として使用される構造欠陥は少なくなる
‐ CMPの故に、構造ウェハにおける固有応力は、グラインディングによって薄化された構造ウェハにおける固有応力よりも劇的に少ない
‐ より少ない固有応力によって、非常に薄い構造ウェハの、その下にある接着層中への局所的な弾性座屈及び/又は塑性変形が、特に高温において、防止される
‐ これら表面欠陥(窪み)なしに、構造ウェハの品質は極度に改善される
‐ 0.5μm、1μm、3μm、5μm、及び10μmの制御因子
本発明に係る方法のさらなる実施形態によると、応力は、後にウェハ上に重ねられる層が原因で将来生じる応力が、応力の調整の際にすでに考慮されるように調整される。
さらなる特徴によると、応力は、ウェハが好ましくは熱プロセス中に担持体ウェハに向かって湾曲し、それによって層間剥離に抵抗するように調整される。
この方法は、あらゆる知られた接着剤系の利用に有利である。熱かUV光線かによって網目状に結合するシリコンに類似した接着剤を用いた方法が採用されると有利である。この方法は、同じ利点をもって、あらゆる熱硬化性接着剤に用いられる。しかしながら、特に有利であると証明されているのは、この方法を、温度が上昇するにつれて粘性が低下する熱可塑性接着剤と組み合わせて用いることである。過去において、この接着剤は、特に、プロセスが真空において行われる分離システムにおいて、問題につながる傾向があった。これは、薄い、担持体上に取り付けられたウェハの、このようなシステム中での加熱は、ウェハスタック内の熱が主に熱伝導によってもたらされるゆえに、特に不規則に行われることに起因する。このとき用いられるチャックの温度は、100℃から400℃の範囲、好ましくは150℃から300℃の範囲、より好ましくは180℃から250℃の範囲で変動する。これらの温度範囲では、熱放射による熱輸送がまだ重要な役割を演じない。それゆえ、この場合、ウェハスタックは、特に急激に短時間内で、当該ウェハスタックとチャックとの接触を始点として加熱される。ウェハが面全体においてチャックと接触することはないので、熱輸送は、好ましくは接触が支配的である箇所で行われる。
本発明の他の利点、特徴、及び詳細は以下の好ましい例示的な実施形態の記載から、図面を使用して明白となる。
従来技術によるグラインディングプロセス後の、一時的にボンディングされた製品ウェハの表面を示す図(C−SAM写真)である。 本発明による処理後の、一時的にボンディングされた製品ウェハの表面を示す図(C−SAM写真)である。
図によると、図1に示された製品ウェハは明白な窪みを有しており、図2では、本発明に基づいて処理されたウェハが、概ね均質な表面構造を有している。対応して、図2に示されたウェハは、より少ない固有応力を有している。

Claims (14)

  1. ‐製品ウェハの担持体ウェハに背向する平坦な面を、<150μm、特に<100μm、好ましくは<75μm、さらに好ましくは<50μm、特に好ましくは<30μm、の製品ウェハの厚みDにまで研削する及び/又は背面薄化するステップと、
    ‐研削及び/又は背面薄化の後、製品ウェハの特に構造的な固有応力を減少させるための手段によって、前記平坦な面の表面処理を行うステップと、
    による、担持体ウェハ上に一時的にボンディングされた製品ウェハの処理方法。
  2. 前記表面処理のステップは、背面薄化のプロセスとは別の、特に空間的に分離した独立したプロセスにおいて行われることを特徴とする請求項1に記載の方法。
  3. 前記固有応力を減少させるための手段は、
    ‐平坦な面の乾式研磨
    ‐平坦な面の湿式エッチング
    ‐平坦な面の乾式エッチング
    の特徴のうちの少なくとも1つによって特徴づけられる請求項1又は2に記載の方法。
  4. 前記製品ウェハの前記固有応力は、該固有応力を減少させるための手段によって調整することができることを特徴とする請求項1〜3のいずれか一項に記載の方法。
  5. 前記担持体ウェハは、特に前記担持体ウェハの所定の温度において及び/又はある温度範囲に亘って、前記製品ウェハの膨張係数と略同一の膨張係数を有することを特徴とする請求項1〜4のいずれか一項に記載の方法。
  6. 前記製品ウェハは、前記平坦な面に向かい合うその接触面において、少なくとも部分的に、特に大部分が、熱可塑性接着剤を使用して前記担持体ウェハに一時的に接続されていることを特徴とする請求項1〜5のいずれか一項に記載の方法。
  7. 前記固有応力を減少させるための手段は、特に研削及び/又は背面薄化によって損傷を受けた前記平坦な面の結晶構造の規定層厚みSを少なくとも部分的に除去するように形成されていることを特徴とする請求項1〜6のいずれか一項に記載の方法。
  8. 前記製品ウェハの前記固有応力は、該固有応力を減少させるための手段によって、前記製品ウェハが後続の熱プロセス中に、前記担持体ウェハに向かって湾曲するように調整されることを特徴とする請求項1〜7のいずれか一項に記載の方法。
  9. 前記接触面の前記製品ウェハは、特に前記接着剤の中に埋め込まれたトポグラフィーを有することを特徴とする請求項6に記載の方法。
  10. 前記表面処理のステップの後に、熱プロセスのステップが、特に>50℃、好ましくは>75℃、より好ましくは>100℃で行われることを特徴とする請求項1〜9のいずれか一項に記載の方法。
  11. 前記熱プロセスのステップは、特に化学的気相堆積法のステップであることを特徴とする請求項1〜10のいずれか一項に記載の方法。
  12. 前記層厚みSは、<10μm、特に<5μm、好ましくは<3μm、さらに好ましくは、<1μm、特に好ましくは、<0.5μmであることを特徴とする請求項7に記載の方法。
  13. ‐製品ウェハの研削及び/又は背面薄化のための手段、及び
    ‐前記製品ウェハの特に構造的固有応力を減少させるための手段
    の特徴を有する、担持体ウェハ上に一時的にボンディングされた前記製品ウェハの処理のための装置。
  14. 請求項1〜11のいずれか一項に記載された方法を実行するための装置。
JP2012551501A 2010-02-05 2010-11-23 一時的にボンディングされた製品ウェハの処理方法 Pending JP2013519218A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010007127A DE102010007127A1 (de) 2010-02-05 2010-02-05 Verfahren zur Behandlung eines temporär gebondeten Produktwafers
DE102010007127.7 2010-02-05
PCT/EP2010/007098 WO2011095189A1 (de) 2010-02-05 2010-11-23 Verfahren zur behandlung eines temporär gebondeten produktwafers

Publications (1)

Publication Number Publication Date
JP2013519218A true JP2013519218A (ja) 2013-05-23

Family

ID=44169003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551501A Pending JP2013519218A (ja) 2010-02-05 2010-11-23 一時的にボンディングされた製品ウェハの処理方法

Country Status (9)

Country Link
US (1) US9362154B2 (ja)
EP (1) EP2532024A1 (ja)
JP (1) JP2013519218A (ja)
KR (1) KR101822669B1 (ja)
CN (1) CN102725838B (ja)
DE (1) DE102010007127A1 (ja)
SG (1) SG182703A1 (ja)
TW (1) TWI525677B (ja)
WO (1) WO2011095189A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083002A1 (fr) * 2002-03-28 2003-10-09 Mitsui Chemicals, Inc. Film adhesive sensible a la pression pour la protection de la surface d'une plaquette a semi-conducteur et procede visant a proteger cette plaquette avec le film adhesif
JP2004079889A (ja) * 2002-08-21 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
JP2004530302A (ja) * 2001-05-03 2004-09-30 インフィネオン テヒノロギーズ アーゲー ウエハ裏面の研磨方法
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
WO2006090650A1 (ja) * 2005-02-23 2006-08-31 Jsr Corporation ウェハ加工方法
JP2007512706A (ja) * 2003-11-19 2007-05-17 アドバンスド マテリアル サイエンシーズ、インク 大量生産時における裏面研削処理からの薄型半導体ウェハの保護
JP2007242655A (ja) * 2006-03-06 2007-09-20 Shin Etsu Polymer Co Ltd 固定キャリア

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064920A (ja) 1996-08-19 1998-03-06 Dainippon Screen Mfg Co Ltd 基板加熱装置
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
DE10256247A1 (de) * 2002-11-29 2004-06-09 Andreas Jakob Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
JP4405246B2 (ja) 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
WO2006008824A1 (ja) * 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP4698517B2 (ja) * 2006-04-18 2011-06-08 日東電工株式会社 保護テープ剥離方法およびこれを用いた装置
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP5027460B2 (ja) 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
JP5250968B2 (ja) 2006-11-30 2013-07-31 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP2009302163A (ja) 2008-06-11 2009-12-24 Sumco Corp シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせsoiウェーハ並びにそれらの製造方法。
WO2010036602A1 (en) * 2008-09-26 2010-04-01 S.O.I.Tec Silicon On Insulator Technologies Method of forming a composite laser substrate
US8456073B2 (en) * 2009-05-29 2013-06-04 Massachusetts Institute Of Technology Field emission devices including nanotubes or other nanoscale articles

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004530302A (ja) * 2001-05-03 2004-09-30 インフィネオン テヒノロギーズ アーゲー ウエハ裏面の研磨方法
WO2003083002A1 (fr) * 2002-03-28 2003-10-09 Mitsui Chemicals, Inc. Film adhesive sensible a la pression pour la protection de la surface d'une plaquette a semi-conducteur et procede visant a proteger cette plaquette avec le film adhesif
JP2004079889A (ja) * 2002-08-21 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
JP2007512706A (ja) * 2003-11-19 2007-05-17 アドバンスド マテリアル サイエンシーズ、インク 大量生産時における裏面研削処理からの薄型半導体ウェハの保護
WO2006090650A1 (ja) * 2005-02-23 2006-08-31 Jsr Corporation ウェハ加工方法
JP2007242655A (ja) * 2006-03-06 2007-09-20 Shin Etsu Polymer Co Ltd 固定キャリア

Also Published As

Publication number Publication date
TWI525677B (zh) 2016-03-11
SG182703A1 (en) 2012-08-30
KR20120120198A (ko) 2012-11-01
KR101822669B1 (ko) 2018-03-08
CN102725838A (zh) 2012-10-10
US20120292288A1 (en) 2012-11-22
DE102010007127A1 (de) 2011-08-11
US9362154B2 (en) 2016-06-07
CN102725838B (zh) 2016-03-02
TW201145373A (en) 2011-12-16
EP2532024A1 (de) 2012-12-12
WO2011095189A1 (de) 2011-08-11

Similar Documents

Publication Publication Date Title
US11876014B2 (en) Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US8343851B2 (en) Wafer temporary bonding method using silicon direct bonding
JP5351191B2 (ja) 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
WO2001088970A1 (en) Semiconductor wafer thinning method, and thin semiconductor wafer
WO2017043528A1 (ja) SiC複合基板の製造方法及び半導体基板の製造方法
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
US7186629B2 (en) Protecting thin semiconductor wafers during back-grinding in high-volume production
US11361969B2 (en) Device substrate with high thermal conductivity and method of manufacturing the same
US10679967B2 (en) Systems enabling lower-stress processing of semiconductor device structures and related structures
WO2017047508A1 (ja) SiC複合基板の製造方法
JP5780234B2 (ja) Soiウェーハの製造方法
JP5981154B2 (ja) 半導体装置の製造方法
JP6737224B2 (ja) 多層膜soiウェーハの製造方法
JP2006261482A (ja) 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの保護方法
JP2013519218A (ja) 一時的にボンディングされた製品ウェハの処理方法
JP6729471B2 (ja) 多層膜soiウェーハの製造方法および多層膜soiウェーハ
JP2008034875A (ja) 半導体装置及びその製造方法
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
WO2014108442A1 (en) Method of application of a carrier to a device wafer
JP2008112813A (ja) 半導体装置の製造方法
WO2002009165A1 (fr) Procede de polissage d'une plaquette
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
JP2018182145A (ja) 多層膜soiウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130814

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140320

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141017

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150601

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160808