JP6729471B2 - 多層膜soiウェーハの製造方法および多層膜soiウェーハ - Google Patents
多層膜soiウェーハの製造方法および多層膜soiウェーハ Download PDFInfo
- Publication number
- JP6729471B2 JP6729471B2 JP2017081648A JP2017081648A JP6729471B2 JP 6729471 B2 JP6729471 B2 JP 6729471B2 JP 2017081648 A JP2017081648 A JP 2017081648A JP 2017081648 A JP2017081648 A JP 2017081648A JP 6729471 B2 JP6729471 B2 JP 6729471B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- active layer
- soi wafer
- oxide film
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
(1)支持基板の上に第1酸化膜と第1活性層とが積層され、かつ、前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有するSOIウェーハを用意する第1工程と、
第2活性層用ウェーハの外周領域を減厚して、前記第2活性層用ウェーハの上層部の形状をウェーハ表面に平行な断面において円とし、かつ、前記上層部の表面の直径を前記第2活性層用ウェーハの直径よりも小さくする第2工程と、
前記第1活性層の表面もしくは前記上層部の表面、または、前記第1活性層の表面および前記上層部の表面に第2酸化膜を形成する第3工程と、
前記第1活性層の表面と前記上層部の表面との間に前記第2酸化膜が位置するように、前記SOIウェーハと前記第2活性層用ウェーハとを重ね合せて、接合熱処理を施すことにより、前記SOIウェーハと前記第2活性層用ウェーハとを貼り合わせて、貼合せウェーハを形成する第4工程と、
前記第2活性層用ウェーハ側から前記貼合せウェーハを減厚して、所望の厚さの第2活性層を有する多層膜SOIウェーハを得る第5工程と、
を有することを特徴とする多層膜SOIウェーハの製造方法。
前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有することを特徴とする多層膜SOIウェーハ。
本発明の多層膜SOIウェーハの製造方法の第1の実施形態を図1に、第2の実施形態を図2に示す。
まず、図1を参照して、本発明の第1の実施形態による多層膜SOIウェーハ100の製造方法を説明する。本実施形態では、まず、支持基板10の上に第1酸化膜12と第1活性層22とが積層され、かつ、支持基板10の外周領域上方に第1活性層22が存在しないテラス部32を有するSOIウェーハ30を用意する(第1工程)。次に、第2活性層用ウェーハ40の外周領域を減厚して、第2活性層用ウェーハ40の上層部42の形状をウェーハ表面に平行な断面において円とし、かつ、上層部42の表面の直径を第2活性層用ウェーハ40の直径よりも小さくする(第2工程)。なお、この加工によって、第2活性層用ウェーハ40の外周領域にはシリコン残存部44が残る。次に、SOIウェーハ30の表面のうち第1活性層22側の表面22Aに第2酸化膜24を形成する(第3工程)。次に、上層部の表面40Aと第1活性層の表面22Aとの間に第2酸化膜24が位置するように、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜24を介して重ね合せる。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合わせて、貼合せウェーハ50を形成する(第4工程)。次に、シリコン残存部の一部44aを第2活性層用ウェーハ40の外周から中心に向かって研削して、除去する。次に、第2活性層用ウェーハ40側から貼合せウェーハ50を減厚して、所望の厚さの第2活性層48を有する多層膜SOIウェーハ100を形成する(第5工程)。
次に、図2を参照して、本発明の第2の実施形態による多層膜SOIウェーハ200の製造方法を説明する。本実施形態では、まず、支持基板10の上に第1酸化膜12と第1活性層22とが積層され、かつ、支持基板10の外周領域上方に第1活性層22が存在しないテラス部32を有するSOIウェーハ30を用意する(第1工程)。次に、第2活性層用ウェーハ40の外周領域を減厚して、第2活性層用ウェーハ40の上層部42の形状をウェーハ表面に平行な断面において円とし、かつ、上層部42の表面の直径を第2活性層用ウェーハ40の直径よりも小さくする(第2工程)。なお、この加工によって、第2活性層用ウェーハ40の外周領域にはシリコン残存部44が残る。次に、第2活性層用ウェーハ40の表面に第2酸化膜26を形成する(第3工程)。次に、上層部の表面40Aと第1活性層の表面22Aとの間に第2酸化膜26が位置するように、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜26を介して重ね合せる。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合わせて、貼合せウェーハ50を形成する(第4工程)。次に、シリコン残存部の一部44aを、第2活性層用ウェーハ40の外周から中心に向かって研削して、除去する。次に、第2活性層用ウェーハ40側から貼合せウェーハ50を減厚して、所望の厚さの第2活性層48を有する多層膜SOIウェーハ200を形成する(第5工程)。
第1工程では、図1,2に示すように、支持基板10の上に第1酸化膜12と第1活性層22が積層され、かつ、支持基板10の外周領域上方に第1活性層22が存在しないテラス部32を有するSOIウェーハ30を形成する。ここで、SOIウェーハ30を形成する方法は特に限定されない。例えば、図4を参照して、以下に説明する方法を用いることができる。
第2工程では、図1,2に示すように、第2活性層用ウェーハ40の外周領域を減厚して、第2活性層用ウェーハ40の上層部42の形状をウェーハ表面に平行な断面において円とし、かつ、上層部42の直径を第2活性層用ウェーハ40の直径よりも小さくする。以下では、第2工程を採用する技術的意義について説明する。
第3工程では、図1に示すように、SOIウェーハ30の表面に第2酸化膜24を形成する。すなわち、少なくともSOIウェーハ30の表面のうち第1活性層側の表面22Aには第2酸化膜24が形成される。または、図2に示すように、第2活性層用ウェーハ40の表面に第2酸化膜26を形成する。すなわち、少なくとも上層部42の表面40Aには第2酸化膜26が形成される。第2酸化膜24,26の厚さは、0.1μm以上3.0μm以下とすることが好ましい。ここで、第2酸化膜24,26の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、本発明の他の実施形態として、第2酸化膜は、SOIウェーハの表面および第2活性層用ウェーハの表面の両方に形成してもよい。
第4工程では、図1,2に示すように、SOIウェーハ30と第2活性層用ウェーハ40とを第2酸化膜24,26を介して重ね合せる。すなわち、第2酸化膜24,26は、上層部の表面40Aおよび第1活性層の表面22Aの間に位置する。その後、接合熱処理を施すことにより、SOIウェーハ30と第2活性層用ウェーハ40とを貼り合わせて、貼合せウェーハ46を形成する。接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。
次に、第5工程では、第2活性層用ウェーハ40側から貼合せウェーハ50を減厚して、所望の厚さの第2活性層48を有する多層膜SOIウェーハ100,200を得る。ここで、貼合せウェーハ50を第2活性層用ウェーハ40側から厚さ方向に研削すると、シリコン残存部の一部44aは、その断面形状が鋭く尖ったナイフ状の形状となって、ナイフエッジ化してしまう。そして、ナイフエッジ化した部分のシリコンが剥離すると、テラス部32の表面に傷が発生するおそれがある。そこで、テラス部32に傷を発生させない観点から、以下の工程を経た後に第2活性層用ウェーハ40を減厚することが好ましい。なお、本明細書では、厚さ方向の研削を「Y軸加工」と称する。
テラス部32の表面に傷を発生させないためには、Y軸加工を行う前に、第2活性層用ウェーハ40の外周から中心に向かって研削して、シリコン残存部44のうちナイフエッジ化するおそれがあるシリコン残存部の一部44aを予め除去することが好ましい。本明細書では、第2活性層用ウェーハの外周から中心に向かう方向を「X軸方向」と定義し、X軸方向に沿った研削を「X軸加工」と称する。ここで、X軸加工を行うには、第2活性層用ウェーハ40の下方にてX軸方向に砥石を挿入することができる隙間を十分に確保する必要がある。本実施形態では、第2活性層用ウェーハ40に対して第2工程の加工を施しているので、図1,2に示すように、支持基板10の上とシリコン残存部44の下との間に、X軸方向に砥石を挿入するための隙間を十分に確保することができる。そのため、シリコン残存部の一部44aをX軸加工によって容易に除去することができる。ここで、砥石を挿入するための隙間の大きさは、上層部42の形状につき既述した図3(B)に示すbの大きさを適宜調整することによって好適に決定することができる。なお、ナイフエッジ化するおそれがあるシリコン残存部の一部44aとは、第2活性層用ウェーハ40の端面から中心に向かって、テラス部32の径方向幅の80%〜90%の領域である。また、X軸加工には任意または公知の砥石を用いることができる。
X軸加工の後に、貼合せウェーハ50に対して第2活性層用ウェーハ40側からY軸加工を行うことによって、所望の厚さの第2活性層48を得る。この時、シリコン残存部の一部44aがX軸加工により予め除去されているので、テラス部32の表面には傷が発生しない。第2活性層48の厚さaは、5μm以上100μm以下とすることが好ましい。なお、Y軸加工には任意または公知の砥石を用いることができる。また、研削後に鏡面研磨法等の研磨を行ってもよい。また、第2活性層48の端面に存在する酸化膜等を第5工程後にエッチング処理等で除去してもよい。
本発明の支持基板用ウェーハ10、第1活性層用ウェーハ20、および第2活性層用ウェーハ40としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハには、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。さらに、これらのウェーハに対して、任意の不純物を添加してn型またはp型としてもよい。
次に、図1,2を参照して、上記の製造方法により得られる多層膜SOIウェーハ100,200について説明する。多層膜SOIウェーハ100,200は、ともに支持基板10の上に第1酸化膜12、第1活性層22、第2酸化膜24,26、第2活性層48が積層されている。また、支持基板10の外周領域上方には第1活性層22が存在しないテラス部32が形成されている。この理由については既述の説明を援用する。
まず、支持基板用ウェーハ、第1活性層用ウェーハ、および第2活性層用ウェーハとしては、CZ単結晶シリコンインゴットから得たシリコンウェーハから作製したポリッシュド・ウェーハを用意した。これらのウェーハの直径は200mm、厚さは725μmとした。
図4,5に示す方法で、比較例の多層膜SOIウェーハ300を作製した。
発明例および比較例において、第2活性層の端面における欠けや割れの有無を目視観察によって調査した。また、テラス部の表面における傷の有無をマイクロスコープを用いて、倍率50倍にて調査した。図6(A),(B)に、発明例および比較例における第2活性層の端面およびテラス部の表面の拡大写真を示す。
発明例では、第2活性層の端面には欠けや割れが発見されず、テラス部の表面にも傷は発見されなかった。一方、比較例では、第2活性層の端面にも欠けや割れが発見され、テラス部の表面にも傷が発見された。なお、図6(A),(B)に示す拡大写真において、第2活性層の端面に欠けや割れが存在していれば、第2活性層の端面とテラス部との境界がギザギザした形状となる。
10 支持基板用ウェーハ(支持基板)
12 第1酸化膜
14,16 シリコン残渣部
20 第1活性層用ウェーハ
22 第1活性層
22A 第1活性層の表面
24,26 第2酸化膜
30 SOIウェーハ
32 テラス部
40 第2活性層用ウェーハ
40A 上層部側の表面
42 上層部
44 シリコン残存部
44a シリコン残存部の一部
48 第2活性層
50 貼合せウェーハ
Claims (3)
- 支持基板の上に第1酸化膜と第1活性層とが積層され、かつ、前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有するSOIウェーハを用意する第1工程と、
第2活性層用ウェーハの外周領域を減厚して、前記第2活性層用ウェーハの上層部の形状をウェーハ表面に平行な断面において円とし、かつ、前記上層部の表面の直径を前記第2活性層用ウェーハの直径よりも小さくする第2工程と、
前記第1活性層の表面もしくは前記上層部の表面、または、前記第1活性層の表面および前記上層部の表面に第2酸化膜を形成する第3工程と、
前記第1活性層の表面と前記上層部の表面との間に前記第2酸化膜が位置するように、前記SOIウェーハと前記第2活性層用ウェーハとを重ね合せて、接合熱処理を施すことにより、前記SOIウェーハと前記第2活性層用ウェーハとを貼り合わせて、貼合せウェーハを形成する第4工程と、
前記第2活性層用ウェーハ側から前記貼合せウェーハを研削および研磨して、所望の厚さの第2活性層を有する多層膜SOIウェーハを得る第5工程と、を有し、
前記第5工程では、前記第2工程における前記減厚によって前記第2活性層用ウェーハの外周領域に生じたシリコン残存部の一部を、前記第2活性層用ウェーハの外周から中心に向かって研削して除去した後に、前記第2活性層用ウェーハ側から前記貼合せウェーハを研削および研磨し、
前記シリコン残存部の一部は、前記第2活性層用ウェーハの端面から中心に向かって、前記テラス部の径方向幅の80%〜90%の領域であることを特徴とする多層膜SOIウェーハの製造方法。 - 前記第2工程では、前記上層部の表面の直径を前記第1活性層の直径以下とする、請求項1に記載の多層膜SOIウェーハの製造方法。
- 前記第2工程では、前記上層部の直径を前記上層部の表面に向けて漸増させる、請求項1または2に記載の多層膜SOIウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081648A JP6729471B2 (ja) | 2017-04-17 | 2017-04-17 | 多層膜soiウェーハの製造方法および多層膜soiウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081648A JP6729471B2 (ja) | 2017-04-17 | 2017-04-17 | 多層膜soiウェーハの製造方法および多層膜soiウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182144A JP2018182144A (ja) | 2018-11-15 |
JP6729471B2 true JP6729471B2 (ja) | 2020-07-22 |
Family
ID=64277211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017081648A Active JP6729471B2 (ja) | 2017-04-17 | 2017-04-17 | 多層膜soiウェーハの製造方法および多層膜soiウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6729471B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7339056B2 (ja) * | 2019-07-31 | 2023-09-05 | グローバルウェーハズ・ジャパン株式会社 | 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0485827A (ja) * | 1990-07-26 | 1992-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3480480B2 (ja) * | 1996-03-06 | 2003-12-22 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
CN101147234A (zh) * | 2005-03-29 | 2008-03-19 | 硅绝缘体技术有限公司 | 完全混合式soi型多层结构 |
JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
JP2010263084A (ja) * | 2009-05-07 | 2010-11-18 | Sumco Corp | Soiウェーハの製造方法 |
US20140054748A1 (en) * | 2012-08-21 | 2014-02-27 | Genmao Liu | Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge |
JP6156046B2 (ja) * | 2013-10-10 | 2017-07-05 | 株式会社デンソー | 半導体基板およびその製造方法 |
-
2017
- 2017-04-17 JP JP2017081648A patent/JP6729471B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018182144A (ja) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
JP5351191B2 (ja) | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 | |
JP6737224B2 (ja) | 多層膜soiウェーハの製造方法 | |
JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
JP5521582B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2007214256A (ja) | Soiウェーハ | |
JP2010263084A (ja) | Soiウェーハの製造方法 | |
TWI291724B (en) | Semiconductor wafer and method of manufacturing the same | |
JP6729471B2 (ja) | 多層膜soiウェーハの製造方法および多層膜soiウェーハ | |
TW201216341A (en) | Semiconductor and solar wafers and method for processing same | |
JP6879223B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010153488A (ja) | Soiウエハの製造方法およびsoiウエハ | |
KR100927852B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP6696473B2 (ja) | 多層膜soiウェーハ及びその製造方法 | |
JP2011071283A (ja) | 貼合せsoiウェーハ及びその製造方法 | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP5564785B2 (ja) | 貼り合わせ基板の製造方法 | |
JP2006100406A (ja) | Soiウェーハの製造方法 | |
WO2021020340A1 (ja) | 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 | |
JP2006040979A (ja) | シリコンウェーハおよびその製造方法 | |
WO2021225020A1 (ja) | 平面研削方法 | |
JP2022127060A (ja) | シリコンウェーハ及びそれを用いた積層ウェーハの製造方法 | |
JP2023090717A (ja) | 基板処理方法及び基板処理システム | |
JP2022070034A (ja) | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 | |
JP2008071907A (ja) | 半導体チップの製造方法、及び半導体チップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200427 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6729471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |