JP6737224B2 - 多層膜soiウェーハの製造方法 - Google Patents
多層膜soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP6737224B2 JP6737224B2 JP2017081664A JP2017081664A JP6737224B2 JP 6737224 B2 JP6737224 B2 JP 6737224B2 JP 2017081664 A JP2017081664 A JP 2017081664A JP 2017081664 A JP2017081664 A JP 2017081664A JP 6737224 B2 JP6737224 B2 JP 6737224B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- wafer
- soi wafer
- oxide film
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 84
- 230000002093 peripheral effect Effects 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000005498 polishing Methods 0.000 claims description 16
- 238000000227 grinding Methods 0.000 claims description 15
- 235000012431 wafers Nutrition 0.000 description 327
- 238000012545 processing Methods 0.000 description 19
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- -1 oxygen ions Chemical class 0.000 description 7
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 238000001055 reflectance spectroscopy Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
(1)第1支持基板の上に第1酸化膜と第1活性層とが積層された第1のSOIウェーハと、第2支持基板の上に第2酸化膜と第2活性層とが積層された第2のSOIウェーハと、を用意する第1工程と、
前記第1活性層もしくは前記第2活性層の表面、または、前記第1活性層および前記第2活性層の表面に中間酸化膜を形成する第2工程と、
前記第1のSOIウェーハと前記第2のSOIウェーハとを前記中間酸化膜を介して重ね合せて、接合熱処理を施すことにより、前記第1のSOIウェーハと前記第2のSOIウェーハとを貼り合せて、貼合せウェーハを形成する第3工程と、
前記貼合せウェーハにおいて、前記第2支持基板と前記第2酸化膜とを除去することにより、多層膜SOIウェーハを得る第4工程と、
を有することを特徴とする多層膜SOIウェーハの製造方法。
前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有し、さらに前記第2活性層の面内の厚みばらつきが0.40μm以下であることを特徴とする多層膜SOIウェーハ。
本発明の多層膜SOIウェーハの製造方法の第1の実施形態を図1に、第2の実施形態を図2に示す。
まず、図1を参照して、本発明の第1の実施形態による多層膜SOIウェーハ100の製造方法を説明する。本実施形態では、まず、第1支持基板10の上に第1酸化膜12と第1活性層22とが積層された第1のSOIウェーハ50と、第2支持基板30の上に第2酸化膜32と第2活性層42とが積層された第2のSOIウェーハ60と、を用意する(第1工程)。ここで、第1のSOIウェーハ50は、第1支持基板10の外周領域上方に第1活性層22が存在しないテラス部54を有する。一方、第2のSOIウェーハ60は、その外周領域が減厚されている。なお、この減厚により外周領域にはシリコン残存部66が残る。また、第2のSOIウェーハの第2活性層42は、ウェーハ表面に平行な断面において円であり、第2活性層の表面60Aの直径は、第2のSOIウェーハの直径より小さい。次に、第1のSOIウェーハ50の第1活性層の表面50Aに中間酸化膜24を形成する(第2工程)。次に、第1活性層の表面50Aと第2活性層の表面60Aとの間に中間酸化膜24が位置するように、第1のSOIウェーハ50と第2のSOIウェーハ60とを重ね合せる。その後、接合熱処理を施すことにより、第1のSOIウェーハ50と第2のSOIウェーハ60とを貼り合せて、貼合せウェーハ70を形成する(第3工程)。次に、シリコン残存部の一部66aを、貼合せウェーハ70の外周から中心に向かって研削して除去する。次に、第2支持基板30と第2酸化膜32とを除去することにより、多層膜SOIウェーハ100を得る(第4工程)。
次に、図2を参照して、本発明の第2の実施形態による多層膜SOIウェーハ200の製造方法を説明する。本実施形態では、まず、第1支持基板10の上に第1酸化膜12と第1活性層22とが積層された第1のSOIウェーハ50と、第2支持基板30の上に第2酸化膜32と第2活性層42とが積層された第2のSOIウェーハ60と、を用意する(第1工程)。ここで、第1のSOIウェーハ50は、第1支持基板10の外周領域上方に第1活性層22が存在しないテラス部54を有する。一方、第2のSOIウェーハ60は、その外周領域が減厚されている。なお、この減厚により外周領域にはシリコン残存部66が残る。また、第2のSOIウェーハの第2活性層42は、ウェーハ表面に平行な断面において円であり、第2活性層の表面60Aの直径は、第2のSOIウェーハの直径より小さい。次に、第2のSOIウェーハ60の第2活性層の表面60Aに中間酸化膜26を形成する(第2工程)。次に、第1活性層の表面50Aと第2活性層の表面60Aとの間に中間酸化膜26が位置するように、第1のSOIウェーハ50と第2のSOIウェーハ60とを重ね合せる。その後、接合熱処理を施すことにより、第1のSOIウェーハ50と第2のSOIウェーハ60とを貼り合せて、貼合せウェーハ70を形成する(第3工程)。次に、シリコン残存部の一部66aを、貼合せウェーハ70の外周から中心に向かって研削して除去する。次に、第2支持基板30と第2酸化膜32とを除去することにより、多層膜SOIウェーハ200を得る(第4工程)。
第1工程では、図1,2(A)に示すように、第1支持基板10の上に第1酸化膜12と第1活性層22とが積層された第1のSOIウェーハ50と、第2支持基板30の上に第2酸化膜32と第2活性層42とが積層された第2のSOIウェーハ60と、を用意する。
以下では、図3を参照して、第1のSOIウェーハ50を作製する方法の一例を説明する。
以下では、図4を適宜参照して、第2のSOIウェーハ60を作製する方法の一例を説明する。
第2工程では、図1(B)に示すように、第1のSOIウェーハ50の第1活性層の表面50Aに中間酸化膜24を形成する。または、図2(B)に示すように、第2のSOIウェーハ60の第2活性層の表面60Aに中間酸化膜26を形成する。中間酸化膜24,26の厚さは、0.1μm以上3.0μm以下とすることが好ましい。ここで、中間酸化膜24,26の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、本発明の他の実施形態として、第2酸化膜は、第1のSOIウェーハ50の表面および第2のSOIウェーハ60の表面の両方に形成してもよい。
第3工程では、図1,2(C),(D)に示すように、第1のSOIウェーハ50と第2のSOIウェーハ60とを中間酸化膜24,26を介して重ね合わせる。すなわち、中間酸化膜24,26が第1活性層の表面50Aと第2活性層の表面60Aとの間に位置するように、第1のSOIウェーハ50と第2のSOIウェーハ60とを重ね合わせる。その後、接合熱処理を施すことにより、第1のSOIウェーハ50と第2のSOIウェーハ60とを貼り合せて、貼合せウェーハ70を形成する。接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。
次に、第4工程では、第2支持基板30と第2酸化膜32とを除去することにより、第2活性層42の表面を露出させる。ここで、既述のとおり、第2活性層42は所望厚みとなるように第1工程にて予め形成されている。従って、第2活性層42の表面を露出させた段階で、所望の多層膜SOIウェーハ100,200を得ることができ、第2活性層42の表面に研磨を施す必要がない。そのため、第2活性層42における外周ダレが抑制される。なお、第2支持基板30および第2酸化膜32の除去には、任意または公知の研削方法を好適に用いることができ、具体的には平面研削法が挙げられる。また、研削後の第2活性層42の表面をアルカリエッチング溶液を用いてエッチングしてもよい。また、第2活性層42の端面に存在する酸化膜等をエッチング処理等で除去してもよい。
テラス部54の表面に傷を発生させないためには、Y軸加工を行う前に、シリコン残存部66のうちナイフエッジ化するおそれがあるシリコン残存部の一部66aを、貼合せウェーハ70の外周から中心に向かって研削して、予め除去することが好ましい。本明細書では、貼合せウェーハ70の外周から中心に向かう方向を「X軸方向」と定義し、X軸方向に沿った研削を「X軸加工」と称する。ここで、X軸加工を行うには、第2支持基板30の下方にてX軸方向に砥石を挿入することができる隙間を十分に確保する必要がある。本実施形態では、第2のSOIウェーハ60に対してその外周領域を減厚する加工を施しているので、図1,2(D)に示すように、第1支持基板10の上とシリコン残存部66の下との間に、X軸方向に砥石を挿入するための隙間を十分に確保することができる。そのため、シリコン残存部の一部66aをX軸加工によって容易に除去することができる。ここで、砥石を挿入するための隙間の大きさは、図4(F)につき既述のbを30μm以上100μm以下の範囲で適宜調整することによって好適に決定することができる。なお、ナイフエッジ化するおそれがあるシリコン残存部の一部66aとは、第2支持基板30の端面から中心に向かって、テラス部54の径方向幅の80%〜90%の領域である。また、X軸加工には任意または公知の砥石を用いることができる。
X軸加工の後に、貼合せウェーハ70に対して第2のSOIウェーハ60側からY軸加工を行うことによって、第2支持基板30および第2酸化膜32を除去して、第2活性層42の表面を露出させる。この時、シリコン残存部の一部66aがX軸加工により予め除去されているので、テラス部54の表面には傷が発生しない。第2活性層42の厚さaは、0.1μm以上100μm以下とすることが好ましい。なお、Y軸加工には任意または公知の砥石を用いることができる。
本発明の第1支持基板用ウェーハ10、第1活性層用ウェーハ20、第2支持基板用ウェーハ30、および第2活性層用ウェーハ40としては、単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハには、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。さらに、これらのウェーハに対して、任意の不純物を添加してn型またはp型としてもよい。
次に、図1,2(F)を参照して、上記の製造方法により得られる多層膜SOIウェーハ100,200について説明する。多層膜SOIウェーハ100,200は、ともに支持基板10(第1支持基板)の上に酸化膜12(第1酸化膜)、第1活性層22、中間酸化膜24,26、および第2活性層42が積層されている。また、支持基板の外周領域上方には第1活性層22が存在しないテラス部54が形成されており、第2活性層42の面内の厚みばらつきが0.40μm以下であることを特徴とする。これらの理由については既述の説明を援用する。
図1に示す手順に従って、発明例の多層膜SOIウェーハを5枚作製した。
次に、図3,5に示す手順に従って、比較例の多層膜SOIウェーハを5枚作製した。
発明例および比較例の全てに対して、第1活性層および第2活性層の面内の厚みばらつきを評価した。ここで「面内の厚みばらつき」とは、第1活性層および第2活性層の各活性層について、活性層の表面の中心点と、活性層の表面の半径をRとした場合に、上記中心点を中心とする半径R/2の円周を4等分する4点と、活性層の表面の外周を4等分する4点と、からなる9点における、活性層の厚さのうち最大値と最小値との差を意味する。各活性層の厚さは、フーリエ変換赤外分光法(FTIR)を適用した膜厚計測器を用いて測定した。その結果、全ての発明例において、第1活性層および第2活性層とも面内の厚みばらつきは0.40μm以下であった。一方で、全ての比較例において、第1活性層の面内の厚みばらつきは0.40μm以下であったのに対して、第2活性層の面内の厚みばらつきは0.5μmを超えていた。これは、テラス加工を行った第1活性層上で第2活性層用ウェーハを研削および研磨して第2活性層を形成したことに起因する。
次に、発明例および比較例の全てに対して、第2活性層の端面における欠けや割れの有無を目視観察によって調査し、さらにテラス部の表面における傷の有無をマイクロスコープを用いて倍率50倍にて調査した。その結果、全ての発明例において、第2活性層の端面に欠けや割れが発見されず、テラス部の表面にも傷が発見されなかった。一方、比較例では、一部の多層膜SOIウェーハにおいて第2活性層の端面に欠け・割れが観察された。また、全ての比較例において、テラス部の表面に傷が発生していた。
10 第1支持基板用ウェーハ
12 第1酸化膜
14 シリコン残渣部
20 第1活性層用ウェーハ
22 第1活性層
24,26 中間酸化膜
30 第2支持基板用ウェーハ
32 第2酸化膜
40 第2活性層用ウェーハ
42 第2活性層
50 第1のSOIウェーハ
50A 第1活性層の表面
52 第1ウェーハ複合体
54 テラス部
60 第2のSOIウェーハ
60A 第2活性層の表面
62 第2ウェーハ複合体
64 上層部
66 シリコン残存部
66a シリコン残存部の一部
70 貼合せウェーハ
Claims (5)
- 第1支持基板の上に第1酸化膜と第1活性層とが積層された第1のSOIウェーハと、第2支持基板の上に第2酸化膜と第2活性層とが積層された第2のSOIウェーハと、を用意する第1工程と、
前記第1活性層もしくは前記第2活性層の表面、または、前記第1活性層および前記第2活性層の表面に中間酸化膜を形成する第2工程と、
前記第1のSOIウェーハと前記第2のSOIウェーハとを前記中間酸化膜を介して重ね合せて、接合熱処理を施すことにより、前記第1のSOIウェーハと前記第2のSOIウェーハとを貼り合せて、貼合せウェーハを形成する第3工程と、
前記貼合せウェーハにおいて、前記第2支持基板と前記第2酸化膜とを除去することにより、多層膜SOIウェーハを得る第4工程と、
を有し、
前記第1工程において、前記第2のSOIウェーハを、その外周領域が前記第2支持基板に至るまで減厚されており、さらに、前記第2活性層がウェーハ表面に平行な断面において円であり、かつ、前記第2活性層の表面の直径が前記第2のSOIウェーハの直径よりも小さいSOIウェーハとすることを特徴とする多層膜SOIウェーハの製造方法。 - 前記第1工程において、前記第1のSOIウェーハを、前記第1支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有するSOIウェーハとする、請求項1に記載の多層膜SOIウェーハの製造方法。
- 前記第4工程では、前記減厚により前記第2のSOIウェーハの外周領域に生じたシリコン残存部の少なくとも一部を、前記貼合せウェーハの外周から中心に向かって研削して除去した後に、前記第2支持基板と前記第2酸化膜とを除去する、請求項1または2に記載の多層膜SOIウェーハの製造方法。
- 前記第1工程では、前記第2活性層の表面の直径を前記第1活性層の表面の直径以下とする、請求項1〜3のいずれか一項に記載の多層膜SOIウェーハの製造方法。
- 前記第4工程では、研磨加工を行わない、請求項1〜4のいずれか一項に記載の多層膜SOIウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081664A JP6737224B2 (ja) | 2017-04-17 | 2017-04-17 | 多層膜soiウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081664A JP6737224B2 (ja) | 2017-04-17 | 2017-04-17 | 多層膜soiウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182146A JP2018182146A (ja) | 2018-11-15 |
JP6737224B2 true JP6737224B2 (ja) | 2020-08-05 |
Family
ID=64277107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017081664A Active JP6737224B2 (ja) | 2017-04-17 | 2017-04-17 | 多層膜soiウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6737224B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7339056B2 (ja) * | 2019-07-31 | 2023-09-05 | グローバルウェーハズ・ジャパン株式会社 | 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 |
US11152276B2 (en) | 2019-10-31 | 2021-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trim wall protection method for multi-wafer stacking |
DE102020104180B4 (de) * | 2019-10-31 | 2023-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wandschutz-beschneidungsverfahren zum mehrwaferstapeln und integrierter-chip-strukturen |
KR102546554B1 (ko) * | 2020-03-03 | 2023-06-23 | 주식회사 효산 | 멀티 soi 기판 제조 방법 및 멀티 soi 기판 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0485827A (ja) * | 1990-07-26 | 1992-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
US6998684B2 (en) * | 2004-03-31 | 2006-02-14 | International Business Machines Corporation | High mobility plane CMOS SOI |
EP1864317A1 (en) * | 2005-03-29 | 2007-12-12 | S.O.I.Tec Silicon on Insulator Technologies | Hybrid fully soi-type multilayer structure |
FR2957190B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques. |
JP2012164933A (ja) * | 2011-02-09 | 2012-08-30 | Shin Etsu Chem Co Ltd | シリコン薄膜転写ウェーハの製造方法 |
JP6385727B2 (ja) * | 2014-06-13 | 2018-09-05 | 株式会社ディスコ | 貼り合わせウェーハ形成方法 |
-
2017
- 2017-04-17 JP JP2017081664A patent/JP6737224B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018182146A (ja) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6737224B2 (ja) | 多層膜soiウェーハの製造方法 | |
TWI609435B (zh) | Composite substrate, semiconductor device and method for manufacturing semiconductor device | |
JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
TWI462834B (zh) | 利用熱機械效應製作經調節之多層構造之方法 | |
TWI588914B (zh) | Transparent SOI wafer manufacturing method | |
TWI638454B (zh) | 用於射頻整合式被動元件之具有減低射頻損失之高阻値矽基板 | |
KR101645634B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP2010263084A (ja) | Soiウェーハの製造方法 | |
US10559471B2 (en) | Method of manufacturing bonded wafer | |
TW201216341A (en) | Semiconductor and solar wafers and method for processing same | |
JP6729471B2 (ja) | 多層膜soiウェーハの製造方法および多層膜soiウェーハ | |
JP7339056B2 (ja) | 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 | |
JP6696473B2 (ja) | 多層膜soiウェーハ及びその製造方法 | |
KR100927852B1 (ko) | 접합 웨이퍼의 제조 방법 | |
EP2599118B1 (en) | Semiconductor and solar wafers | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP5564785B2 (ja) | 貼り合わせ基板の製造方法 | |
JP7501438B2 (ja) | Soiウェーハの製造方法 | |
US9337037B2 (en) | Method for obtaining a heterogeneous substrate for the production of semiconductors | |
WO2022091831A1 (ja) | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 | |
JP2022127060A (ja) | シリコンウェーハ及びそれを用いた積層ウェーハの製造方法 | |
JPH0677311A (ja) | 半導体基板の製造方法 | |
KR20120120198A (ko) | 임시 결합된 제품 웨이퍼의 처리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6737224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |