JP2018182146A - 多層膜soiウェーハの製造方法および多層膜soiウェーハ - Google Patents

多層膜soiウェーハの製造方法および多層膜soiウェーハ Download PDF

Info

Publication number
JP2018182146A
JP2018182146A JP2017081664A JP2017081664A JP2018182146A JP 2018182146 A JP2018182146 A JP 2018182146A JP 2017081664 A JP2017081664 A JP 2017081664A JP 2017081664 A JP2017081664 A JP 2017081664A JP 2018182146 A JP2018182146 A JP 2018182146A
Authority
JP
Japan
Prior art keywords
active layer
wafer
soi wafer
oxide film
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017081664A
Other languages
English (en)
Other versions
JP6737224B2 (ja
Inventor
靖之 森川
Yasuyuki Morikawa
靖之 森川
克成 岸川
Katsunari Kishikawa
克成 岸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017081664A priority Critical patent/JP6737224B2/ja
Publication of JP2018182146A publication Critical patent/JP2018182146A/ja
Application granted granted Critical
Publication of JP6737224B2 publication Critical patent/JP6737224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】第2活性層の有効エリアを第1活性層の有効エリアと同程度の大きさにまで確保でき、かつ、第2活性層の面内の厚みばらつきを第1活性層の面内の厚みばらつきと同程度にまで抑制することができる多層膜SOIウェーハの製造方法を提供する。【解決手段】本発明の多層膜SOIウェーハ100の製造方法は、第1のSOIウェーハ50と第2のSOIウェーハ60とを用意する工程と、第1活性層22および/または第2活性層42の表面に中間酸化膜24を形成する工程と、第1のSOIウェーハ50と第2のSOIウェーハ60とを中間酸化膜24を介して重ね合せて、接合熱処理を施すことにより、貼合せウェーハ70を形成する工程と、貼合せウェーハ70において、第2支持基板30と第2酸化膜32とを除去することにより、多層膜SOIウェーハ100を得る工程と、を有する。【選択図】図1

Description

本発明は、多層膜SOIウェーハの製造方法および多層膜SOIウェーハに関する。
SOI(Silicon on Insulator)ウェーハは、支持基板上に、酸化膜、および活性層(SOI層)が積層された構造を有する。また、高集積デバイスに有利なものとして、多層膜SOIウェーハがある。多層膜SOIウェーハは、支持基板の上に、第1酸化膜、第1活性層、中間酸化膜、および第2活性層が少なくとも積層された構造を有している。すなわち、多層膜SOIウェーハは、支持基板の上に複数の活性層を有している。
特許文献1には、多層膜SOIウェーハの製造方法として以下の技術が記載されている。まず、第1活性層用ウェーハの表面から酸素イオンを注入して、第1活性層用ウェーハの内部に酸素イオン注入層を形成した後に、熱酸化により酸素イオンを注入した表面から酸素イオン注入層までに第1酸化膜を形成する。次に、第1支持基板用ウェーハと第1活性層用ウェーハとを第1酸化膜を介して重ね合せて、接合熱処理を施すことで、第1支持基板用ウェーハと第1活性層用ウェーハとを貼り合わせる。次に、第1活性層用ウェーハを減厚して、第1活性層を有するSOIウェーハを得る。次に、第2活性層用ウェーハの表面から酸素イオンを注入して、第2活性層用ウェーハの内部に酸素イオン注入層を形成した後に、熱酸化により酸素イオンを注入した表面から酸素イオン注入層までに中間酸化膜を形成する。次に、中間酸化膜を介して、SOIウェーハの第1活性層側に第2活性層用ウェーハを重ね合わせて、接合熱処理を施すことで、SOIウェーハと第2活性層用ウェーハとを貼り合わせる。次に、第2活性層用ウェーハを減厚して、所望厚みの第2活性層を有する多層膜SOIウェーハを得る。
特開2007−109961号公報
特許文献1には、多層膜SOIウェーハを作製する過程においてウェーハの端面については何ら記載されていない。ところが、半導体デバイスの製造歩留りを向上させるために活性層におけるデバイス形成可能な領域(以下、「有効エリア」とも称する。)の面積を増大させることや、半導体デバイスの微細化に伴い活性層の平坦性を高めることが求められている近年の状況では、ウェーハの端面が重要である。本発明者らは、この観点からウェーハの端面に着目して多層膜SOIウェーハを作製してみると、第2活性層の有効エリアが第1活性層の有効エリアよりも小さくなり、また第2活性層の面内の厚みばらつきが第1活性層の面内の厚みばらつきよりも大きくなるという問題があることを知見した。以下では、この知見を得るに至った実験を説明する。
通常、第1支持基板用ウェーハ10や第1活性層用ウェーハ20として用いられるウェーハは、図3(A)に示すようにその端面に面取り部を有している。図3(A)〜(D)に示すように、このようなウェーハ同士を第1酸化膜12を介して貼り合わせると、貼合せ面の外周より外側には、面取り部同士が接着していない未接着領域が生じてしまう(図3(D))。この未接着領域を残したままにしていると、後の工程でウェーハが欠けたり割れたりする原因となる。そのため、第1活性層用ウェーハ20の外周領域に面取り加工やエッチング処理を施すことにより、この未接着領域を除去する。具体的には、図3(D)に示すように第1支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して貼り合せた後に、第1活性層用ウェーハ20の外周領域を面取り加工により減厚する。これにより、第1活性層用ウェーハ20の外周領域の下部にはシリコン残渣部14が残る(図3(E))。続いて、シリコン残渣部14をエッチング処理によって除去する(図3(F))。このような手順によって未接着領域を除去すると、第1支持基板10の外周領域上方にはテラス部54が形成される。すなわち、テラス部54とは、第1支持基板10の外周領域上方において、第1活性層用ウェーハ20が存在しないように第1活性層用ウェーハ20の外周領域が除去された領域を意味する。ここで、「第1支持基板の外周領域」とは、第1支持基板の最外周端から径方向内側に1〜3mmの領域を指し、「第1活性層用ウェーハの外周領域」とは、第1活性層用ウェーハの最外周端から径方向内側に1〜3mmの領域を指す。なお、本明細書では、図3(D)〜(F)につき説明した加工を「テラス加工」と称する。その後、第1活性層用ウェーハ20を研削および研磨すると、所望厚みの第1活性層22を有するSOIウェーハ50が得られる(図3(G))。
次に、図5(A)〜(D)に示すようにSOIウェーハ50と第2活性層用ウェーハ80とを中間酸化膜24を介して貼り合わせる。その後、第2活性層用ウェーハ80の外周領域を面取り加工により減厚する。これにより、第2活性層用ウェーハ80の外周領域の下部にはシリコン残渣部16が残る(図5(E))。続いて、シリコン残渣部16をエッチング処理により除去する(図5(F))。このような手順により、第1活性層22の外周領域上方にもテラス部56が形成される。すなわち、テラス部56とは、第1活性層22の外周領域上方において、第2活性層用ウェーハ80が存在しないように第2活性層用ウェーハ80の外周領域が除去された領域を意味する。「第2活性層用ウェーハの外周領域」とは、第2活性層用ウェーハの最外周端から径方向内側に1〜3mmの領域を指す。その後、第2活性層用ウェーハ80を研削および研磨すると、所望厚みの第2活性層42を有する多層膜SOIウェーハ300が得られる(図5(G))。
しかしながら、この手順により作製した多層膜SOIウェーハ300では、以下の問題があることがわかった。第1活性層22は、図3(F)に示す第1活性層用ウェーハ20を研削し、引き続き研磨を施すことによって形成される。この研磨の際、第1活性層の外周端では、テラス部54に起因して研磨パッドが沈み込むことにより、中心部に比べて研磨が促進されてしまう。そのため、第1活性層22では外周ダレが不可避に生じてしまう。これと同様の状況が、第2活性層42を形成する際にも起こる。ところが、第2活性層42を形成する際の研磨は、第1支持基板10と第1酸化膜12の上にさらに第1活性層22と中間酸化膜24とが積層され、また、テラス部54に加えてテラス部56が形成された状態で行われるので、第2活性層の外周端での研磨パッドの沈み込みは第1活性層の表面を研磨する時に比べて大きくなる。そのため、第2活性層の外周ダレは、第1活性層の外周ダレよりも悪化してしまう。その結果、第2活性層の有効エリアの面積が第1活性層の有効エリアの面積よりも小さくなり、また第2活性層の面内の厚みばらつきが第1活性層の面内の厚みばらつきよりも大きくなるという問題があることがわかった。
そこで本発明は、上記課題に鑑み、第2活性層の有効エリアを第1活性層の有効エリアと同程度の大きさにまで確保でき、かつ、第2活性層の面内の厚みばらつきを第1活性層の面内の厚みばらつきと同程度にまで抑制することができる多層膜SOIウェーハの製造方法および多層膜SOIウェーハを提供することを目的とする。
上記課題を解決する本発明の要旨構成は以下のとおりである。
(1)第1支持基板の上に第1酸化膜と第1活性層とが積層された第1のSOIウェーハと、第2支持基板の上に第2酸化膜と第2活性層とが積層された第2のSOIウェーハと、を用意する第1工程と、
前記第1活性層もしくは前記第2活性層の表面、または、前記第1活性層および前記第2活性層の表面に中間酸化膜を形成する第2工程と、
前記第1のSOIウェーハと前記第2のSOIウェーハとを前記中間酸化膜を介して重ね合せて、接合熱処理を施すことにより、前記第1のSOIウェーハと前記第2のSOIウェーハとを貼り合せて、貼合せウェーハを形成する第3工程と、
前記貼合せウェーハにおいて、前記第2支持基板と前記第2酸化膜とを除去することにより、多層膜SOIウェーハを得る第4工程と、
を有することを特徴とする多層膜SOIウェーハの製造方法。
(2)前記第1工程において、前記第1のSOIウェーハを、前記第1支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有するSOIウェーハとする、上記(1)に記載の多層膜SOIウェーハの製造方法。
(3)前記第1工程において、前記第2のSOIウェーハを、その外周領域が前記第2支持基板に至るまで減厚されており、さらに、前記第2活性層がウェーハ表面に平行な断面において円であり、かつ、前記第2活性層の表面の直径が前記第2のSOIウェーハの直径よりも小さいSOIウェーハとする、上記(1)または(2)に記載の多層膜SOIウェーハの製造方法。
(4)前記第4工程では、前記減厚により前記第2のSOIウェーハの外周領域に生じたシリコン残存部の少なくとも一部を、前記貼合せウェーハの外周から中心に向かって研削して除去した後に、前記第2支持基板と前記第2酸化膜とを除去する、上記(3)に記載の多層膜SOIウェーハの製造方法。
(5)前記第1工程では、前記第2活性層の表面の直径を前記第1活性層の表面の直径以下とする、上記(3)または(4)に記載の多層膜SOIウェーハの製造方法。
(6)前記第4工程では、研磨加工を行わない、上記(1)〜(5)のいずれか一つに記載の多層膜SOIウェーハの製造方法。
(7)支持基板の上に酸化膜、第1活性層、中間酸化膜、および第2活性層が積層された多層膜SOIウェーハであって、
前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有し、さらに前記第2活性層の面内の厚みばらつきが0.40μm以下であることを特徴とする多層膜SOIウェーハ。
(8)前記第2活性層の端面には欠けや割れが無い、上記(7)に記載の多層膜SOIウェーハ。
(9)前記テラス部の表面には傷が無い、上記(7)または(8)に記載の多層膜SOIウェーハ。
(10)前記第2活性層の表面の直径が前記第1活性層の表面の直径以下である、上記(7)〜(9)のいずれか一つに記載の多層膜SOIウェーハ。
(11)前記第2活性層における有効エリアの面積が、前記第1活性層における有効エリアの面積以下である、上記(7)〜(10)のいずれか一つに記載の多層膜SOIウェーハ。
本発明によれば、第2活性層の有効エリアを第1活性層の有効エリアと同程度の大きさにまで確保でき、かつ、第2活性層の面内の厚みばらつきを第1活性層の面内の厚みばらつきと同程度にまで抑制することができる多層膜SOIウェーハを得ることができる。
本発明の第1の実施形態による多層膜SOIウェーハ100の製造方法を説明する模式断面図である。 本発明の第2の実施形態による多層膜SOIウェーハ200の製造方法を説明する模式断面図である。 本発明に用いることができるテラス部54を有する第1のSOIウェーハ50の製造方法を説明する模式断面図である。 本発明に用いることができる外周領域が減厚された第2のSOIウェーハ60の製造方法を説明する模式断面図である。 従来の多層膜SOIウェーハ300の製造方法を説明する模式断面図である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、各実施形態につき同一の構成要素には原則として同一の参照番号を付して、再度の説明を省略する。
(多層膜SOIウェーハの製造方法)
本発明の多層膜SOIウェーハの製造方法の第1の実施形態を図1に、第2の実施形態を図2に示す。
(第1の実施形態)
まず、図1を参照して、本発明の第1の実施形態による多層膜SOIウェーハ100の製造方法を説明する。本実施形態では、まず、第1支持基板10の上に第1酸化膜12と第1活性層22とが積層された第1のSOIウェーハ50と、第2支持基板30の上に第2酸化膜32と第2活性層42とが積層された第2のSOIウェーハ60と、を用意する(第1工程)。ここで、第1のSOIウェーハ50は、第1支持基板10の外周領域上方に第1活性層22が存在しないテラス部54を有する。一方、第2のSOIウェーハ60は、その外周領域が減厚されている。なお、この減厚により外周領域にはシリコン残存部66が残る。また、第2のSOIウェーハの第2活性層42は、ウェーハ表面に平行な断面において円であり、第2活性層の表面60Aの直径は、第2のSOIウェーハの直径より小さい。次に、第1のSOIウェーハ50の第1活性層の表面50Aに中間酸化膜24を形成する(第2工程)。次に、第1活性層の表面50Aと第2活性層の表面60Aとの間に中間酸化膜24が位置するように、第1のSOIウェーハ50と第2のSOIウェーハ60とを重ね合せる。その後、接合熱処理を施すことにより、第1のSOIウェーハ50と第2のSOIウェーハ60とを貼り合せて、貼合せウェーハ70を形成する(第3工程)。次に、シリコン残存部の一部66aを、貼合せウェーハ70の外周から中心に向かって研削して除去する。次に、第2支持基板30と第2酸化膜32とを除去することにより、多層膜SOIウェーハ100を得る(第4工程)。
この多層膜SOIウェーハ100は、第1支持基板10の上に、第1酸化膜12、第1活性層22、中間酸化膜24、及び第2活性層42が積層されている。
(第2の実施形態)
次に、図2を参照して、本発明の第2の実施形態による多層膜SOIウェーハ200の製造方法を説明する。本実施形態では、まず、第1支持基板10の上に第1酸化膜12と第1活性層22とが積層された第1のSOIウェーハ50と、第2支持基板30の上に第2酸化膜32と第2活性層42とが積層された第2のSOIウェーハ60と、を用意する(第1工程)。ここで、第1のSOIウェーハ50は、第1支持基板10の外周領域上方に第1活性層22が存在しないテラス部54を有する。一方、第2のSOIウェーハ60は、その外周領域が減厚されている。なお、この減厚により外周領域にはシリコン残存部66が残る。また、第2のSOIウェーハの第2活性層42は、ウェーハ表面に平行な断面において円であり、第2活性層の表面60Aの直径は、第2のSOIウェーハの直径より小さい。次に、第2のSOIウェーハ60の第2活性層の表面60Aに中間酸化膜26を形成する(第2工程)。次に、第1活性層の表面50Aと第2活性層の表面60Aとの間に中間酸化膜26が位置するように、第1のSOIウェーハ50と第2のSOIウェーハ60とを重ね合せる。その後、接合熱処理を施すことにより、第1のSOIウェーハ50と第2のSOIウェーハ60とを貼り合せて、貼合せウェーハ70を形成する(第3工程)。次に、シリコン残存部の一部66aを、貼合せウェーハ70の外周から中心に向かって研削して除去する。次に、第2支持基板30と第2酸化膜32とを除去することにより、多層膜SOIウェーハ200を得る(第4工程)。
この多層膜SOIウェーハ200は、第1支持基板10の上に、第1酸化膜12、第1活性層22、中間酸化膜26、及び第2活性層42が積層されている。
(第1工程:第1のSOIウェーハおよび第2のSOIウェーハの用意)
第1工程では、図1,2(A)に示すように、第1支持基板10の上に第1酸化膜12と第1活性層22とが積層された第1のSOIウェーハ50と、第2支持基板30の上に第2酸化膜32と第2活性層42とが積層された第2のSOIウェーハ60と、を用意する。
(第1のSOIウェーハの形成)
以下では、図3を参照して、第1のSOIウェーハ50を作製する方法の一例を説明する。
まず、第1支持基板用ウェーハ10の表面に第1酸化膜12を形成する(図3(A),(B))。第1酸化膜12の厚さは、0.1μm以上3.0μm以下とすることが好ましい。ここで、第1酸化膜12の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、第1酸化膜12は、第1活性層用ウェーハ20の表面に形成してもよく、また、第1支持基板用ウェーハ10および第1活性層用ウェーハ20の両方の表面に形成してもよい。
次に、第1支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して重ね合せて、接合熱処理を施して、第1ウェーハ複合体52を形成する(図3(C),(D))。ここで、接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。
ここで、図3(D)に示すように、支持基板用ウェーハ10と第1活性層用ウェーハ20との貼合せ面の外周よりも外側には未接着領域が生じている。この未接着領域を残したままにしていると、後の工程でウェーハが欠けたり割れたりする原因となるので、次のようにして未接着領域を除去する。すなわち、図3(D)に示すように支持基板用ウェーハ10と第1活性層用ウェーハ20とを第1酸化膜12を介して貼り合せた後に、第1活性層用ウェーハ20の外周領域を面取り加工により減厚する。これにより、第1活性層用ウェーハ20の外周領域の下部にはシリコン残渣部14が残る(図3(E))。シリコン残渣部14の厚さは、第1支持基板用ウェーハ10と第1活性層用ウェーハ20との貼合せ面から第1活性層用ウェーハ20に向かって5〜50μm程度とすることが好ましい。続いて、シリコン残渣部14をエッチング処理によって除去する(図3(F))。このような手順によって未接着領域を除去すると、支持基板10の外周領域上方には、第1活性層用ウェーハ20が存在しないように第1活性層用ウェーハ20の外周領域が除去されたテラス部54が形成される。なお、エッチングには、アルカリエッチング溶液を好適に用いることができる。また、テラス部54の表面には第1酸化膜12に由来する髭状の酸化膜残渣物が残ることがあるが、この酸化膜残渣物に粘着テープを貼り付けて剥がすことによって、これを除去してもよい。
次に、図3(G)に示すように第1活性層用ウェーハ20側から第1ウェーハ複合体52を減厚して、第1活性層22を有する第1のSOIウェーハ50を得る。第1活性層22の厚さは、0.1μm以上100μm以下とすることが好ましい。なお、減厚に際しては、公知または任意の方法を好適に用いることができる。例えば、フーリエ変換赤外分光法(FTIR:Fourier Transform Infrared Spectroscopy)や反射分光法により第1活性層用ウェーハ20の厚さを測定しつつ、平面研削法により第1活性層用ウェーハ20を研削し、さらに鏡面研磨法により第1活性層22の表面を研磨してもよい。
(第2のSOIウェーハの形成)
以下では、図4を適宜参照して、第2のSOIウェーハ60を作製する方法の一例を説明する。
まず、第2支持基板用ウェーハ30の表面に第2酸化膜32を形成する(図4(A),(B))。第2酸化膜32の厚さは、0.1μm以上3.0μm以下とすることが好ましい。ここで、第2酸化膜32の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、第2酸化膜32は、第2活性層用ウェーハ40の表面に形成してもよく、また、第2支持基板用ウェーハ30および第2活性層用ウェーハ40の両方の表面に形成してもよい。
次に、第2支持基板用ウェーハ30と第2活性層用ウェーハ40とを第2酸化膜32を介して重ね合せて、接合熱処理を施して、第2ウェーハ複合体62を形成する(図4(C),(D))。ここで、接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。
次に、第2ウェーハ複合体62の外周領域を減厚する。どの程度減厚するかについては、第2ウェーハ複合体62の第2活性層用ウェーハ40側の表面から第2活性層用ウェーハ40を超えていれば特に限定されない。後述するX軸加工およびY軸加工を行う場合には、図4(D),(E)に示すように、第2活性層用ウェーハ40側の表面から第2酸化膜32を超えて第2支持基板に至るまで減厚することが好ましい。この場合、第2酸化膜32の厚さと第2支持基板30の一部の厚さとの合計bを30μm以上100μm以下とすることが好ましい。
次に、図4(E),(F)に示すように第2活性層用ウェーハ40側から第2ウェーハ複合体62を研削および研磨して、第2活性層42を有する第2のSOIウェーハ60を得る。第2活性層42の厚さaは、0.1μm以上100μm以下とすることが好ましい。なお、研削および研磨に際しては、公知または任意の方法を好適に用いることができる。例えば、FTIRや反射分光法により第2活性層用ウェーハ40の厚さを測定しつつ、平面研削法により第2活性層用ウェーハ40を研削し、さらに鏡面研磨法により第2活性層42の表面を研磨してもよい。
以下では、このようにして得られる第2のSOIウェーハ60の形状について詳細に説明する。図4(D),(E)につき説明した減厚によって、少なくとも第2活性層42の形状は、ウェーハ表面に平行な断面において円となっている。なお、本実施形態では、図4(F)に示すように第2活性層42と第2酸化膜32と第2支持基板30の一部とから構成される第2のSOIウェーハの上層部64の形状がウェーハ表面に平行な断面において円となっている。また、第2活性層の表面の直径dは、第2のSOIウェーハ60の直径よりも小さくなっている。ここで、第2活性層の表面の直径dは、第1活性層22の表面の直径以下となるように設計することがより好ましい。なお、直径dが第1活性層22の表面の直径より大きい場合、多層膜SOIウェーハの側面部分は、第1活性層22よりも外方に第2活性層42の外縁部分がはみ出るため、第2活性層42と支持基板用ウェーハ10との間にミクロンオーダーの間隙部が形成されてしまう。このように間隙部が形成されると、多層膜SOIウェーハの洗浄工程において、間隙部に乾燥残りや異物残りの問題が発生する可能性があるので好ましくない。
また、第2活性層42の側面の形状は、図4(D),(E)につき説明した減厚の際に適宜設計することができる。例えば、第2活性層42の端面をウェーハ厚み方向に平行な端面にしたい場合には、第2ウェーハ複合体62の側面のうち第2活性層42とする部分をウェーハ厚み方向に平行になるように設計する。また、第2活性層42の直径を多層膜SOIウェーハ上方に向けて漸減させたい場合には、図1(A),図2(A),図4(F)に示す段階で、第2活性層42の直径をその表面60Aに向けて漸増させるように設計する。この場合、第2活性層の表面60Aと第2活性層42の側面とのなす角を45°以上90°以下とすることが好ましい。
以下では、第2のSOIウェーハ60の外周領域を減厚し、上記形状に加工する理由を説明する。図5を参照して、テラス部54を有するSOIウェーハ50と第2活性層用ウェーハ80とを中間酸化膜24を介して貼り合わせると、図5(D)に示すように第2活性層用ウェーハ80の外周領域の下側は、第1活性層22によって支えられていない状態になってしまう。すなわち、第2活性層用ウェーハ80のうち少なくとも第2活性層42とする部分の径方向外側には、第2活性層用ウェーハ80が第1活性層22に支えられていない不支持領域が生じてしまう。このような状態で、図5(E)に示すように第2活性層用ウェーハ80に面取り加工を施すと、面取り加工中にシリコン残渣部16が剥離したり、あるいはエッチング処理中やウェーハの搬送中にシリコン残渣部16が剥離してしまう。その結果、図5(G)に示すように第2活性層42の端面には欠けや割れが発生してしまう。これに対して、本実施形態では、図1,2(D)を参照して、予め第2のSOIウェーハ60の外周領域を減厚しているので、第3工程で貼合せウェーハ70を形成しても、第2活性層42は必ず第1活性層22によって支えられている。また、貼合せウェーハ70を形成する前に、第2活性層42の端面は予め仕上がっている。従って、第4工程において、第2支持基板30および第2酸化膜32を除去する途中で、第2支持基板30や第2酸化膜32のシリコンが剥離したとしても、予め形成しておいた第2活性層42の端面にはその影響が及ばず、欠けや割れが発生しない。
以上、本発明の第1及び第2のSOIウェーハの作製方法について、第1のSOIウェーハ50及び第2のSOIウェーハ60を例にして説明したが、本発明の第1及び第2のSOIウェーハの作製方法はこれに限定されず、特許請求の範囲内において適宜変更を加えることができる。例えば、第2のSOIウェーハとして、図3に示す第1のSOIウェーハ50と同じものを用いてもよい。
(第2工程:中間酸化膜の形成)
第2工程では、図1(B)に示すように、第1のSOIウェーハ50の第1活性層の表面50Aに中間酸化膜24を形成する。または、図2(B)に示すように、第2のSOIウェーハ60の第2活性層の表面60Aに中間酸化膜26を形成する。中間酸化膜24,26の厚さは、0.1μm以上3.0μm以下とすることが好ましい。ここで、中間酸化膜24,26の形成方法は特に限定されず、例えば、公知の熱酸化法を好適に用いることができる。この場合の熱酸化条件は、酸素雰囲気中で、900℃以上1200℃以下、30分以上2時間以下とすることが好ましい。なお、本発明の他の実施形態として、第2酸化膜は、第1のSOIウェーハ50の表面および第2のSOIウェーハ60の表面の両方に形成してもよい。
(第3工程:貼合せウェーハの形成)
第3工程では、図1,2(C),(D)に示すように、第1のSOIウェーハ50と第2のSOIウェーハ60とを中間酸化膜24,26を介して重ね合わせる。すなわち、中間酸化膜24,26が第1活性層の表面50Aと第2活性層の表面60Aとの間に位置するように、第1のSOIウェーハ50と第2のSOIウェーハ60とを重ね合わせる。その後、接合熱処理を施すことにより、第1のSOIウェーハ50と第2のSOIウェーハ60とを貼り合せて、貼合せウェーハ70を形成する。接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、ウェーハ温度を400℃以上1200℃以下として、10分以上6時間以下の条件下で行うことが好ましい。ウェーハ温度を400℃以上とすることで、十分な接合強度を得ることができ、ウェーハ温度を1200℃以下とすることで、スリップの発生を抑制することができる。
(第4工程:第2支持基板および第2酸化膜の除去)
次に、第4工程では、第2支持基板30と第2酸化膜32とを除去することにより、第2活性層42の表面を露出させる。ここで、既述のとおり、第2活性層42は所望厚みとなるように第1工程にて予め形成されている。従って、第2活性層42の表面を露出させた段階で、所望の多層膜SOIウェーハ100,200を得ることができ、第2活性層42の表面に研磨を施す必要がない。そのため、第2活性層42における外周ダレが抑制される。なお、第2支持基板30および第2酸化膜32の除去には、任意または公知の研削方法を好適に用いることができ、具体的には平面研削法が挙げられる。また、研削後の第2活性層42の表面をアルカリエッチング溶液を用いてエッチングしてもよい。また、第2活性層42の端面に存在する酸化膜等をエッチング処理等で除去してもよい。
ここで、図1,2(E),(F)を参照して、貼合せウェーハ70を第2のSOIウェーハ60側からウェーハ厚み方向に研削すると、シリコン残存部の一部66aは、その断面形状が鋭く尖ったナイフ状の形状となって、ナイフエッジ化してしまう。そして、ナイフエッジ化した部分のシリコンが剥離すると、テラス部54の表面に傷が発生するおそれがある。そこで、テラス部54の表面に傷を発生させない観点から、以下の工程を経た後に、第2支持基板30および第2酸化膜32を除去することが好ましい。なお、本明細書では、ウェーハ厚み方向の研削を「Y軸加工」と称する。
(X軸加工)
テラス部54の表面に傷を発生させないためには、Y軸加工を行う前に、シリコン残存部66のうちナイフエッジ化するおそれがあるシリコン残存部の一部66aを、貼合せウェーハ70の外周から中心に向かって研削して、予め除去することが好ましい。本明細書では、貼合せウェーハ70の外周から中心に向かう方向を「X軸方向」と定義し、X軸方向に沿った研削を「X軸加工」と称する。ここで、X軸加工を行うには、第2支持基板30の下方にてX軸方向に砥石を挿入することができる隙間を十分に確保する必要がある。本実施形態では、第2のSOIウェーハ60に対してその外周領域を減厚する加工を施しているので、図1,2(D)に示すように、第1支持基板10の上とシリコン残存部66の下との間に、X軸方向に砥石を挿入するための隙間を十分に確保することができる。そのため、シリコン残存部の一部66aをX軸加工によって容易に除去することができる。ここで、砥石を挿入するための隙間の大きさは、図4(F)につき既述のbを30μm以上100μm以下の範囲で適宜調整することによって好適に決定することができる。なお、ナイフエッジ化するおそれがあるシリコン残存部の一部66aとは、第2支持基板30の端面から中心に向かって、テラス部54の径方向幅の80%〜90%の領域である。また、X軸加工には任意または公知の砥石を用いることができる。
(Y軸加工)
X軸加工の後に、貼合せウェーハ70に対して第2のSOIウェーハ60側からY軸加工を行うことによって、第2支持基板30および第2酸化膜32を除去して、第2活性層42の表面を露出させる。この時、シリコン残存部の一部66aがX軸加工により予め除去されているので、テラス部54の表面には傷が発生しない。第2活性層42の厚さaは、0.1μm以上100μm以下とすることが好ましい。なお、Y軸加工には任意または公知の砥石を用いることができる。
以下では、本発明の特徴的部分をその作用効果とともに説明する。本発明の特徴的部分は、第1工程において予め形成しておいた第1のSOIウェーハ50と第2のSOIウェーハ60とを第3工程にて中間酸化膜24,26を介して貼り合わせることにより多層膜SOIウェーハ100,200を得る構成である。すなわち、本発明によれば、SOIウェーハ同士を貼り合わせて多層膜SOIウェーハを得るので、第2活性層42に対する研磨は図4(E),(F)に示す段階で行われる。つまり、第2活性層42に対する研磨は、第1活性層22の場合と同様に、第2活性層42の下に第2支持基板30と第2酸化膜32のみが存在する状況で行われる。すなわち、第1支持基板10と第1酸化膜12の上にさらに第1活性層22と中間酸化膜24とが積層され、またテラス部54に加えてテラス部56が形成された状態で、第2活性層用ウェーハ80を研削および研磨するという状況が生じない。従って、第2活性層42の外周ダレは、第1活性層22の外周ダレと同程度にまで抑制することができる。これにより、第2活性層42の有効エリアを第1活性層22の有効エリアと同程度の大きさにまで確保することができ、また第2活性層42の面内の厚みばらつきを第1活性層22の面内の厚みばらつきと同程度にまで抑制することができる。具体的には、例えば第1活性層用ウェーハおよび第2活性層用ウェーハとして、ともに直径200mmのウェーハを用いる場合、第1活性層および第2活性層の有効エリアの直径をともに197mmにすることができ、第1活性層および第2活性層の面内の厚みばらつきをともに0.40μm以下にすることができる。
(第1及び第2支持基板用ウェーハ並びに第1及び第2活性層用ウェーハ)
本発明の第1支持基板用ウェーハ10、第1活性層用ウェーハ20、第2支持基板用ウェーハ30、および第2活性層用ウェーハ40としては、単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハには、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。さらに、これらのウェーハに対して、任意の不純物を添加してn型またはp型としてもよい。
また、第1支持基板用ウェーハ10、第1活性層用ウェーハ20、第2支持基板用ウェーハ30、および第2活性層用ウェーハ40の少なくとも1つはポリッシュド・ウェーハであることが好ましい。ポリッシュド・ウェーハは、上記の単結晶シリコンウェーハを砥粒で研磨し、化学的方法により表面処理を施すことにより得ることができる。
以上、本発明の多層膜SOIウェーハの製造方法について、第1及び第2の実施形態を例にして説明したが、本発明の多層膜SOIウェーハの製造方法は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
(多層膜SOIウェーハ)
次に、図1,2(F)を参照して、上記の製造方法により得られる多層膜SOIウェーハ100,200について説明する。多層膜SOIウェーハ100,200は、ともに支持基板10(第1支持基板)の上に酸化膜12(第1酸化膜)、第1活性層22、中間酸化膜24,26、および第2活性層42が積層されている。また、支持基板の外周領域上方には第1活性層22が存在しないテラス部54が形成されており、第2活性層42の面内の厚みばらつきが0.40μm以下であることを特徴とする。これらの理由については既述の説明を援用する。
また、第2活性層42の端面には欠けや割れが無いことが好ましく、テラス部54の表面には傷が無いことが好ましい。また、第2活性層42の表面の直径は第1活性層22の表面の直径以下であり、第2活性層42の有効エリアの面積は第1活性層の有効エリアの面積以下であることが好ましい。これらの理由については既述の説明を援用する。また、支持基板10、第1活性層22、および第2活性層42の少なくとも1つがポリッシュド・ウェーハからなることが好ましい。
以上、本発明の多層膜SOIウェーハについて、多層膜SOIウェーハ100,200を例にして説明したが、本発明の多層膜SOIウェーハは、これに限定されず、特許請求の範囲内において適宜変更を加えることができる。
(発明例)
図1に示す手順に従って、発明例の多層膜SOIウェーハを5枚作製した。
まず、第1,2支持基板用ウェーハおよび第1,2活性層用ウェーハとしては、単結晶シリコンインゴットから得たシリコンウェーハから作製したポリッシュド・ウェーハを用意した。これらのウェーハの直径は200mm、厚さは725μmとした。
次に、図3に示す手順に従って、第1のSOIウェーハを作製した。すなわち、まず、熱酸化法により第1支持基板用ウェーハの表面に第1酸化膜を形成した。第1酸化膜の厚さは1μmとした。次に、第1支持基板用ウェーハと第1活性層用ウェーハとを第1酸化膜を介して重ね合せた後に、接合熱処理を施して、第1支持基板用ウェーハと第1活性層用ウェーハとを貼り合せた。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。次に、図3(E),(F)に示すように、既述の面取り加工およびエッチング処理により、支持基板10の外周領域上方にテラス部を形成した。その後、第1活性層用ウェーハを研削および研磨して、表面の直径198mm、厚さ5μmの第1活性層を有する第1のSOIウェーハを作製した。
次に、図4に示す手順に従って、第2のSOIウェーハを作製した。まず、熱酸化法により第2支持基板用ウェーハの表面に第2酸化膜を形成した。第2酸化膜の厚さは1μmとした。次に、第2支持基板用ウェーハと第2活性層用ウェーハとを第2酸化膜を介して重ね合せた後に、接合熱処理を施して、第2支持基板用ウェーハと第2活性層用ウェーハとを貼り合せた。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。次に、第2活性層用ウェーハの外周領域を減厚した後に第2活性層用ウェーハを研削および研磨して、第2のSOIウェーハを図4(F)に示す形状に加工した。ここで、aを5μm、bを40μm、dを197mmとした。すなわち、第2活性層の厚さを5μm、表面の直径を197mmとした。
次に、図1(B)に示すように、熱酸化法により第1のSOIウェーハの第1活性層の表面に中間酸化膜を形成した。中間酸化膜の厚さは1μmとした。次に、第1のSOIウェーハと第2のSOIウェーハとを中間酸化膜を介して重ね合せて、接合熱処理を施すことにより、第1のSOIウェーハと第2のSOIウェーハとを貼り合わせて、貼合せウェーハを形成した。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。
次に、X軸加工によりナイフエッジ化するおそれがあるシリコン残存部の一部を予め除去した後に、Y軸加工により第2支持基板と第2酸化膜とを除去して、第2活性層の表面を露出させた。そして、第2活性層の表面に対してアルカリエッチング溶液を用いてエッチングを行うことにより多層膜SOIウェーハを形成した。すなわち、この工程では第2活性層の表面に対して研磨を行わなかった。
(比較例)
次に、図3,6に示す手順に従って、比較例の多層膜SOIウェーハを5枚作製した。
まず、第1支持基板用ウェーハ、第1活性層用ウェーハ、および第2活性層用ウェーハとしては、発明例と同じウェーハを用意し、発明例における第1のSOIウェーハの作製方法と同じ方法でSOIウェーハを得た。ここで、第1活性層の厚さは5μm、表面の直径は198mmであった。
次に、第1活性層の表面に中間酸化膜を形成した(図5(A),(B))。中間酸化膜の厚さは1μmとした。次に、SOIウェーハと第2活性層用ウェーハとを中間酸化膜を介して重ね合わせた後に、接合熱処理を施して、SOIウェーハと第2活性層用ウェーハとを貼り合せて、貼合せウェーハを形成した(図5(C),(D))。接合熱処理の条件は、酸素雰囲気中で、1150℃、2時間とした。次に、図5(D)〜(G)に示すテラス加工と研削および研磨を行って、多層膜SOIウェーハ300を得た。第2活性層の厚さは5μm、表面の直径は197mmであった。
(評価1)
発明例および比較例の全てに対して、第1活性層および第2活性層の面内の厚みばらつきを評価した。ここで「面内の厚みばらつき」とは、第1活性層および第2活性層の各活性層について、活性層の表面の中心点と、活性層の表面の半径をRとした場合に、上記中心点を中心とする半径R/2の円周を4等分する4点と、活性層の表面の外周を4等分する4点と、からなる9点における、活性層の厚さのうち最大値と最小値との差を意味する。各活性層の厚さは、フーリエ変換赤外分光法(FTIR)を適用した膜厚計測器を用いて測定した。その結果、全ての発明例において、第1活性層および第2活性層とも面内の厚みばらつきは0.40μm以下であった。一方で、全ての比較例において、第1活性層の面内の厚みばらつきは0.40μm以下であったのに対して、第2活性層の面内の厚みばらつきは0.5μmを超えていた。これは、テラス加工を行った第1活性層上で第2活性層用ウェーハを研削および研磨して第2活性層を形成したことに起因する。
(評価2)
次に、発明例および比較例の全てに対して、第2活性層の端面における欠けや割れの有無を目視観察によって調査し、さらにテラス部の表面における傷の有無をマイクロスコープを用いて倍率50倍にて調査した。その結果、全ての発明例において、第2活性層の端面に欠けや割れが発見されず、テラス部の表面にも傷が発見されなかった。一方、比較例では、一部の多層膜SOIウェーハにおいて第2活性層の端面に欠け・割れが観察された。また、全ての比較例において、テラス部の表面に傷が発生していた。
本発明によれば、第2活性層の有効エリアを第1活性層の有効エリアと同程度の大きさにまで確保でき、かつ、第2活性層の面内の厚みばらつきを第1活性層の面内の厚みばらつきと同程度にまで抑制することができる多層膜SOIウェーハを得ることができる。
100,200 多層膜SOIウェーハ
10 第1支持基板用ウェーハ
12 第1酸化膜
14 シリコン残渣部
20 第1活性層用ウェーハ
22 第1活性層
24,26 中間酸化膜
30 第2支持基板用ウェーハ
32 第2酸化膜
40 第2活性層用ウェーハ
42 第2活性層
50 第1のSOIウェーハ
50A 第1活性層の表面
52 第1ウェーハ複合体
54 テラス部
60 第2のSOIウェーハ
60A 第2活性層の表面
62 第2ウェーハ複合体
64 上層部
66 シリコン残存部
66a シリコン残存部の一部
70 貼合せウェーハ

Claims (11)

  1. 第1支持基板の上に第1酸化膜と第1活性層とが積層された第1のSOIウェーハと、第2支持基板の上に第2酸化膜と第2活性層とが積層された第2のSOIウェーハと、を用意する第1工程と、
    前記第1活性層もしくは前記第2活性層の表面、または、前記第1活性層および前記第2活性層の表面に中間酸化膜を形成する第2工程と、
    前記第1のSOIウェーハと前記第2のSOIウェーハとを前記中間酸化膜を介して重ね合せて、接合熱処理を施すことにより、前記第1のSOIウェーハと前記第2のSOIウェーハとを貼り合せて、貼合せウェーハを形成する第3工程と、
    前記貼合せウェーハにおいて、前記第2支持基板と前記第2酸化膜とを除去することにより、多層膜SOIウェーハを得る第4工程と、
    を有することを特徴とする多層膜SOIウェーハの製造方法。
  2. 前記第1工程において、前記第1のSOIウェーハを、前記第1支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有するSOIウェーハとする、請求項1に記載の多層膜SOIウェーハの製造方法。
  3. 前記第1工程において、前記第2のSOIウェーハを、その外周領域が前記第2支持基板に至るまで減厚されており、さらに、前記第2活性層がウェーハ表面に平行な断面において円であり、かつ、前記第2活性層の表面の直径が前記第2のSOIウェーハの直径よりも小さいSOIウェーハとする、請求項1または2に記載の多層膜SOIウェーハの製造方法。
  4. 前記第4工程では、前記減厚により前記第2のSOIウェーハの外周領域に生じたシリコン残存部の少なくとも一部を、前記貼合せウェーハの外周から中心に向かって研削して除去した後に、前記第2支持基板と前記第2酸化膜とを除去する、請求項3に記載の多層膜SOIウェーハの製造方法。
  5. 前記第1工程では、前記第2活性層の表面の直径を前記第1活性層の表面の直径以下とする、請求項3または4に記載の多層膜SOIウェーハの製造方法。
  6. 前記第4工程では、研磨加工を行わない、請求項1〜5のいずれか一項に記載の多層膜SOIウェーハの製造方法。
  7. 支持基板の上に酸化膜、第1活性層、中間酸化膜、および第2活性層が積層された多層膜SOIウェーハであって、
    前記支持基板の外周領域上方に前記第1活性層が存在しないテラス部を有し、さらに前記第2活性層の面内の厚みばらつきが0.40μm以下であることを特徴とする多層膜SOIウェーハ。
  8. 前記第2活性層の端面には欠けや割れが無い、請求項7に記載の多層膜SOIウェーハ。
  9. 前記テラス部の表面には傷が無い、請求項7または8に記載の多層膜SOIウェーハ。
  10. 前記第2活性層の表面の直径が前記第1活性層の表面の直径以下である、請求項7〜9のいずれか一項に記載の多層膜SOIウェーハ。
  11. 前記第2活性層における有効エリアの面積が、前記第1活性層における有効エリアの面積以下である、請求項7〜10のいずれか一項に記載の多層膜SOIウェーハ。
JP2017081664A 2017-04-17 2017-04-17 多層膜soiウェーハの製造方法 Active JP6737224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017081664A JP6737224B2 (ja) 2017-04-17 2017-04-17 多層膜soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017081664A JP6737224B2 (ja) 2017-04-17 2017-04-17 多層膜soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2018182146A true JP2018182146A (ja) 2018-11-15
JP6737224B2 JP6737224B2 (ja) 2020-08-05

Family

ID=64277107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017081664A Active JP6737224B2 (ja) 2017-04-17 2017-04-17 多層膜soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6737224B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021020340A1 (ja) * 2019-07-31 2021-02-04 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
KR20210053147A (ko) * 2019-10-31 2021-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티 웨이퍼 적층을 위한 트림 월 보호 방법
CN113345833A (zh) * 2020-03-03 2021-09-03 韩商则舒穆公司 多层soi衬底的制造方法及多层soi衬底
US11152276B2 (en) 2019-10-31 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Trim wall protection method for multi-wafer stacking

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485827A (ja) * 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2005294828A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 集積回路構造及び形成方法(高移動度平面cmossoi)
JP2008535232A (ja) * 2005-03-29 2008-08-28 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 完全ハイブリッドsoi型多層構造
JP2011181919A (ja) * 2010-03-02 2011-09-15 Soitec Silicon On Insulator Technologies 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
JP2012164933A (ja) * 2011-02-09 2012-08-30 Shin Etsu Chem Co Ltd シリコン薄膜転写ウェーハの製造方法
JP2016004799A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 貼り合わせウェーハ形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485827A (ja) * 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2005294828A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 集積回路構造及び形成方法(高移動度平面cmossoi)
JP2008535232A (ja) * 2005-03-29 2008-08-28 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 完全ハイブリッドsoi型多層構造
JP2011181919A (ja) * 2010-03-02 2011-09-15 Soitec Silicon On Insulator Technologies 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
JP2012164933A (ja) * 2011-02-09 2012-08-30 Shin Etsu Chem Co Ltd シリコン薄膜転写ウェーハの製造方法
JP2016004799A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 貼り合わせウェーハ形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021020340A1 (ja) * 2019-07-31 2021-02-04 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
JP2021027062A (ja) * 2019-07-31 2021-02-22 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
TWI743893B (zh) * 2019-07-31 2021-10-21 日商環球晶圓日本股份有限公司 貼合晶圓以及使用了貼合晶圓的層疊晶圓的製造方法
JP7339056B2 (ja) 2019-07-31 2023-09-05 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
KR20210053147A (ko) * 2019-10-31 2021-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티 웨이퍼 적층을 위한 트림 월 보호 방법
US11152276B2 (en) 2019-10-31 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Trim wall protection method for multi-wafer stacking
KR102399736B1 (ko) * 2019-10-31 2022-05-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티 웨이퍼 적층을 위한 트림 월 보호 방법
US11715674B2 (en) 2019-10-31 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Trim wall protection method for multi-wafer stacking
CN113345833A (zh) * 2020-03-03 2021-09-03 韩商则舒穆公司 多层soi衬底的制造方法及多层soi衬底
KR20210111488A (ko) * 2020-03-03 2021-09-13 (주)더숨 멀티 soi 기판 제조 방법 및 멀티 soi 기판
KR102546554B1 (ko) * 2020-03-03 2023-06-23 주식회사 효산 멀티 soi 기판 제조 방법 및 멀티 soi 기판

Also Published As

Publication number Publication date
JP6737224B2 (ja) 2020-08-05

Similar Documents

Publication Publication Date Title
JP4839818B2 (ja) 貼り合わせ基板の製造方法
TWI462834B (zh) 利用熱機械效應製作經調節之多層構造之方法
TWI588914B (zh) Transparent SOI wafer manufacturing method
JP6737224B2 (ja) 多層膜soiウェーハの製造方法
JP6168143B2 (ja) ハイブリッド基板の製造方法
JP5521582B2 (ja) 貼り合わせウェーハの製造方法
JP2007214256A (ja) Soiウェーハ
JP2010263084A (ja) Soiウェーハの製造方法
US10559471B2 (en) Method of manufacturing bonded wafer
KR20100015877A (ko) Soi 기판의 제조 방법 및 soi기판
JP6729471B2 (ja) 多層膜soiウェーハの製造方法および多層膜soiウェーハ
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP2011071283A (ja) 貼合せsoiウェーハ及びその製造方法
JP6696473B2 (ja) 多層膜soiウェーハ及びその製造方法
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
JP2006100406A (ja) Soiウェーハの製造方法
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
JPH0677311A (ja) 半導体基板の製造方法
JP2024052878A (ja) Soiウェーハ
JP2009176918A (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200629

R150 Certificate of patent or registration of utility model

Ref document number: 6737224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250