JP2006100406A

JP2006100406A - Ｓｏｉウェーハの製造方法

Info

Publication number: JP2006100406A
Application number: JP2004282267A
Authority: JP
Inventors: Kenji Inoue; 健次井上
Original assignee: Toshiba Ceramics Co Ltd
Current assignee: Coorstek KK
Priority date: 2004-09-28
Filing date: 2004-09-28
Publication date: 2006-04-13

Abstract

【課題】活性層厚さの面内均一化を図ることができ、工程歩留を向上することができるＳＯＩウェーハの製造方法を提供する。
【解決手段】直径１５０ｍｍの素子基板と支持基板をそれぞれ用意し、素子基板に、ウエット酸化を施し、厚さ１μｍの酸化膜を形成させ、酸化膜を形成した素子基板の研磨面側と、支持基板の研磨面とを重ね合わせて密着させて、密着させた接合基板を１０００℃の高温下で熱処理を施して重ね合わせた面の接合力を強化させた。その後、直径１２５ｍｍまで径小化させ、フッ酸処理して熱処理時に形成された酸化膜を除去した後に、表面を研削、１次研磨を施し、接合基板の端面部（最外周部）から２ｍｍの範囲（領域）の外周部に外周ダレを発生させた後、再度、面取り加工により、直径１００ｍｍまで、径小化させ、最後に、２次研磨、及び、仕上げ研磨を行い、ＳＯＩウェーハを作成した。
【選択図】図１

Description

本発明はＳＯＩウェーハの製造方法に関し、特に、活性層厚さを面内で均一に形成することができる厚膜ＳＯＩウェーハの製造方法に関する。

ＳＯＩ（Silicon on Insulator）ウェーハは、半導体素子形成領域である活性層の直下に絶縁膜を配した構造をもつウェーハで、主に、省電力・高速デバイス用基板として注目されている。

通常、このようなＳＯＩウェーハは、表面活性層厚さが数十Å〜数μｍ程度の薄膜ウェーハと、数μｍ〜数百μｍ程度の厚膜ＳＯＩウェーハに分類される。このうち、いわゆる厚膜ＳＯＩウェーハは、バイポーラデバイスやパワーデバイス用として極めて有用に利用されている。

ＳＯＩウェーハの製造においては、高ド−ズの酸素イオンをイオン注入し、続いて高温の熱処理を施して連続な酸化膜をウェーハ内に形成するＳＩＭＯＸ(Separation by implanted oxygen)法と、水素イオンなどの軽元素をイオン注入して、ウェーハ内部に微小気泡層を形成させて、その気泡層から剥離するスマートカット法と、基板同士を重ね合わせて熱処理を行うことで接合する接着法の三種類の技術が広く研究されている。

これらの技術はそれぞれ長所と短所が存在する。ＳＩＭＯＸ法では、比較的簡便にＳＯＩ基板を得ることができるが、高ドーズの酸素イオンを活性層側から注入するため、活性層に結晶欠陥が残留してしまい、また、酸素イオンを注入して酸化膜を形成できる深さは数μｍ程度であり、厚膜ＳＯＩウェーハの製造には適さない。また、スマートカット法は、活性層厚さを面内で高精度に均一に形成させることができるが、気泡層を形成できる深さは１〜２μｍ程度であり、これも厚膜ＳＯＩウェーハの製造には適さない。

接着法は、活性層となる素子基板と、活性層を支持する支持基板とを酸化膜を介して接合して、素子基板を所望の厚さまで除去する方法である。このため、活性層の厚さを自由にコントロールできるため厚膜ＳＯＩウェーハの製造に好適に用いることができる。しかし、活性層の厚さバラツキは、支持基板の平坦度と、かつ、素子基板を所望の厚さまで除去する際の加工精度との２要素に起因するため、接着法では、活性層厚さを面内で均一に形成させることが難しいという技術的課題を有している。

近年、ウェーハの平坦度を矯正、修正し、最終形態とする最終工程は研磨工程とされている。この研磨工程は、一般的には、３段研磨で行われている。すなわち、１次研磨は、ウレタン等の硬質研磨布を用いて研磨を行うことで、前工程（エッチング、研削等）での平坦度を修正する。２次研磨ではスエード等の軟質な研磨布を用いて、１次研磨で鏡面化した研磨面の粗さを修正する。最後に仕上げ研磨では、ヘイズを修正し、パーティクル等を除去している。

上述した１次研磨は、その研磨方法の性質上、ウェーハの外周部（詳しくは、ウェーハにベベル部が形成されている場合はその端面部）から１〜３ｍｍ付近に外周ダレ（研磨ダレともいう）と呼ばれる平坦度の悪化部分が形成されてしまう。このような外周ダレを防止するために、研磨布の硬質化、リテーナリングの設置等さまざまな技術が開発されているが、外周ダレを完全に発生させずに１次研磨を行うことは、現状では困難である。そのため、ＳＯＩウェーハ製造時における１次研磨での外周ダレの発生は、活性層厚さの面内均一性を悪化させる要因となっている。

また、素子基板と支持基板とを密着させて接合させると、基板外周部には未接着部が発生する。現状では、上述したように接合前の素子基板と支持基板に外周ダレが発生しているため、接合後の外周部における未接着部の発生は避けることができず、一般的に公知な技術である外周研削、又は、面取り加工等により径小加工を施すことで除去される。ここで、外周研削とは、例えば、図３で示すような平面砥石５を用いて、被加工物６の外周全体を研削除去する場合の技術であり、面取り加工とは、例えば、図４に示すようなＴ砥石７を用いてテーパー部８と、端面部９を形成しつつ被加工物６の径小化が可能な技術である。

これらの加工によって外周部の未接着部を完全に除去したとしても、未接着部の内側近傍には、現状の評価技術では確認することが出来ない弱接着部が存在する。これらの弱接着部が存在すると、後の加工工程（研削、研磨等）で活性層の外周部の剥がれを発生させてしまい、工程歩留を大きく低下させる要因となっている。

近年、バイポーラデバイスやパワーデバイスの高精度化により、厚膜ＳＯＩウェーハにおける活性層の厚さの均一化、高平坦度化が要求されており、様々な技術が提案されている。

例えば、支持基板となる半導体ウェーハをラッピング処理、全面エッチング処理したのち、少なくとも貼り合わせ面を平面研削して研削による加工歪を除去し、かつ平坦化し、その研削面をスピンエッチングと研磨とを行って支持基板を得る。支持基板の貼り合わせ面に、表面に酸化膜が形成された活性基板を貼り合わせて接合基板にし、接合基板の活性基板側の面を平面研削し、平面研削されたＳＯＩ層をスピンエッチングして、平面研削により生じた加工歪層を除去し、スピンエッチングされたＳＯＩ層のおもて面を研磨するＳＯＩ基板の製造方法が開示されている（例えば、特許文献１参照）。

また、活性層用ウェーハの外周部の研磨ダレを抑制し、ウェーハの平坦度を高める方法として、張り合わせＳＯＩ基板の活性層用ウェーハの外周面をシリコン酸化膜で覆うことで、例えばバッチ式の面研磨装置を用いた研磨の場合でも、活性層用ウェーハの外周面を被覆した硬いシリコン酸化膜の存在によって、ウェーハ外周部の研磨ダレが抑制される製造方法が開示されている（例えば、特許文献２参照）
さらに、活性層の表面を研磨した後、活性層の全域の厚さを決定し、その厚さデータを活性層の部分的なエッチング量にフィードバックし、活性層をプラズマエッチングする製造方法が提供されている（例えば、特許文献３参照）。
特開２０００−１３８３６０号公報特開２００１−３１３３８０号公報特開２００４−２３５４７８号公報

しかしながら、特許文献１に開示された発明では、支持基板と接合基板の製造を、平面研削、スピンエッチング、研磨という同一の工程で行うことを特徴としているが、最終工程となる研磨工程では、研磨布の目詰まり、研磨剤の特性の変動等により研磨後の得られる形状にバラツキが生じるため、研磨布、研磨剤等の使用回数の制限、管理等を十分に行わなければならなく、活性層厚さの面内均一性を高めるには限界があった。

さらに、特許文献２に開示された発明では、外周面をシリコン酸化膜により被膜することで研磨ダレは防止できるが、逆に、外周部の研磨が進行しないため、外周部が反り立つ形状となるため、研磨でのより煩雑な管理を必要とし、活性層厚さの面内均一性を高めるには限界があった。

さらに、特許文献３に開示された発明では、プラズマエッチングを行うという点において活性層厚さの面内均一性を向上させることが可能であるが、金属不純物等の汚染が避けられず、活性層の結晶特性に不具合が生じる可能性があった。

さらに、特許文献１から３に開示された発明においては、加工工程での研削、研磨等で発生する弱接着部の存在による活性層の外周部の剥がれを改善するという点については記載もされておらず、示唆もされていない。

本発明の目的は、上記技術的課題、問題点を解決し、活性層厚さの面内均一化を図ることができ、工程歩留を向上することができるＳＯＩウェーハの製造方法を提供することにある。

本発明の一態様によれば、半導体素子形成領域である活性層の形成に用いられる素子基板と、前記活性層を支持するための支持基板とを酸化膜を介して接合させて接合基板とする工程と、前記接合基板の外周を加工して、前記接合基板を径小化する工程と、前記接合基板の素子基板を所望の厚さまで研削除去する工程と、前記接合基板の外周を面取りする工程と、前記研削除去面を所望の厚さまで１次研磨する第１研磨工程と、前記１次研磨された接合基板を再度、径小化する工程と、前記再度径小化した接合基板の１次研磨面を研磨する第２研磨工程とを含むことを特徴とするＳＯＩウェーハの製造方法が提供される。

また、本発明の別の一態様によれば、前記接合基板を径小化する工程は、前記接合基板の外周に存在する未接着部を除去することをも含むことを特徴とするＳＯＩウェーハの製造方法が提供される。

また、本発明の別の一態様によれば、前記第１研磨工程では、前記接合基板の最外周部から２ｍｍ〜３ｍｍの領域に外周ダレを発生させることを特徴とする特徴とするＳＯＩウェーハの製造方法が提供される。

本発明によれば、ＳＯＩウェーハの製造において、活性層厚さの面内均一化を図ることができ、工程歩留を向上することができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

図１は、本発明に関わる実施形態を示す製造工程フロー図を、図２は、図１における製造工程フロー図のうち、（ｄ）、（ｅ）に係る部分を拡大した概念図をそれぞれ示す。

図１に示すように、最初に片面が鏡面である素子基板１と、支持基板２を準備する（図１（ａ））。素子基板１は、半導体デバイスの用途に応じて比抵抗、不純物濃度、タイプ、結晶方位等があらかじめ決められたものである。これらのウェーハの製造にあたっては、公知の方法が用いられる。例えば、チョクラルスキー法により育成されたインゴットをウェーハ状に切断して、両面をラッピング処理させて厚さが均一になるように平坦化させた後、酸エッチング、アルカリエッチング、研削等を行い、ラッピングでの加工歪みを除去したのちに、片面を研磨して、鏡面ウェーハとする。

次に、素子基板１に、所望の厚さの酸化膜３を形成し（図１（ｂ））、酸化膜３を介して素子基板１と、支持基板２の研磨面同士を、公知の方法により重ね合わせて密着させる。その後、１０００℃以上の高温下で熱処理を施すことで、重ね合わせた面の接合力を強化させて、接合基板とする（図１（ｃ））。

次に、接合基板の外周部に存在する未接着部を外周研削して径小化させた後、さらに、半導体素子形成のための活性層となる素子基板１を所望の厚さまで研削除去し、その後、表面研削した面の割れ、欠け等を防止するため、外周部の面取り加工を行い、ベベル面を形成する（図１（ｄ）、図２（ａ））。

次に、研削除去した面を半導体素子の用途に応じた所望の厚さまで１次研磨を行う（以下、これを第１研磨工程という）（図１（ｅ））。この第１研磨工程を実施する際に、図２（ｂ）に示すように研磨した上記接合基板の端面部（以下、端面部を最外周部という）から２ｍｍ〜３ｍｍの範囲（領域）の外周部に外周ダレ４を発生させることが好ましい。この外周ダレ４を発生させる手段は、例えば、リテナーリングを使用しない、軟質なスエードタイプの研磨布を用いる、あるいは、高アルカリの研磨剤を使用する等により容易に形成することができる。なお、外周ダレ発生部が最外周部から２ｍｍ未満の場合は、次工程の径小加工において砥石とベベル部が接触する際に大きい応力が外周部にかかり、活性層のカケ、局部的な剥離等を誘発して歩留が低下してしまうため好ましくない。また、外周ダレ発生部が最外周部から３ｍｍを超えるように研磨するには、大幅な研磨条件の変更を必要とするため、外周ダレ４のみならず接合基板全体の平坦度を悪化させることになり、活性層厚さの面内均一化を図ることが出来ない。

次に、第１研磨工程終了後、再び、接合基板を径小化させる。なお、再度、径小化させる場合は、面取り加工で行うことが好ましい。再度、径小化させる場合に、外周研削を用いても品質的には特に問題は無いが、外周研削後、必ず、面取り加工を施す必要があり、工程数が増加してしまうからである。

最後に、１次研磨を行った研磨面に対して、２次研磨、仕上げ研磨を行うことで活性層厚さの面内均一性が高く、かつ、流動中の活性層側の剥離等も発生せず、高い工程歩留でＳＯＩウェーハを製造することができる。なお、ここで行う２次研磨、及び、仕上げ研磨は、研磨面が所望の表面粗さを得ることができるならば、２次研磨を行わず、仕上げ研磨のみを行っても良い（以下、２次研磨及び仕上げ研磨、又は、仕上げ研磨のみを、総称して第２研磨工程と称する）。

（実施例１）
面方位（１００）、抵抗率２０Ωｃｍ、Ｎ型、直径１５０ｍｍの片面が研磨されたウェーハ１００枚を素子基板として、面方位（１００）、抵抗率１〜１００００Ωｃｍ、Ｎ型、直径１５０ｍｍ、ウェーハ裏面を基準面として厚み方向に測定した高さのウェーハ全面における最大値と最小値の差であるTotal Thickness Variation（以下、ＴＴＶという）が２．０μｍ以下の同じく片面が研磨されたウェーハ１００枚を支持基板としてそれぞれ用意した。次に、素子基板表面に、ウエット酸化を施し、厚さ１μｍの酸化膜を形成した。

次に、酸化膜を形成した素子基板の研磨面側と、支持基板の研磨面とを重ね合わせて密着させて接合基板とし、密着させた接合基板を１０００℃の高温下で熱処理を施して重ね合わせた面の接合力を強化させた。その後、外周部の未接着部を除去するために外周研削を行い、接合基板を、直径１２５ｍｍまで径小化させた。次に、径小化させた接合基板をフッ酸処理して熱処理時に形成された酸化膜を除去した後に、素子基板を表面研削し、酸化膜上に厚さ３０μｍの素子基板部（活性層）を残すように研削除去した。次に、外周部の面取り加工を行った後、研削除去面をスエードタイプの研磨布に押し付けて、研磨剤を供給しながら面圧２００ｇ／ｃｍ^２にて、１次研磨を行い、最外周部から２ｍｍの領域に外周ダレを発生させた（研磨取代２０μｍ）。

なお、ここで記したＴＴＶの測定、外周ダレの評価は、ＡＤＥ９３００を用いている。外周ダレの評価については、詳しくは、ＦＱＡ（Fixed Quality Area；ウェーハ有効領域）の設定値を変えることで評価を行っている。

続いて、外周ダレを発生させた接合基板の面取り加工を行い、直径１００ｍｍまで再度、径小化させた。最後に、１次研磨を行った研磨面に２次研磨、及び、仕上げ研磨（合計取代１μｍ未満）を行って、直径１００ｍｍのＳＯＩウェーハを１００枚作成した。

作成したＳＯＩウェーハの活性層厚さバラツキΔＸｉ（フーリエ変換赤外分光光度計（ＦＴ−ＩＲ）にて面内５点測定：オリフラを下にして中心１点、上下左右９０度方向、最外周部より５ｍｍの位置４点、計５点の交差）を求め、加えて、平坦度（ＡＤＥ９３００によりＴＴＶを測定）、外観不良率（蛍光灯下、及び斜光灯目視により活性層側の外周部剥離等の発生率）をそれぞれ評価した。

（実施例２）
１次研磨において、面圧２５０ｇ／ｃｍ^２で、１次研磨を行って最外周部から３ｍｍの領域に外周ダレを発生させた以外は、実施例１と同様な方法でＳＯＩウェーハを１００枚作成し、活性層厚さバラツキΔＸｉ、平坦度（ＴＴＶ）、外観不良率をそれぞれ評価した。

（比較例１）
１次研磨において研磨布としてウレタンパットを用い、面圧を１００ｇ／ｃｍ^２にて、１次研磨を行い、最外周部から１ｍｍの領域に外周ダレを発生させた以外は、実施例１と同様な方法でＳＯＩウェーハを１００枚作成し、活性層厚さバラツキΔＸｉ、平坦度（ＴＴＶ）、外観不良率をそれぞれ評価した。

（比較例２）
面方位（１００）、抵抗率２０Ωｃｍ、Ｎ型、直径１２５ｍｍの片面が研磨されたウェーハ１００枚を素子基板として、面方位（１００）、抵抗率１〜１００００Ωｃｍ、Ｎ型、直径１２５ｍｍの同じく片面が研磨されたＴＴＶが２．０μｍ以下のウェーハ１００枚を支持基板としてそれぞれ用意した。次に、素子基板に、ウエット酸化を施し、厚さ１μｍの酸化膜を形成させた。次に、酸化膜を形成した素子基板の研磨面側と、支持基板の研磨面とを重ね合わせて密着させて接合基板とし、密着させた接合基板を１０００℃の高温下で熱処理を施して重ね合わせた面の接合力を強化させた。その後、外周部の未接着部を除去するために外周研削を行い、接合基板を直径１００ｍｍまで径小化させた。次に、径小化させた接合基板をフッ酸処理して熱処理時に形成された酸化膜を除去した後に、素子基板側を表面研削し、酸化膜上に厚さ３０μｍの素子基板部（活性層）を残すように研削除去した。次に、外周部の面取り加工を行った後、研削面をウレタンパッドの研磨布に押し付けて、研磨剤を供給しながら面圧１００ｇ／ｃｍ^２にて１次研磨を行った（研磨取代２０μｍ）。その後、再度、径小加工を行わないで１次研磨を行った研磨面に２次研磨、及び、仕上げ研磨（合計取代１μｍ未満）を行い、直径１００ｍｍのＳＯＩウェーハを１００枚作成した。

作成したＳＯＩウェーハを、実施例１と同様に活性層厚さバラツキΔＸｉ、平坦度（ＴＴＶ）、外観不良率をそれぞれ評価した。

実施例、及び、比較例の評価結果を表１に示す。

表１に示すように、実施例１、２では、比較例１と比べて、１次研磨後の外周ダレを最外周部から２ｍｍ〜３ｍｍの領域に発生させることで、再度、径小化する際に発生する欠け、割れ等の発生を防止できる。更に、弱接着部の存在による２次研磨、仕上げ研磨での活性層の外周剥がれ不良が減少し、製造歩留が向上する。さらに、比較例２と比べても、活性層厚さバラツキが向上するため、活性層厚さの面内均一化を図ることができると共に、弱接着部の存在による２次研磨、仕上げ研磨時の活性層の外周剥がれ不良が減少するため、同様に、製品歩留が向上する。

なお、本発明は上記した実施の形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。

本発明の実施形態に係るＳＯＩウェーハの製造方法を示す工程フロー図。図１の製造工程フローのうち、（ｅ）、（ｆ）に係る部分を拡大した概念図。一般的な外周研削を説明するための概念図。一般的な面取り加工を説明する概略図。

符号の説明

１・・・素子基板、２・・・支持基板、３・・・酸化膜、４・・・外周ダレ、
５・・・平面砥石、６・・・被加工物、７・・・Ｔ砥石、８・・・テーパー部、
９、α・・・端面部（最外周部）。

Claims

半導体素子形成領域である活性層の形成に用いられる素子基板と、
前記活性層を支持するための支持基板とを酸化膜を介して接合させて接合基板とする工程と、
前記接合基板の外周を加工して、前記接合基板を径小化する工程と、
前記接合基板の素子基板を所望の厚さまで研削除去する工程と、
前記接合基板の外周を面取りする工程と、
前記研削除去面を所望の厚さまで１次研磨する第１研磨工程と、
前記１次研磨された接合基板を再度、径小化する工程と、
前記再度径小化した接合基板の１次研磨面を研磨する第２研磨工程とを含むことを特徴とするＳＯＩウェーハの製造方法。
前記接合基板を径小化する工程は、前記接合基板の外周に存在する未接着部を除去することをも含むことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
前記第１研磨工程では、前記接合基板の最外周部から２ｍｍ〜３ｍｍの領域に外周ダレを発生させることを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
前記ＳＯＩウェーハは、厚膜ＳＯＩウェーハであることを特徴とする請求項１乃至３のいずれか１項記載のＳＯＩウェーハの製造方法。