TWI588914B - Transparent SOI wafer manufacturing method - Google Patents

Transparent SOI wafer manufacturing method Download PDF

Info

Publication number
TWI588914B
TWI588914B TW101138086A TW101138086A TWI588914B TW I588914 B TWI588914 B TW I588914B TW 101138086 A TW101138086 A TW 101138086A TW 101138086 A TW101138086 A TW 101138086A TW I588914 B TWI588914 B TW I588914B
Authority
TW
Taiwan
Prior art keywords
wafer
transparent
heat treatment
tantalum
bonded
Prior art date
Application number
TW101138086A
Other languages
English (en)
Other versions
TW201334087A (zh
Inventor
秋山昌次
永田和寿
Original Assignee
信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化學工業股份有限公司 filed Critical 信越化學工業股份有限公司
Publication of TW201334087A publication Critical patent/TW201334087A/zh
Application granted granted Critical
Publication of TWI588914B publication Critical patent/TWI588914B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Description

透明SOI晶圓之製造方法
本發明係關於透明SOI(絕緣層上覆矽，Silicon on Insulator)晶圓之製造方法。
為降低寄生電容，實現裝置之高速化，已廣泛使用SOI晶圓。該SOI晶圓中，如SOQ(石英上覆矽，Silicon on Quartz)及SOS(藍寶石上覆矽，Silicon on Sapphire)之處理晶圓(handle wafer)作為以絕緣透明晶圓構成之晶圓而受到矚目。
SOQ晶圓於活用石英之高透明性之光電關係，或活用低的介電損失而被期待於高頻裝置之應用。且，SOS晶圓由於處理晶圓係以藍寶石構成，故除了高透明性與低介電損失以外，亦具有石英無法獲得之高熱傳導率，故被期待於伴隨發熱之高頻裝置之應用。
至於於處理晶圓上層合矽薄膜之方法，已開發出使矽層異質磊晶成長(heteroepitaxial)於R面之藍寶石上之方法，使非單結晶矽於玻璃上成長，隨後藉由雷射退火等提高結晶性之CG(連續粒界結晶，Continuous Grain)矽等。然而，為了在處理晶圓上層合具有高品質之單結晶矽，理想上係貼合整塊之矽晶圓與處理晶圓，且藉由剝離矽晶圓之一部分而轉印於處理晶圓上之方法而形成矽薄膜。經轉印之矽膜較薄(例如未達500nm)時，藉由應用氫離 子注入之方法，可剝離、轉印矽薄膜(專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2009/116664號
然而，轉印之矽膜較厚(例如大於1μm)時，除應用古典貼合、背面研削法(Bond&Etchback)以外沒有其他方法。為使離子較深地注入，必須提高離子衝撞時之加速電壓。因此，藉由提高加速電壓撞擊離子，而有於矽膜表面造成損傷之虞。
該貼合、背面研削法係在貼合兩片晶圓(供體晶圓、處理晶圓)後，藉由進行熱處理而提高結合強度，隨後藉由研削、研磨供體晶圓背面藉此使供體晶圓薄膜化，整飾成期望厚度之矽薄膜之方法。貼合兩片晶圓時，距離晶圓周邊數mm發生無法貼合之區域(周邊除外區域：Edge exclusion)。此係藉由對晶圓施以稱為倒角加工之處理，而使晶圓邊角成為圓角所產生者。
圖6為表示以單純之薄膜化製程之切屑(chipping)產生之概念圖。貼合兩片晶圓(供體晶圓102、處理晶圓101)(圖6(A))，隨後進行熱處理，將供體晶圓102研削、研磨至數μm時(圖6(B))，由於供體晶圓之周 邊剖面102a之角度α成為銳角，故頻頻發生稱為切屑之缺損102b(圖6(C))。為防止此現象，本發明人發現如圖1所示般，預先以機械削取週邊(圖1(A))，或藉由藥品去除(圖1(B))之方法。然而，該方法在熱膨脹係數不同之晶圓間無法採用。在供體晶圓與處理晶圓之各膨脹係數大幅不同之SOQ晶圓及SOS晶圓之情況下，貼合矽晶圓與石英(玻璃)或藍寶石後進行熱處理時，由於熱膨脹係數之差異，使貼合之晶圓破損。因此，在貼合階段難以進行充分之熱處理。其原因為僅在進行該不充分熱處理之階段藉機械或化學性去除晶圓之周邊時，由於接合強度不足，故會去除至不應去除之部分。
本發明係鑑於上述情況而完成者，而提供一種可抑制晶圓破損及切屑產生之透明SOI晶圓之製造方法。
為解決上述課題，本發明人發現對於可見光線而活用SOQ晶圓及SOS晶圓之透明性之方法。
亦即，本發明提供一種透明SOI晶圓之製造方法，該透明SOI晶圓係由至少包含下列步驟之方法獲得：使用矽晶圓作為供體晶圓，使前述矽晶圓之表面與透明處理晶圓之表面貼合而獲得貼合晶圓之步驟，對前述貼合之晶圓施以150~300℃之第1熱處理之步驟，自施以前述熱處理之貼合晶圓之矽晶圓側，以使入射光與該矽晶圓之徑方向所成之角度成60~90°之方式，對由前述之貼合步驟貼合之 面部分與未貼合之面部份之交界照射可見光雷射，而切斷前述未貼合部份之步驟，對前述切斷後之貼合晶圓之矽晶圓施以研削、研磨或蝕刻處理而製作矽薄膜之步驟，對前述矽薄膜之製作後之貼合晶圓施以成為比第1熱處理更高溫度之300~500℃之第2熱處理之步驟。
依據本發明之透明SOI晶圓之製造方法，可抑制晶圓之破損及切屑發生。
本發明中使用之透明處理晶圓可例舉較好為由石英、玻璃、或藍寶石之任一種材料所成者。又，透明處理晶圓較好在後述之貼合步驟之前預先進行RCA洗淨等之洗淨。
本發明中使用之供體晶圓列舉為單結晶矽晶圓，例如，以柴式長晶法(Czochraski method)育成之一般市售者，其導電型或比電阻率等之電特性值或結晶方位或結晶徑宜依存於以本發明之方法製造之透明SOI晶圓所提供之裝置之設計值或製程或製造之裝置之顯示面積等適當選擇。
矽晶圓之厚度宜依存於後述之矽薄膜之期望厚度而適當選擇，並無特別限制。例如於6英吋晶圓為550~650μm，於8英吋晶圓為650~750μm者容易取得，處理上也容易。
較好，對矽晶圓之周邊部進行倒角，或使矽晶圓之直徑比透明處理晶圓之直徑大。該情況下，貼合之晶圓中距離晶圓周邊數mm產生未貼合部分(周邊除外區域)。倒角方法為C倒角、R倒角等。
以下針對本發明之透明SOI晶圓之製造方法，參照圖2及圖3加以說明，但本發明並不限於該等。
(第1實施形態)
圖2為顯示透明SOI晶圓之製造方法之步驟之一例之圖。
首先，如圖2(A)所示，準備透明處理晶圓11與作為供體晶圓之矽晶圓12。接著，如圖2(B)所示，貼合矽晶圓12之表面12s與透明處理晶圓11之表面11s，獲得貼合晶圓13。
亦可視需要，使用於表面12s或表面全體上形成氧化膜之矽晶圓作為供體晶圓。氧化膜一般可藉熱氧化法形成。一般係在氧環境或水蒸氣環境中，於常壓下，在800~1100℃經熱處理獲得者。氧化膜之厚度較好為50~500nm。此理由為若太薄，則氧化膜厚難以控制，且太厚時會過度耗費時間之故。
此處，在貼合之前，亦可於矽晶圓12、透明處理晶圓11中之一者或二者之表面上施以表面活性化處理。藉由該表面活性化處理可提高剛貼合後之貼合晶圓之接合強度。
表面活性化處理較好進行臭氧水處理、UV臭氧處理、離子束處理、或電漿處理中之至少一種處理。
以電漿進行處理時，例如在腔室中載置已進行RCA洗淨等之洗淨之矽晶圓及/或透明處理晶圓，在減壓下導入電漿用氣體後，於100W左右之高頻電漿中暴露5~10秒左右，使表面經電漿處理。作為電漿用氣體，在處理矽晶圓時，於使表面氧化之情況為氧氣之電漿，於不氧化之情況可使用氫氣、氬氣、氮氣或該等之混合氣體或氫氣與氦氣之混合氣體。處理透明處理晶圓時可為任一種氣體。藉由以電漿處理，使矽晶圓及/或透明處理晶圓之表面之有機物經氧化而去除，進而增加表面之OH基並活性化。
以臭氧水處理時，可藉由例如將晶圓浸漬於以10mg/L左右溶存臭氧之純水中而實現。
以UV臭氧處理時，可藉由對臭氧氣體、或自大氣生成之臭氧氣體照射UV光(例如，波長185nm)而進行。
以離子束處理時，藉由例如如濺鍍法般以氬氣等之惰性氣體之束，於高度真空下處理晶圓之表面，使表面之未結合鍵露出，而可增加鍵結力。
藉臭氧水處理或UV臭氧處理等，係藉由臭氧使矽晶圓或透明處理晶圓表面之有機物分解，增加表面之OH基而進行活性化。另一方面，離子束處理或電漿處理等係藉由使晶圓表面之反應性高的未結合鍵(懸空鍵(dangling bond))露出，或者對該未結合鍵賦予OH基而進行活性化。
表面活性化可藉由觀察親水性程度(潤濕性)予以確認。具體而言，可於晶圓表面滴加水，測定其接觸角(Contact angle)而簡便地測定。
接著，如圖2(C)所示，對貼合之晶圓13施以150~300℃之第1熱處理H1。例如，使用石英或玻璃作為透明處理晶圓11時，較好施以150~300℃之第1熱處理H1，使用藍寶石作為透明處理晶圓11時，較好施以150~250℃之第1熱處理H1。且，熱處理時間係依據熱處理溫度及材料而決定，較好自1~48小時之範圍加以選擇。據此，藉由熱處理所貼合之晶圓13，可提高矽晶圓12與透明處理晶圓11之貼合強度。又，若為於該等溫度之熱處理，則發生起因於異種材料之熱膨脹係數之差異導致之熱變形、破裂、剝離等之顧慮較少。又，該階段中進行後述之研削等雖可達成充分強度，但作為透明SOI晶圓之強度仍不足。
熱處理步驟較好在氬氣、氮氣、氦氣、或該等之混合氣體存在下進行。
接著，如圖2(D)所示，自施以熱處理之貼合晶圓之矽晶圓側，以使入射光與該矽晶圓之徑方向所成之角度成為60~90°之方式，對由前述貼合步驟所貼合之面部分14與未貼合之面部分15a之交界16照射可見光雷射L，而切斷未貼合之部分15(步驟d-1-i)。
圖3為貼合之晶圓之上視圖。如圖3所示，自施以熱處理之貼合晶圓之矽晶圓側，以使入射光與該矽晶圓之徑 方向所成之角度θ，亦即，使入射光與矽晶圓之交點與矽晶圓之中心C連成之線與入射光所成之角度θ成為60~90°之方式，對由前述之貼合步驟貼合之面部分14與未貼合之面部分15a之交界16照射可見光雷射L，而切斷未貼合部份15。依據該方法，切斷矽晶圓之未貼合部分15後，即使可見光雷射L到達底層的透明處理晶圓11時，亦無對透明處理晶圓11導入損傷等之顧慮。
可見光雷射較好為綠光雷射，例如SHG-YAG雷射(λ=515nm)。
照射可見光雷射之角度係入射光與矽晶圓之徑方向所成之角度θ為60~90°。其原因係不容易產生如圖6(B)所示之矽晶圓之周邊剖面102a之角度α成為鈍角之稱為切屑之缺損之故。θ較好為90°，亦即入射光相對於貼合之面為垂直。其原因為若為此種角度，則於透明處理晶圓上形成之矽薄膜之直徑與自透明處理晶圓之距離無關而成為一定之故。
接著，藉由對切斷後之貼合晶圓之矽晶圓12施以研削、研磨或蝕刻處理而製作矽薄膜12B(步驟d-1-ii)。如上述般於切斷未貼合部分15後，藉由進行如此處理，可防止切屑之發生。研削、研磨或蝕刻處理係進行至成為矽薄膜之期望厚度，例如20μm以下左右為止。
接著，如圖2(E)所示，對具備矽薄膜12B之貼合晶圓17施以較好300~500℃之第2熱處理H2。例如，使用石英或玻璃作為透明處理晶圓11時，較好施以 350~500℃之第2熱處理，使用藍寶石作為透明處理晶圓11時，較好施以300~500℃之第2熱處理H2。第2熱處理H2之溫度可為比第1熱處理H1高之溫度。較好，第2熱處理H2之溫度比第1熱處理H1之溫度高150~250℃。於該階段，由於矽薄膜12B充分薄，故即使施以此第2熱處理H2，亦無於矽薄膜12B上產生破裂等之顧慮。
藉由以上步驟，如圖2(F)所示，可獲得透明SOI晶圓18。
如以上說明，依據第一實施形態，可抑制切屑之發生。
(第二實施形態)
圖2(A)~(C)係與第一實施形態相同。與第一實施形態同樣，準備透明處理晶圓11與作為供體晶圓之矽晶圓12(圖2(A))，貼合矽晶圓12之表面12s與透明處理晶圓11之表面11s，獲得貼合晶圓13(圖2(B))，對貼合晶圓13施以熱處理H1(圖2(C))。
接著，如圖2(D)所示，以使貼合晶圓13之矽晶圓12之厚度較好成為100μm以上之方式，對該矽晶圓12施以研削、研磨或蝕刻處理(步驟d-2-i)。若為如此之矽晶圓厚度，則即使存在銳角α亦不會發生切屑。
接著，自施以研削、研磨或石刻處理之貼合晶圓之矽晶圓側，以使入射光與該矽晶圓之徑方向所成之角度成60~90°之方式，對藉貼合步驟貼合之面部分24與未貼合 之面部分25a之交界26照射可見光雷射L，而切斷未貼合部分25(步驟d-2-ii)。依據此方法，切斷矽晶圓之未貼合部分25後，即使可見光雷射L到達底層的透明處理晶圓11時，亦無對透明處理晶圓11導入損傷等之顧慮。
接著，以使切斷後之貼合晶圓之矽晶圓12之厚度成為20μm以下之方式，對該矽晶圓12施以研削、研磨或蝕刻處理，而製作矽薄膜22B(步驟d-2-iii)。如上述般切斷未貼合之部分25後，藉由進行此處理，可防止切屑之發生。
接著，與第一實施形態同樣，如圖2(E)所示，對具備矽薄膜22B之貼合晶圓27施以較好300~500℃之第2熱處理H2。例如，使用石英或玻璃作為透明處理晶圓11時，較好施以350~500℃之第2熱處理H2，使用藍寶石作為透明處理晶圓11時，較好施以300~500℃之第2熱處理H2。第2熱處理H2之溫度可為比第1熱處理H1高之溫度。較好，第2熱處理H2之溫度比第1熱處理H1之溫度高150~250℃。於該階段，由於矽薄膜22B充分薄，故即使施以此第2熱處理H2，亦無於矽薄膜22B上產生破裂等之顧慮。
藉由以上之步驟，如圖2(F)所示，可獲得透明SOI晶圓28。
如以上說明，依據第二實施形態，可抑制切屑之發生。
又，即使矽晶圓與透明處理晶圓之直徑大小不同時， 仍可與上述之第一實施形態及第二實施形態同樣地，製造透明SOI晶圓。
[實施例]
以下列示實施例、比較例具體說明本發明，但本發明並不限於該等。
(實施例1)
貼合直徑150mm、厚度625μm之矽晶圓及與該矽晶圓相同尺寸之石英晶圓，在200℃施以24小時之熱處理。接著，進行研削、研磨直至所得貼合晶圓之矽晶圓厚度成為200μm為止。隨後，對以貼合步驟貼合之面部分與未貼合之面部份之交界處照射綠光雷射(SHG-YAG雷射：λ=515nm)，垂直切斷未貼合之部分。隨後，進行研削、研磨直至矽晶圓之厚度成為20μm為止，獲得透明SOI晶圓。
於所得透明SOI晶圓之周邊未觀察到缺損。隨後，在500℃施以6小時之熱處理，未觀察到缺損。
(實施例2)
貼合直徑150mm、厚度625μm之矽晶圓及與該矽晶圓相同尺寸之石英晶圓，在200℃施以24小時之熱處理。接著，對以貼合步驟貼合之面部分與未貼合之面部份之交界處照射綠光雷射(SHG-YAG雷射：λ=515nm)，垂直 切斷未貼合之部分。隨後，進行研削、研磨直至切斷之貼合晶圓之矽晶圓厚度成為20μm為止，獲得透明SOI晶圓。
於所得透明SOI晶圓之周邊未觀察到缺損。隨後，在500℃施以6小時之熱處理，未觀察到缺損。
(比較例1)
貼合直徑150mm、厚度625μm之矽晶圓及與該矽晶圓相同尺寸之石英晶圓，在200℃施以24小時之熱處理。隨後，進行研削、研磨直至所得貼合晶圓之矽晶圓厚度成為20μm為止，獲得透明SOI晶圓。
於所得透明SOI晶圓之周邊觀察到缺損。
(實施例3)
除使用藍寶石晶圓作為透明處理晶圓以外，餘與實施例1同樣進行。
所得透明SOI晶圓周邊之放大照片示於圖4。由圖4，於矽薄膜a與藍寶石晶圓b之交界(周邊)未觀察到缺損。隨後，在500℃施以6小時之熱處理，未觀察到缺損。
(比較例2)
除使用藍寶石晶圓作為透明處理晶圓以外，餘與比較例1同樣進行。
所得透明SOI晶圓周邊之放大照片示於圖5。由圖5，矽薄膜a與藍寶石晶圓b之交界(周邊)觀察到缺損。
(實施例4)
對直徑150mm、厚度625μm之矽晶圓表面及與該矽晶圓相同尺寸之藍寶石晶圓表面，施以電漿處理作為表面活性化處理。接著，使施以電漿處理之矽晶圓表面與藍寶石晶圓之表面貼合，在150℃施以24小時之熱處理。接著，進行研削、研磨至所得貼合晶圓之矽晶圓厚度成為200μm為止。隨後，對以貼合步驟貼合之面部分與未貼合之面部份之交界處照射綠光雷射(SHG-YAG雷射：λ=515nm)，垂直切斷未貼合之部分。隨後，進行研削、研磨直至矽晶圓之厚度成為20μm為止，獲得透明SOI晶圓。
所得透明SOI晶圓周邊未觀察到缺損。隨後，在500℃施以6小時之熱處理，未觀察到缺損。
11‧‧‧透明處理晶圓
11s‧‧‧表面
12‧‧‧矽晶圓
12s‧‧‧表面
12B、22B‧‧‧矽薄膜
13‧‧‧貼合之矽晶圓
14、24‧‧‧貼合之面部份
15、25‧‧‧未貼合之部分
15a、25a‧‧‧未貼合之面部份
16、26‧‧‧交界
17、27‧‧‧貼合之晶圓
18、28‧‧‧透明之SOI晶圓
101‧‧‧處理晶圓
102‧‧‧供體晶圓
102a‧‧‧供體晶圓周邊之剖面
102b‧‧‧缺損
C‧‧‧中心
θ‧‧‧角度
α‧‧‧角度
H1、H2‧‧‧熱處理
L‧‧‧可見光雷射
a‧‧‧矽薄膜
b‧‧‧藍寶石晶圓
圖1為顯示SOI晶圓之薄膜化製程之圖。
圖2為顯示透明SOI晶圓之製造方法之步驟之一例之圖。
圖3為貼合晶圓之上視圖。
圖4為實施例3中獲得之透明SOI晶圓周邊之放大相片。
圖5為比較例2中獲得之透明SOI晶圓周邊之放大相片。
圖6為表示藉單純之薄膜化製程造成之切屑發生之概念圖。
11‧‧‧透明處理晶圓
11s‧‧‧表面
12‧‧‧矽晶圓
12s‧‧‧表面
12B、22B‧‧‧矽薄膜
13‧‧‧貼合之矽晶圓
14、24‧‧‧貼合之面部份
15、25‧‧‧未貼合之部分
15a、25a‧‧‧未貼合之面部份
16、26‧‧‧交界
17、27‧‧‧貼合之晶圓
18、28‧‧‧透明之SOI晶圓
H1、H2‧‧‧熱處理
L‧‧‧可見光雷射

Claims (10)

  1. 一種透明SOI晶圓之製造方法，該透明SOI晶圓係由至少包含下列步驟之方法獲得：使用矽晶圓作為供體晶圓，使前述矽晶圓之表面與透明處理晶圓之表面貼合而獲得貼合晶圓之步驟，對前述貼合之晶圓施以150~300℃之第1熱處理之步驟，自施以前述熱處理之貼合晶圓之矽晶圓側，以使入射光與該矽晶圓之徑方向所成之角度成60~90°之方式，對由前述之貼合步驟貼合之面部分與未貼合之面部份之交界照射可見光雷射，而切斷前述未貼合部份之步驟，對前述切斷後之貼合晶圓之矽晶圓施以研削、研磨或蝕刻處理而製作矽薄膜之步驟，對前述矽薄膜之製作後之貼合晶圓施以成為比第1熱處理更高溫度之300~500℃之第2熱處理之步驟。
  2. 如申請專利範圍第1項之透明SOI晶圓之製造方法，其中前述貼合步驟中，前述貼合前之矽晶圓之周邊部分經倒角，或前述貼合前之矽晶圓之直徑比前述透明處理晶圓之直徑大。
  3. 如申請專利範圍第1項之透明SOI晶圓之製造方法，其中前述第2熱處理溫度比前述第1熱處理溫度高150~250℃。
  4. 如申請專利範圍第1~3項中任一項之透明SOI晶圓之製造方法，其進而包含在前述貼合步驟後，前述切斷 步驟前，以使前述貼合晶圓之矽晶圓之厚度成為100μm以上之方式，對該矽晶圓進行研削、研磨或蝕刻處理之步驟，對前述切斷後之貼合晶圓之矽晶圓施以研削、研磨或蝕刻處理之步驟係製作厚度20μm以下之矽薄膜。
  5. 如申請專利範圍第1~3項中任一項之透明SOI晶圓之製造方法，其中前述可見光雷射為SHG-YAG雷射。
  6. 如申請專利範圍第1~3項中任一項之透明SOI晶圓之製造方法，其中前述透明處理晶圓為石英、玻璃或藍寶石。
  7. 如申請專利範圍第1~3項中任一項之透明SOI晶圓之製造方法，其中於前述切斷步驟之前，於使用石英或玻璃作為前述透明處理晶圓時，對前述貼合晶圓施以150~300℃之第1熱處理、350~500℃之第2熱處理，於使用藍寶石作為前述透明處理晶圓時，對前述貼合晶圓施以150~250℃之第1熱處理、300~500℃之第2熱處理。
  8. 如申請專利範圍第1~3項中任一項之透明SOI晶圓之製造方法，其中於前述貼合步驟之前，對前述矽晶圓、前述透明處理晶圓中之一者或二者之表面施以表面活性化處理。
  9. 如申請專利範圍第8項之透明SOI晶圓之製造方法，其中前述表面活性化處理係進行臭氧水處理、UV臭氧處理、離子束處理、或電漿處理中之至少一種處理。
  10. 如申請專利範圍第1~3項中任一項之透明SOI晶 圓之製造方法，其中前述矽晶圓為表面形成氧化膜之矽晶圓。
TW101138086A 2011-10-17 2012-10-16 Transparent SOI wafer manufacturing method TWI588914B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011227962A JP5926527B2 (ja) 2011-10-17 2011-10-17 透明ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201334087A TW201334087A (zh) 2013-08-16
TWI588914B true TWI588914B (zh) 2017-06-21

Family

ID=48140936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138086A TWI588914B (zh) 2011-10-17 2012-10-16 Transparent SOI wafer manufacturing method

Country Status (7)

Country Link
US (1) US20140235032A1 (zh)
EP (1) EP2770525B1 (zh)
JP (1) JP5926527B2 (zh)
KR (1) KR102021160B1 (zh)
CN (1) CN103890907B (zh)
TW (1) TWI588914B (zh)
WO (1) WO2013058292A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741603B2 (en) * 2013-05-01 2017-08-22 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrate, and hybrid substrate
US9738511B2 (en) 2013-09-13 2017-08-22 Invensense, Inc. Reduction of chipping damage to MEMS structure
JP2015126052A (ja) * 2013-12-26 2015-07-06 京セラ株式会社 複合基板の製造方法
US9761557B2 (en) * 2014-04-28 2017-09-12 Invensense, Inc. CMOS-MEMS integration by sequential bonding method
CN104103601A (zh) * 2014-07-08 2014-10-15 厦门润晶光电有限公司 一种蓝宝石绝缘层上覆硅衬底及其制备方法
CN107074637A (zh) * 2014-12-04 2017-08-18 日本电气硝子株式会社 玻璃板
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
US9818637B2 (en) 2015-12-29 2017-11-14 Globalfoundries Inc. Device layer transfer with a preserved handle wafer section
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
JP6601257B2 (ja) * 2016-02-19 2019-11-06 東京エレクトロン株式会社 基板処理方法
JP7166794B2 (ja) * 2018-06-05 2022-11-08 株式会社ディスコ 面取り加工方法
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法
JP2022136755A (ja) * 2021-03-08 2022-09-21 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060079155A1 (en) * 2004-10-08 2006-04-13 Disco Corporation Wafer grinding method
TW201036066A (en) * 2008-10-31 2010-10-01 Shinetsu Chemical Co Method for manufacturing silicon thin-film transfer insulating wafer
CN102210007A (zh) * 2008-11-12 2011-10-05 信越化学工业株式会社 制造soi基板的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01313923A (ja) * 1988-06-13 1989-12-19 Sumitomo Metal Mining Co Ltd 半導体基板接着の前処理方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5847960A (en) * 1995-03-20 1998-12-08 Electro Scientific Industries, Inc. Multi-tool positioning system
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
KR100670841B1 (ko) * 1999-12-07 2007-01-18 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 스위칭가능 파장 레이저 기반의 에칭 회로 기판 처리 시스템
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US7122095B2 (en) 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
KR20090101119A (ko) 2008-03-21 2009-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법
CN101527335B (zh) * 2009-01-14 2011-11-02 普乐新能源（蚌埠）有限公司 应用绿激光制备薄膜太阳能电池的方法
US8173518B2 (en) * 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
US20120028555A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Grinding Tool For Trapezoid Grinding Of A Wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060079155A1 (en) * 2004-10-08 2006-04-13 Disco Corporation Wafer grinding method
TW201036066A (en) * 2008-10-31 2010-10-01 Shinetsu Chemical Co Method for manufacturing silicon thin-film transfer insulating wafer
CN102210007A (zh) * 2008-11-12 2011-10-05 信越化学工业株式会社 制造soi基板的方法

Also Published As

Publication number Publication date
JP2013089722A (ja) 2013-05-13
EP2770525A1 (en) 2014-08-27
TW201334087A (zh) 2013-08-16
EP2770525B1 (en) 2016-12-07
KR20140082652A (ko) 2014-07-02
JP5926527B2 (ja) 2016-05-25
WO2013058292A1 (ja) 2013-04-25
US20140235032A1 (en) 2014-08-21
CN103890907A (zh) 2014-06-25
EP2770525A4 (en) 2015-03-18
CN103890907B (zh) 2016-09-28
KR102021160B1 (ko) 2019-11-04

Similar Documents

Publication Publication Date Title
TWI588914B (zh) Transparent SOI wafer manufacturing method
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
JP6168143B2 (ja) ハイブリッド基板の製造方法
EP1981063B1 (en) Process for producing a soi wafer
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP6160616B2 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
US8367519B2 (en) Method for the preparation of a multi-layered crystalline structure
JP5320954B2 (ja) Ｓｏｉウェーハの製造方法
JP7160943B2 (ja) 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
JP5368000B2 (ja) Ｓｏｉ基板の製造方法