WO2021020340A1 - 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 - Google Patents

貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 Download PDF

Info

Publication number
WO2021020340A1
WO2021020340A1 PCT/JP2020/028689 JP2020028689W WO2021020340A1 WO 2021020340 A1 WO2021020340 A1 WO 2021020340A1 JP 2020028689 W JP2020028689 W JP 2020028689W WO 2021020340 A1 WO2021020340 A1 WO 2021020340A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
diameter portion
bonded
laminated
peripheral end
Prior art date
Application number
PCT/JP2020/028689
Other languages
English (en)
French (fr)
Inventor
青木 竜彦
平澤 学
Original Assignee
グローバルウェーハズ・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グローバルウェーハズ・ジャパン株式会社 filed Critical グローバルウェーハズ・ジャパン株式会社
Priority to US17/623,639 priority Critical patent/US20220319835A1/en
Publication of WO2021020340A1 publication Critical patent/WO2021020340A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02035Shaping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Definitions

  • the present invention relates to a laminated wafer and a method of manufacturing a laminated wafer using the laminated wafer, and particularly to a bonded wafer in which cracks and chips are unlikely to occur in a manufacturing process of a laminated device and a method of manufacturing a laminated wafer using the same.
  • a laminated wafer 32 having substantially the same thickness is laminated on a lower support wafer 31 (by a silicon oxide film or an adhesive). To be joined).
  • the support wafer 31 and the bonded wafer 32 are chamfered.
  • the bonded wafer 32 is ground from the upper surface side (front surface side) in order to improve heat dissipation or to enable stacking of another semiconductor wafer (not shown) on the laminated wafer 32. It is processed thinly.
  • the outer peripheral end surface (chamfered surface) of the bonded wafer 32 before grinding is formed in a trapezoidal shape or an arc shape in a cross section as shown in the drawing, the bonded wafer 32 is ground until it becomes thin.
  • the outer peripheral end surface has a sharp angle shape like a knife blade (knife edge), and as a result, there is a problem that it is easily chipped. Further, when a chip is generated, a crack is formed from the chip, which causes problems such as deterioration of the quality of the laminated wafer and making it impossible to use.
  • Patent Document 1 In response to such a problem, in Patent Document 1, as shown in FIG. 7, a second semiconductor wafer (corresponding to a bonded wafer) 42 is laminated on a first semiconductor wafer (corresponding to a supporting wafer) 41.
  • a processing method is disclosed in which the outer peripheral end surface of the second semiconductor wafer 42 is removed while rotating the wafer, and then the upper surface side of the second semiconductor wafer 42 is ground to make it thinner.
  • the grinding wheel 43 having the grindstone portion 43a at the outer peripheral end portion is lowered while rotating at high speed, and the tip grindstone portion 43a is lowered. It is applied to the outer peripheral end portion of the semiconductor wafer 42 of the above and is ground and removed.
  • the present invention has been made under the above-mentioned circumstances, and in a bonded wafer in which a laminated wafer is formed by joining onto a support wafer, it is possible to suppress the occurrence of cracks and chips at the peripheral end of the wafer. It is an object of the present invention to provide a laminated wafer that can be formed and a method for manufacturing a laminated wafer using the same.
  • the bonded wafer according to the present invention which has been made to solve the above problems, is a bonded wafer bonded on a support wafer, and has a large diameter portion made of a silicon wafer whose peripheral end is chamfered and the large diameter portion.
  • a small-diameter portion that is integrally formed on the portion in a concentric circle with the large-diameter portion and is formed to have a diameter smaller than that of the large-diameter portion is provided, and the small-diameter portion has a straight body portion whose side surface is orthogonal to the wafer surface and a straight body portion.
  • a side surface thereof has a neck portion inclined at a predetermined angle with respect to the wafer surface between the straight body portion and the large diameter portion, and the upper surface of the straight body portion is formed so as to be joined onto the support wafer. It is particularly characteristic.
  • the corner portion of the peripheral end portion is formed. It does not have a knife edge shape and can prevent cracks and chips from occurring. As a result, deterioration of the quality of the semiconductor wafer can be suppressed.
  • the method for manufacturing a laminated wafer according to the present invention is to manufacture a laminated wafer in which the bonded wafer is bonded onto a support wafer and the bonded wafer is ground to make it thinner.
  • the method includes a step of joining the upper surface side of the straight body portion onto the support wafer, a step of grinding and deleting the large diameter portion, and a step of grinding and deleting the neck portion of the small diameter portion. It is characterized by having.
  • the thickness dimension of the bonded wafer after the step of grinding and deleting the large diameter portion is T1
  • the thickness of the bonded wafer after the step of grinding and deleting the neck portion of the small diameter portion is T1
  • the dimension is T2 and the radial length dimension of the peripheral end portion of the large diameter portion is W1
  • the above-mentioned in the bonded wafer before the step of joining the upper surface side of the straight body portion onto the support wafer is formed.
  • the height dimension A of the small diameter portion is formed in T1 ⁇ A ⁇ 300 ⁇ m
  • the radial length B from the peripheral end portion of the small diameter portion to the peripheral end portion of the large diameter portion is formed in W1 ⁇ B ⁇ W1 + 20 ⁇ m.
  • it is desirable to form the height dimension of the neck portion in 0 ⁇ C and T2 ⁇ AC.
  • the inclination angle ⁇ of the side surface of the neck portion of the bonded wafer with respect to the wafer surface is set in the range of 45 ° ⁇ ⁇ ⁇ 90 °. It is desirable to form it.
  • the inclination angle ⁇ of the side surface of the neck portion of the bonded wafer with respect to the wafer surface is set in the range of 90 ° ⁇ ⁇ 110 °. It is desirable to form.
  • the first step of grinding when manufacturing a laminated wafer using the bonded wafer, in the first step of grinding, only the large diameter portion having a diameter larger than the small diameter portion, which is arranged on the small diameter portion, is removed. Because it is good, grinding can be easily performed. Further, in the second step of grinding, since the upper portion of the small diameter portion is a neck portion whose peripheral side surface is inclined at a predetermined angle with respect to the wafer surface, an acute angle portion is not formed after grinding, and the wafer is cracked or chipped. Occurrence can be prevented.
  • a laminated wafer in which a laminated wafer is formed by joining on a support wafer, a laminated wafer capable of suppressing the occurrence of cracks and chips at the peripheral end of the wafer and a laminated wafer using the same A manufacturing method can be provided.
  • FIG. 1 is a perspective view showing an embodiment of a bonded wafer according to the present invention.
  • FIG. 2 is an enlarged cross-sectional view showing a peripheral end portion (bevel portion) of the bonded wafer of FIG.
  • FIG. 3 is a cross-sectional view showing a state in which the peripheral end portion of the bonded wafer is ground with a bevel grindstone.
  • 4 (a) and 4 (b) are cross-sectional views showing a state in which the peripheral end portion of the bonded wafer is ground with another bevel grindstone.
  • 5 (a) to 5 (c) are cross-sectional views for explaining a process of manufacturing a laminated wafer using the bonded wafer of the present invention.
  • 6 (a) and 6 (b) are cross-sectional views for explaining the problems of the conventional laminated wafer.
  • FIG. 7 is a cross-sectional view for explaining a conventional method for manufacturing a laminated wafer.
  • the bonded wafer according to the present invention is used after being bonded on a support wafer and then ground in the thickness direction to make it thinner.
  • FIG. 1 is a perspective view schematically showing an embodiment of a bonded wafer according to the present invention.
  • FIG. 2 is an enlarged cross-sectional view showing a peripheral end portion (bevel portion) of the bonded wafer of FIG.
  • the upper surface side of the bonded wafer 1 shown in FIG. 1 is referred to as a front surface
  • the lower surface side is referred to as a back surface.
  • the bonded wafer 1 shown in FIG. 1 is formed of a silicon wafer and has a large diameter portion 2 forming a back surface side and a large diameter portion 2 formed concentrically with the large diameter portion 2 on the large diameter portion 2 and has a front surface side. It has a small diameter portion 3 to be formed.
  • the upper surface portion of the large diameter portion 2 and the lower surface portion of the small diameter portion 3 are connected, and the large diameter portion 2 and the small diameter portion 3 are integrally formed. Further, the peripheral end portion of the large diameter portion 2 is formed in a trapezoidal cross section (corner portion is arcuate) with chamfers on both the front side and the back side.
  • the small diameter portion 3 forms a surface side thereof, and is provided between a thin straight body portion 3A whose peripheral side surface is orthogonal to the wafer surface and the straight body portion 3A and the large diameter portion 2, and is provided in FIG.
  • the peripheral side surface has a neck portion 3B inclined by a predetermined angle ⁇ with respect to the wafer surface.
  • the peripheral end portion of the large diameter portion 2 protrudes outward in the radial direction from the peripheral end portion of the small diameter portion 3, and the thickness of the large diameter portion 2 is larger than the thickness of the small diameter portion 3. It is formed.
  • the reason for adopting such a shape is that grinding for thinning is performed step by step, and the thickness is easily thinned without causing cracks or the like. That is, when manufacturing a laminated wafer, the surface side (the surface side of the small diameter portion 3) of the bonded wafer 1 is bonded onto a support wafer (not shown) (that is, upside down from the state of FIGS. 1 and 2). In the first step, the large diameter portion 2 is removed, and in the second step, the neck portion 3B is removed in stages.
  • the thickness A (step height) of the small diameter portion 3 is formed in the range of T1 ⁇ A ⁇ 300 ⁇ m, where T1 is the thickness of the bonded wafer 1 after the first step of grinding. Will be done. As a result, it is possible to prevent cracking or chipping of the outer peripheral end portion of the thinned laminated wafer 1. Further, when A is larger than 300 ⁇ m, the peripheral end portion of the large diameter portion of the bonded wafer becomes too thin, and cracks and chips are likely to occur in the bevel portion during processing, which is not preferable.
  • the height C of the neck portion 3B satisfies the conditions of 0 ⁇ C and T2 ⁇ AC, where T2 is the thickness of the bonded wafer 1 after the second step of grinding. Is formed as follows. Further, the inclination angle ⁇ of the neck portion 3B with respect to the wafer surface is formed in the range of 45 ° ⁇ ⁇ ⁇ 90 ° or 90 ° ⁇ ⁇ 110 °.
  • the outer peripheral end surface of the laminated wafer 1 thinned by the second step of grinding is substantially orthogonal to the support wafer surface, so that it does not have a knife edge shape. , Cracks and chips can be prevented. Further, during wafer cleaning, the chemical solution is less likely to stagnate in the region, so that the effect of lowering the metal contamination level (metal contamination level) at the peripheral end portion (bevel portion) of the wafer can be obtained.
  • the thickness dimension of the large diameter portion 2 is not particularly specified, it is formed to be, for example, 675 ⁇ m.
  • a bevel grindstone 15 corresponding to the target bevel portion shape is prepared in advance, and the bonded wafer 1 is placed at high speed around the central axis.
  • the peripheral end of the wafer may be ground with the bevel grindstone 15 while rotating.
  • a bevel grindstone 16 corresponding to the back surface side shape of the bonded wafer 1 (lower back surface side peripheral end portion of the large diameter portion 2) is used to use the wafer back surface side peripheral end portion. Only is ground, and then, as shown in FIG. 4B, the front side of the wafer is used with a bevel grindstone 17 corresponding to the surface side shape of the bonded wafer 1 (the peripheral end portion from the large diameter portion 2 to the small diameter portion 3).
  • the peripheral end may be ground.
  • a step of forming the laminated wafer 20 by using the laminated wafer 1 having such a shape will be described with reference to FIGS. 5A to 5C.
  • a silicon oxide film having a diameter of several tens of nm or an adhesive (resin) is provided so that the surface side of the bonded wafer 1 (the surface of the small diameter portion 3) abuts on the surface of the support wafer 10. ) To adhere.
  • the back surface of the laminated wafer 1 (the back surface of the large diameter portion 2) becomes the upper surface of the laminated wafer 20.
  • the thickness of the bonded wafer 1 at this time is T0 (for example, 775 ⁇ m).
  • the bonded wafer 1 is ground from above to the target value T1 (for example, 100 ⁇ m) using a grinder, and the large diameter portion arranged at the uppermost portion as shown in FIG. 5 (b). 2 is removed.
  • the first step of the grinding process is a step of grinding and removing the large diameter portion 2 having a diameter larger than that of the small diameter portion 3 on the small diameter portion 3, the grinding operation can be easily performed. Can be done.
  • the small diameter portion 3 arranged on the support wafer 10 is ground from above to the target value T2 (for example, 5 ⁇ m), and the neck portion 3B is removed.
  • the bonded wafer 1 has only a thin straight body portion 3A.
  • the grinding work according to this second step since the small diameter portion 3 is formed with the neck portion 3B inclined at a predetermined angle with respect to the wafer surface, the inclined portion of the neck portion 3B remains after grinding, or the grinding is straight. Even when it reaches the portion 3A, it does not have a knife edge shape.
  • the peripheral end portion of the bonded wafer 1 on the support wafer 10 is orthogonal to the support wafer surface, the peripheral end portion The corners of the wafer are not acute, and cracks and chips can be prevented. As a result, deterioration of the quality of the semiconductor wafer can be suppressed. Further, when forming the laminated wafer 20 using the bonded wafer 1, in the first step of grinding, only the large diameter portion 2 having a diameter larger than the small diameter portion 3 arranged on the small diameter portion 3 is removed. Therefore, the grinding process can be easily performed.
  • the upper portion of the small diameter portion 3 is the inclined neck portion 3B on the peripheral side surface, it is easy to grind up to the straight body portion 3A, and an acute angle portion is not formed after grinding. It is possible to prevent the occurrence of cracks and chips in the wafer.
  • a bonded wafer according to the present invention and a method for manufacturing a laminated wafer using the same will be further described with reference to Examples.
  • a silicon wafer having a diameter of 300 mm and a thickness of 775 ⁇ m (T0) is manufactured, and the peripheral end of the wafer is processed based on the conditions set in Examples 1 to 8 and Comparative Examples 1 to 7, respectively, and the bonded wafer is bonded. And said.
  • the bonded wafer was bonded onto the support wafer via a silicon oxide film having a thickness of 80 nm, and grinding for stepwise thinning was performed based on the above-described embodiment.
  • Example 1 shows the conditions and results of Examples 1 to 8 and Comparative Examples 1 to 7.
  • the evaluation item "bevel cracking or chipping” is indicated by ⁇ when cracking or chipping does not occur, and as x when it does occur.
  • the bevel cracks and chips include cracks and chips at the peripheral end of the large diameter portion that occur during grinding of the bonded wafer.
  • the evaluation item "bonding defect” is indicated by ⁇ when there is no bonding defect with the support wafer, x when the occurrence rate is 1% or more, and ⁇ when the occurrence rate is less than 1%.
  • the level equivalent to the conventional bevel shape was set to ⁇ , and the good level was set to ⁇ . If it is ⁇ or ⁇ , it is judged to be a good product.
  • T1 100 ⁇ m
  • W1 390 ⁇ m
  • W1 390 ⁇ m
  • ⁇ B 400 ⁇ m
  • AC 50 ⁇ m
  • T2 5 ⁇ m
  • 70 °
  • T1 100 ⁇ m
  • W1 390 ⁇ m
  • W1 390 ⁇ m
  • W1 390 ⁇ m
  • W1 390 ⁇ m
  • ⁇ B 400 ⁇ m
  • AC 10 ⁇ m
  • T2 5 ⁇ m
  • 70 °
  • cracking, chipping, and poor joining of the bevel part did not occur, and the metal contamination was good.
  • T1 100 ⁇ m
  • W1 390 ⁇ m
  • ⁇ B 400 ⁇ m
  • AC 200 ⁇ m
  • T2 5 ⁇ m
  • 70 °.
  • cracking, chipping, and poor joining of the bevel part did not occur, and the metal contamination was good.
  • T1 100 ⁇ m
  • W1 390 ⁇ m
  • W1 390 ⁇ m
  • ⁇ B 400 ⁇ m
  • AC 7 ⁇ m
  • T2 5 ⁇ m
  • 70 °
  • T1 100 ⁇ m
  • W1 390 ⁇ m
  • W1 390 ⁇ m
  • ⁇ B 400 ⁇ m
  • AC 50 ⁇ m
  • T2 5 ⁇ m
  • 45 °.
  • cracking, chipping, and poor joining of the bevel part did not occur, and the metal contamination was good.
  • T1 100 ⁇ m
  • W1 390 ⁇ m
  • ⁇ B 400 ⁇ m
  • AC 50 ⁇ m
  • T2 5 ⁇ m
  • 110 °
  • cracking, chipping, and poor joining of the bevel part did not occur, and the metal contamination was good.
  • T1 100 ⁇ m
  • W1 390 ⁇ m
  • B 390 ⁇ m
  • AC 50 ⁇ m
  • T2 5 ⁇ m
  • 70 °.
  • cracking, chipping, and poor joining of the bevel part did not occur, and the metal contamination was good.
  • T1 100 ⁇ m
  • W1 390 ⁇ m
  • ⁇ B 410 ⁇ m
  • AC 50 ⁇ m
  • T2 5 ⁇ m
  • 70 °
  • cracking, chipping, and poor joining of the bevel part did not occur, and the metal contamination was good.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

支持ウェーハ上に貼り合わせウェーハが貼り合わされた積層ウェーハにおいて、ウェーハ周端部における割れや欠けの発生を抑制する。支持ウェーハ10上に接合される貼り合わせウェーハ1において、周端部が面取りされたシリコンウェーハからなる大径部2と、前記大径部の上に該大径部と同心円状に一体形成され、前記大径部よりも小径に形成された小径部3とを備え、前記小径部は、側面がウェーハ面に直交する直胴部3Aと、前記直胴部と前記大径部との間において側面がウェーハ面に対し傾斜した首部3Bとを有し、前記直胴部の上面が前記支持ウェーハ上に接合されるよう形成されている。

Description

貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
 本発明は、貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法に関し、特に積層デバイスの製造工程において、割れや欠け等が生じ難い貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法に関する。
 近年、半導体ウェーハを複数積層した積層ウェーハを形成することで三次元デバイスを作成する方法がある。例えば図6(a)に示すように、この積層ウェーハ30においては、下層の支持ウェーハ31の上に、略同じ厚さを有する貼り合わせウェーハ32が積層される(シリコン酸化膜、或いは接着剤により接合される)。図示するように支持ウェーハ31と貼り合わせウェーハ32とは、それぞれ面取りされている。そして、熱放散を良好とするため、或いは更にその上に別の半導体ウェーハ(図示せず)を積層することを可能とするために、前記貼り合わせウェーハ32は、上面側(表面側)から研削されて薄く加工される。
 しかしながら、研削加工前の貼り合わせウェーハ32の外周端面(面取りされた面)は、図示するように断面台形状、或いは断面円弧状に形成されているため、この貼り合わせウェーハ32を薄くなるまで研削加工すると、図6(b)に示すように外周端面がナイフの刃(ナイフエッジ)のように鋭角形状となり、その結果、欠けやすくなるという課題があった。また、欠けが生じると、そこから亀裂が入り、積層ウェーハの品質低下や使用が不可能になる等の課題があった。
 このような課題に対し、特許文献1には図7に示すように第一の半導体ウェーハ(支持ウェーハに相当)41の上に第二の半導体ウェーハ(貼り合わせウェーハに相当)42を積層し、これを回転させながら第二の半導体ウェーハ42の外周端面を除去した後、第二の半導体ウェーハ42の上面側を研削して薄くする加工方法が開示されている。
 第二の半導体ウェーハ42の外周端面を除去する手段としては、図7に示すように外周端部に砥石部43aを有する研削砥石43を高速回転させながら下降させ、先端の砥石部43aを第二の半導体ウェーハ42の外周端部に当てて研削除去するものである。
特開2005-116614号
 特許文献1に開示された方法によれば、これを実施した場合、第二の半導体ウェーハ(貼り合わせウェーハに相当)42の周端部(ベベル部)がナイフエッジ状になることを回避できる。
 しかしながら、高速回転させた研削砥石43を下降させて第二の半導体ウェーハ42の周端部のみを除去しようとすると、下層の第一の半導体ウェーハ41を傷付ける虞があり、技術的に容易ではないという課題があった。
 また、加工を実施しても、加工面には深い破砕層が生じやすく、その後のデバイス製造工程での汚染や割れ等の原因となる虞があった。
 本発明は、前記したような事情の下になされたものであり、支持ウェーハ上に接合して積層ウェーハを形成する貼り合わせウェーハにおいて、ウェーハ周端部における割れや欠けの発生を抑制することのできる貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法を提供することを目的とする。
 前記課題を解決するためになされた、本発明に係る貼り合わせウェーハは、支持ウェーハ上に接合される貼り合わせウェーハにおいて、周端部が面取りされたシリコンウェーハからなる大径部と、前記大径部の上に該大径部と同心円状に一体形成され、前記大径部よりも小径に形成された小径部とを備え、前記小径部は、側面がウェーハ面に直交する直胴部と、前記直胴部と前記大径部との間において側面が前記ウェーハ面に対し所定角度傾斜した首部とを有し、前記直胴部の上面が前記支持ウェーハ上に接合されるよう形成されていることに特徴を有する。
 このように構成された貼り合わせウェーハを用いた積層ウェーハにあっては、支持ウェーハ上の貼り合わせウェーハの周端部側面が支持ウェーハ面に略直交しているため、周端部の角部がナイフエッジ状とはならず、割れや欠けの発生を防止することができる。その結果、半導体ウェーハの品質低下を抑制することができる。
 また、前記課題を解決するためになされた、本発明に係る積層ウェーハの製造方法は、前記貼り合わせウェーハを支持ウェーハ上に接合し、前記貼り合わせウェーハを研削して薄厚化する積層ウェーハの製造方法であって、前記直胴部の上面側を前記支持ウェーハ上に接合するステップと、前記大径部を研削して削除するステップと、前記小径部の首部を研削して削除するステップと、を備えることに特徴を有する。
 尚、前記大径部を研削して削除するステップの後における前記貼り合わせウェーハの厚さ寸法をT1とし、前記小径部の首部を研削して削除するステップの後における前記貼り合わせウェーハの厚さ寸法をT2とし、前記大径部の周端部の径方向長さ寸法をW1とすると、前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、前記貼り合わせウェーハにおける前記小径部の高さ寸法Aを、T1≦A≦300μmに形成し、前記小径部の周端部から前記大径部の周端部までの径方向長さBを、W1≦B≦W1+20μmに形成し、前記首部の高さ寸法を、0≦C且つT2≦A-Cに形成することが望ましい。
 また、前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、前記貼り合わせウェーハにおける前記首部の側面のウェーハ面に対する傾斜角θを、45°≦θ≦90°の範囲に形成しておくことが望ましい。
 或いは、前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、前記貼り合わせウェーハにおける前記首部の側面のウェーハ面に対する傾斜角θを、90°<θ≦110°の範囲に形成することが望ましい。
 このように、前記貼り合わせウェーハを用いた積層ウェーハを製造する場合、研削の第一ステップでは、小径部の上に配置された、該小径部よりも径の大きい大径部のみを除去すればよいため、容易に研削加工を行うことができる。また、研削の第二ステップでは、前記小径部の上部は、周側面がウェーハ面に対し所定角度傾斜する首部であるため、研削後に鋭角部を形成することがなく、ウェーハの割れや欠け等の発生を防止することができる。
 本発明によれば、支持ウェーハ上に接合して積層ウェーハを形成する貼り合わせウェーハにおいて、ウェーハ周端部における割れや欠けの発生を抑制することのできる貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法を提供することができる。
図1は、本発明に係る貼り合わせウェーハの実施形態を示す斜視図である。 図2は、図1の貼り合わせウェーハの周端部(ベベル部)を拡大して示す断面図である。 図3は、貼り合わせウェーハの周端部をベベル用砥石で研削する状態を示す断面図である。 図4(a)、(b)は、貼り合わせウェーハの周端部を他のベベル用砥石で研削する場合の状態を示す断面図である。 図5(a)~(c)は、本発明の貼り合わせウェーハを用いて積層ウェーハを製造する工程を説明するための断面図である。 図6(a)、(b)は、従来の積層ウェーハの課題を説明するための断面図である。 図7は、従来の積層ウェーハの製造方法を説明するための断面図である。
 以下、本発明に係る貼り合わせウェーハ及びその製造方法について説明する。尚、本発明に係る貼り合わせウェーハは、支持ウェーハ上に貼り合わされた後、厚さ方向に研削され薄厚化されて使用されるものである。
 図1は、本発明に係る貼り合わせウェーハの実施形態を模式的に示す斜視図である。図2は、図1の貼り合わせウェーハの周端部(ベベル部)を拡大して示す断面図である。尚、以下の説明においては、図1に示す貼り合わせウェーハ1の上面側を表面、下面側を裏面と称する。
 図1に示す貼り合わせウェーハ1は、シリコンウェーハにより形成され、裏面側を形成する大径部2と、前記大径部2の上に該大径部2と同心円状に形成され、表面側を形成する小径部3とを有する。
 図2に示すように大径部2の上面部分と小径部3の下面部分とは連結しており、大径部2と小径部3とは一体に形成されている。
 また、大径部2の周端部は表側と裏側ともに面取りされた断面台形状(角部が円弧状)に形成されている。
 また、小径部3は、その表面側を形成し、周側面がウェーハ面に直交する薄厚の直胴部3Aと、この直胴部3Aと大径部2との間に設けられ、図1において周側面がウェーハ面に対し所定角度θ傾斜した首部3Bとを有する。
 また、図2に示すように小径部3の周端部よりも大径部2の周端部は径方向外側に突出しており、小径部3の厚さよりも大径部2の厚さが大きく形成されている。
 このような形状としている理由は、薄厚化のための研削を段階的に行い、割れ等を生じさせることなく容易に薄厚化するためである。即ち、積層ウェーハを製造する場合は、貼り合わせウェーハ1の表面側(小径部3の表面側)が支持ウェーハ(図示せず)上に貼り合わされ(即ち図1、図2の状態とは上下逆の状態とされる)、研削は段階的に、第一ステップでは大径部2を除去し、第二ステップでは首部3Bを除去する。
 ここで、研削工程前の貼り合わせウェーハ1の形状について詳しく説明する。図2に示すように、小径部3の厚さA(段差高さ)は、前記研削の第一ステップ後の貼り合わせウェーハ1の厚さをT1とすると、T1≦A≦300μmの範囲に形成される。これにより薄厚化した貼り合わせウェーハ1の外周端部の割れや欠けを防止することができる。また、Aが300μmより大きくなると、貼り合わせウェーハの大径部の周端部が薄くなりすぎて、加工中、ベベル部に割れや欠けが発生し易くなるため好ましくない。
 また、図2に示すように大径部2の周端部において、面取りされた部分の径方向長さ(ベベル部幅)をW1とした際、小径部3の周端部から大径部2の周端部までの径方向長さBは、W1≦B≦W1+20μmに形成される。この条件を満たすことによって、薄厚化後のウェーハ直径が小さくなり過ぎることを防止し、目的とするベベル形状への加工を容易とすることができる。
 また、図2に示すように、首部3Bの高さCは、前記研削の第二ステップ後の貼り合わせウェーハ1の厚さをT2とすると、0≦C且つT2≦A-Cの条件を満たすように形成される。
 また、首部3Bのウェーハ面に対する傾斜角θは、45°≦θ≦90°、或いは90°<θ≦110°の範囲に形成される。
 ここで、45°≦θ≦90°の場合、薄厚化した貼り合わせウェーハ1の外周端部の割れや欠けを防止することができる。また、支持ウェーハに対して貼り合わせウェーハ1を、接合熱処理を施して貼り合わせた際、当該領域において熱放散の効率が向上するため、エッジ部の接合不良を防止することができる。
 或いは、90°<θ≦110°の場合、前記研削の第二ステップにより薄厚化した貼り合わせウェーハ1の外周端面は、支持ウェーハ面に対し略直交しているため、ナイフエッジ状とはならず、割れや欠けを防止することができる。
 更に、ウェーハ洗浄の際、当該領域において薬液が淀み難くなるため、ウェーハ周端部(ベベル部)のメタルコンタミネーションレベル(金属汚染レベル)を下げる効果を得ることができる。
 これは、45°≦θ≦90°の場合、首部が鋭角であるため、凹み部に進入した薬液が置換され難い(洗浄され難い)が、90°<θ≦110°の場合は、首部が略直交しており、薬液の流れが停滞し難い(薬液が置換され易い)ためである。
 尚、大径部2の厚さ寸法は、特に規定しないが、例えば675μmに形成される。
 このような形状の貼り合わせウェーハ1を形成するには、図3に示すように、予め目的とするベベル部形状に対応するベベル用砥石15を用意し、貼り合わせウェーハ1を中心軸周りに高速回転させながらベベル用砥石15でウェーハ周端部を研削すればよい。
 或いは、図4(a)に示すように、例えば貼り合わせウェーハ1の裏面側形状(大径部2の下裏面側周端部)に対応するベベル用砥石16を用いてウェーハ裏面側周端部のみを研削し、次いで図4(b)に示すように、貼り合わせウェーハ1の表面側形状(大径部2から小径部3の周端部)に対応するベベル用砥石17を用いてウェーハ表側周端部を研削すればよい。
 続いて、図5(a)~(c)に沿って、このような形状の貼り合わせウェーハ1を用いて積層ウェーハ20を形成する工程について説明する。
 先ず、図5(a)に示すように支持ウェーハ10の表面に貼り合わせウェーハ1の表面側(小径部3の表面)が当接するように、数十nmのシリコン酸化膜、或いは接着剤(樹脂)を介して接着する。これにより貼り合わせウェーハ1の裏面(大径部2の裏面)が積層ウェーハ20の上面となる。尚、このときの貼り合わせウェーハ1の厚さをT0(例えば775μm)とする。
 次いで研削加工の第一ステップとして、グラインダーを用いて貼り合わせウェーハ1を上方から目標値T1(例えば100μm)まで研削加工し、図5(b)に示すように最上部に配置された大径部2を除去する。このように研削加工の第一ステップにおいては、小径部3の上にある該小径部3よりも径の大きい大径部2を研削して除去する工程であるため、容易に研削作業を行うことができる。
 続く第二ステップでは、支持ウェーハ10上に配置された小径部3を上方から目標値T2(例えば5μm)まで研削加工し、首部3Bを除去する。これにより貼り合わせウェーハ1は、薄い直胴部3Aのみとなる。この第二ステップによる研削作業にあっては、小径部3は、ウェーハ面に対し所定角度傾斜した首部3Bが形成されているため、仮に研削後に首部3Bの傾斜部分が残る、或いは研削が直胴部3Aまで達した場合であってもナイフエッジ状とはならない。
 このように本実施の形態に係る貼り合わせウェーハ1を用いた積層ウェーハ20にあっては、支持ウェーハ10上の貼り合わせウェーハ1の周端部側面が支持ウェーハ面に直交するため、周端部の角部が鋭角ではなく、割れや欠けの発生を防止することができる。その結果、半導体ウェーハの品質低下を抑制することができる。
 また、前記貼り合わせウェーハ1を用いた積層ウェーハ20を形成する場合、研削の第一ステップでは、小径部3の上に配置された、小径部3よりも径の大きい大径部2のみを除去すればよいため、容易に研削加工を行うことができる。また、研削の第二ステップでは、小径部3の上部が、周側面の傾斜する首部3Bであるため、直胴部3Aまでの研削が容易であり、研削後に鋭角部を形成することがなく、ウェーハの割れや欠けの発生を防止することができる。
 本発明に係る貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法について、実施例に基づきさらに説明する。
 本実施例では、直径300mm、厚さ775μm(T0)のシリコンウェーハを製造し、実施例1~8及び比較例1~7でそれぞれ設定した条件に基づきウェーハ周端部を加工し、貼り合わせウェーハとした。
 次いで、支持ウェーハ上に厚さ80nmのシリコン酸化膜を介して貼り合わせウェーハを接合し、前述した本実施の形態に基づき段階的に薄厚化のための研削を実施した。
 貼り合わせウェーハに対する段階的な研削の目標値(設定値)は、各条件とも初期値T0=775μmに対し、第一ステップ後の目標値T1=100μm、第二ステップ後の目標値T2=5μmとした。また、大径部の周端部(ベベル部)における径方向突出長さW1は390μmとした。
 各実施例(実施例1~8、比較例1~7)では、それぞれ1000枚の試料について検証し、図2に示したA,B,C,θについて条件設定した。
 表1に実施例1~8、比較例1~7の条件、及び結果を示す。尚、表1において、評価項目である「ベベル割れ、欠け」は割れ、欠けが生じなかった場合を○、生じた場合を×として示す。尚、ベベル割れ、欠けとは、貼り合わせウェーハを研削加工している際に生じる大径部の周端部の割れ、欠けを含んでいる。また、評価項目である「接合不良」は、支持ウェーハとの間に接合不良がなかった場合を○、発生率が1%以上を×とし、発生率が1%未満を△で示す。また、評価項目である「メタルコンタミネーション(金属汚染)」は、従来のベベル形状と同等のレベルを△、良好レベルを○とした。○或いは△であれば良品であると判定した。
Figure JPOXMLDOC01-appb-T000001
 実施例1では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=400μm)、A-C(=50μm)>T2(=5μm)、θ=70°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
 実施例2では、T1(=100μm)<A(=110μm)、W1(=390μm)<B(=400μm)、A-C(=10μm)≧T2(=5μm)、θ=70°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
 実施例3では、T1(=100μm)<A(=300μm)、W1(=390μm)<B(=400μm)、A-C(=200μm)>T2(=5μm)、θ=70°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
 実施例4では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=400μm)、A-C(=7μm)>T2(=5μm)、θ=70°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
 実施例5では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=400μm)、A-C(=50μm)>T2(=5μm)、θ=45°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
 実施例6では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=400μm)、A-C(=50μm)>T2(=5μm)、θ=110°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
 実施例7では、T1(=100μm)<A(=150μm)、W1(=390μm)=B(=390μm)、A-C(=50μm)>T2(=5μm)、θ=70°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
 実施例8では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=410μm)、A-C(=50μm)>T2(=5μm)、θ=70°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
 一方、比較例1では、T1(=100μm)>A(=90μm)、W1(=390μm)≦B(=400μm)、A-C(=0μm)<T2(=5μm)、θ=70°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、T1>Aであるためにウェーハ周端部がナイフエッジ状となり、ベベル部の割れ、欠けが生じた。
 比較例2では、T1(=100μm)<A(=310μm)、W1(=390μm)≦B(=400μm)、A-C(=210μm)>T2(=5μm)、θ=70°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにAが300μmより大きいと、貼り合せウェーハの大径部の周端部が薄くなりすぎて、加工中、ベベル部に割れや欠けが発生し易くなるため好ましくない。
 比較例3では、T1(=100μm)<A(=150μm)、W1(=390μm)>B(=380μm)、A-C(=50μm)>T2(=5μm)、θ=70°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにBがW1以下の場合には、加工が困難となり、ウェーハにリスクが生じる虞が高くなる。
 比較例4では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=420μm)、A-C(=50μm)>T2(=5μm)、θ=70°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにBがW1+20μm以上の場合、ウェーハ小径部の径が小さくなり過ぎて、ウェーハが搬送キャリアから脱落する危険性を有している。
 比較例5では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=400μm)、A-C(=3μm)<T2(=5μm)、θ=70°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにA-CがT2未満となると、首部の傾斜が残るため、ベベル部の割れ、欠けが生じ易くなる。
 比較例6では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=400μm)、A-C(=50μm)>T2(=5μm)、θ=40°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにθが45°未満である場合には、ウェーハ周端部の加工が困難となり、不良が生じやすくなると考えられる。
 比較例7では、T1(=100μm)<A(=150μm)、W1(=390μm)<B(=400μm)、A-C(=50μm)>T2(=5μm)、θ=115°の条件とした。メタルコンタミネーションは良好であったが、接合不良及びベベル部の割れ、欠けが生じた。尚、このようにθが110°より大きいと、ウェーハ周端部がナイフエッジ状となる虞がある。
 以上の実施例の結果より、T1≦A≦300μm、W1≦B≦W1+20μm、0≦C且つT2≦A-C、45°≦θ<90°或いは90°<θ≦110°とすることにより本発明の効果を奏することができると確認した。
  1   貼り合わせウェーハ
  2   大径部
  3   小径部
  3A  直胴部
  3B  首部
  10  支持ウェーハ
  20  積層ウェーハ

Claims (5)

  1.  支持ウェーハ上に接合される貼り合わせウェーハにおいて、
     周端部が面取りされたシリコンウェーハからなる大径部と、
     前記大径部の上に該大径部と同心円状に一体形成され、前記大径部よりも小径に形成された小径部とを備え、
     前記小径部は、側面がウェーハ面に直交する直胴部と、前記直胴部と前記大径部との間において側面が前記ウェーハ面に対し所定角度傾斜した首部とを有し、
     前記直胴部の上面が前記支持ウェーハ上に接合されるよう形成されていることを特徴とする貼り合わせウェーハ。
  2.  前記請求項1に記載された貼り合わせウェーハを支持ウェーハ上に接合し、前記貼り合わせウェーハを研削して薄厚化する積層ウェーハの製造方法であって、
     前記直胴部の上面側を前記支持ウェーハ上に接合するステップと、
     前記大径部を研削して削除するステップと、
     前記小径部の首部を研削して削除するステップと、
     を備えることを特徴とする積層ウェーハの製造方法。
  3.  前記大径部を研削して削除するステップの後における前記貼り合わせウェーハの厚さ寸法をT1とし、前記小径部の首部を研削して削除するステップの後における前記貼り合わせウェーハの厚さ寸法をT2とし、前記大径部の周端部の径方向長さ寸法をW1とした際、
    前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、
     前記貼り合わせウェーハにおける前記小径部の高さ寸法Aを、T1≦A≦300μmに形成し、
     前記小径部の周端部から前記大径部の周端部までの径方向長さBを、W1≦B≦W1+20μmに形成し、
     前記首部の高さ寸法を、0≦C且つT2≦A-Cに形成することを特徴とする請求項2に記載された積層ウェーハの製造方法。
  4.  前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、
     前記貼り合わせウェーハにおける前記首部のウェーハ面に対する傾斜角θを、45°≦θ<90°の範囲に形成することを特徴とする請求項2または請求項3に記載された積層ウェーハの製造方法。
  5.  前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、
     前記貼り合わせウェーハにおける前記首部のウェーハ面に対する傾斜角θを、90°<θ≦110°の範囲に形成することを特徴とする請求項2または請求項3に記載された積層ウェーハの製造方法。
PCT/JP2020/028689 2019-07-31 2020-07-27 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 WO2021020340A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/623,639 US20220319835A1 (en) 2019-07-31 2020-07-27 Lamination wafers and method of producing bonded wafers using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-140880 2019-07-31
JP2019140880A JP7339056B2 (ja) 2019-07-31 2019-07-31 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2021020340A1 true WO2021020340A1 (ja) 2021-02-04

Family

ID=74230677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/028689 WO2021020340A1 (ja) 2019-07-31 2020-07-27 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法

Country Status (4)

Country Link
US (1) US20220319835A1 (ja)
JP (1) JP7339056B2 (ja)
TW (1) TWI743893B (ja)
WO (1) WO2021020340A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263084A (ja) * 2009-05-07 2010-11-18 Sumco Corp Soiウェーハの製造方法
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
JP2015076549A (ja) * 2013-10-10 2015-04-20 株式会社デンソー 半導体基板およびその製造方法
US20160343564A1 (en) * 2015-05-21 2016-11-24 International Business Machines Corporation Edge trim processes and resultant structures
JP2018182146A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜soiウェーハの製造方法および多層膜soiウェーハ
JP2018182144A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜soiウェーハの製造方法および多層膜soiウェーハ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189266B1 (en) * 2000-03-29 2017-04-05 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and soi wafer, and soi wafer
US7378332B2 (en) * 2002-05-20 2008-05-27 Sumitomo Mitsubishi Silicon Corporation Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
EP1855309A4 (en) * 2005-02-28 2010-11-17 Shinetsu Handotai Kk METHOD FOR PRODUCING A BONDED WAFERS AND BONDED WAFER
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263084A (ja) * 2009-05-07 2010-11-18 Sumco Corp Soiウェーハの製造方法
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
JP2015076549A (ja) * 2013-10-10 2015-04-20 株式会社デンソー 半導体基板およびその製造方法
US20160343564A1 (en) * 2015-05-21 2016-11-24 International Business Machines Corporation Edge trim processes and resultant structures
JP2018182146A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜soiウェーハの製造方法および多層膜soiウェーハ
JP2018182144A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜soiウェーハの製造方法および多層膜soiウェーハ

Also Published As

Publication number Publication date
TW202113953A (zh) 2021-04-01
TWI743893B (zh) 2021-10-21
JP7339056B2 (ja) 2023-09-05
US20220319835A1 (en) 2022-10-06
JP2021027062A (ja) 2021-02-22

Similar Documents

Publication Publication Date Title
JP5521582B2 (ja) 貼り合わせウェーハの製造方法
JP2013532587A (ja) ウエハを台形研削するための研削工具
JP6737224B2 (ja) 多層膜soiウェーハの製造方法
JP7412131B2 (ja) 基板処理方法及び基板処理システム
WO2021020340A1 (ja) 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
JP2012222310A (ja) ウェーハの加工方法
TWI804670B (zh) 半導體裝置的製造方法和製造裝置
JP2001223202A (ja) 半導体ウエハの薄層化方法および半導体ウエハの裏面研削装置
JP7412161B2 (ja) 基板処理装置及び基板処理方法
JP2022127060A (ja) シリコンウェーハ及びそれを用いた積層ウェーハの製造方法
JP7398242B2 (ja) 基板処理方法及び基板処理システム
JP6729471B2 (ja) 多層膜soiウェーハの製造方法および多層膜soiウェーハ
JP5912310B2 (ja) ウェーハの加工方法
EP2599118B1 (en) Semiconductor and solar wafers
JP2021068869A (ja) 基板処理方法及び基板処理システム
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP2007013012A (ja) 太陽電池用シリコンウェーハの端面の面取り加工方法
JP7258175B2 (ja) 基板処理方法及び基板処理システム
WO2021172085A1 (ja) 基板処理方法及び基板処理装置
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
WO2021225020A1 (ja) 平面研削方法
CN116246940A (zh) 晶圆处理方法及其系统
JP2007073673A (ja) 半導体基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20847951

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20847951

Country of ref document: EP

Kind code of ref document: A1