JP2007073673A - 半導体基板 - Google Patents
半導体基板 Download PDFInfo
- Publication number
- JP2007073673A JP2007073673A JP2005257817A JP2005257817A JP2007073673A JP 2007073673 A JP2007073673 A JP 2007073673A JP 2005257817 A JP2005257817 A JP 2005257817A JP 2005257817 A JP2005257817 A JP 2005257817A JP 2007073673 A JP2007073673 A JP 2007073673A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- bevel
- chipping
- grinding
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】半導体基板を裏面研削により200μm程度まで薄くしても、その後のハンドリング工程においてチッピングや割れの発生防止効果を十分に得た半導体基板を提供する。
【解決手段】
ベベル端面が半導体基板の表面に対して垂直な面を有する半導体基板であって、ベベル傾斜角度を10°以下とし、ベベル幅が50〜300μmで、かつ、ベベル高さが50μm以下に設定された半導体基板。
【選択図】図1
【解決手段】
ベベル端面が半導体基板の表面に対して垂直な面を有する半導体基板であって、ベベル傾斜角度を10°以下とし、ベベル幅が50〜300μmで、かつ、ベベル高さが50μm以下に設定された半導体基板。
【選択図】図1
Description
本発明は、半導体素子に使用される半導体基板に関し、特に半導体基板端部のベベル形状に特徴を有する半導体基板に関する。
半導体基板は、半導体単結晶のインゴットから枚葉に切り出され、そのままの状態では外周部の端面が角張っており、その後のラッピング工程やポリシング工程等の機械的負荷の大きい工程で、半導体基板の端面にチッピング等が生じ、更には半導体基板が割れたりすることがある。
図5は一般的な従来の半導体基板のベベル形状の外観図である。図5に示したように、半導体基板1の厚みの中央面ライン11に対して対称形状に滑らかな曲線で半導体基板1表面1及び裏面4の端面に面取りを施している。この面取り部分を一般にベベル面21と呼び、基板厚みの中央面11に対して表裏対称としている。この面取りを形成する処理工程がベベリング工程である。
一方、図6は一般的IC製造工程の説明図である。
ベベリング工程を経た半導体基板上に拡散工程で素子を形成した後、半導体基板を個々のチップに切り分けるダイシング工程では、最近ではチップサイズ縮小化が進んでカットする際に、半導体基板が厚すぎてカットし難いとか、チップにした時に裏面の電気抵抗が大きくなるなどの理由により、一般的な約800μmの厚さのウェーハを裏面研削により300μm程度まで薄くしている。この時、裏面側のベベル部はほぼ完全に除去され、裏面側のベベル部は図7に示したように、端部が鋭角となってしまうので、チッピングや半導体基板割れが生じることが多かった。
そこで、チッピングや割れ防止の改良として、半導体基板の平面方向に対してベベル面の裏面を大きく斜めに設け、表裏非対称なベベル形状の半導体基板が提案されている(例えば、特許文献1参照)。
しかしながら、裏面研削後のベベル部の先端が薄く鋭角であり、その後のハンドリング工程においてチッピングや割れの発生が生じ易く十分な改善ではなかった。
特開2001−230166号公報
半導体基板を裏面研削により200μm程度まで薄くしても、その後のハンドリング工程においてチッピングや割れの発生防止効果を十分に得たベベル面形状の半導体基板を得ることを目的とするものである。
上記課題を解決するために、本発明の一態様によれば、ベベル端面が半導体基板の表面に対して垂直な面を有する半導体基板であって、ベベル傾斜角度を10°以下とし、ベベル幅が50〜300μmで、かつ、ベベル高さが50μm以下に設定された半導体基板が提供される。
なお、前記半導体基板は、裏面研削の前後工程でベベル形状が表裏対称であることが好ましい。
本発明によれば、半導体基板を裏面研削により200μm程度まで薄くしても、その後のハンドリング工程において、半導体基板のチッピングや割れの発生を十分に防ぐことができる半導体基板を提供することが出来る。
以下に、本発明の実施の形態にかかる半導体基板について、図面を参照しながら説明する。尚、同一箇所には同一の符号を付して、詳細な説明は省略する。
図1は、本発明の実施形態にかかる半導体基板の略断面図である。半導体基板1の端面には半導体基板表面3に対して垂直な角度をもつ垂直ベベル面2を有し、半導体基板表面3の端部と半導体基板裏面4の端部には、ベベル傾斜角度が10°以下の傾斜ベベル面6が表裏対称に形成されている。
このような半導体基板1に拡散工程や特性チェック工程後に研削面5まで裏面研削すべき部分がハッチングで示されている。
図2は、図1に示す半導体基板の端部Aの拡大図を示している。ベベル高さ7は50μm以下に設定され、ベベル傾斜角度8は10°以下で、ベベル幅10は50〜300μmに設定されている。この半導体基板1の裏面を研削して除去する部分をハッチング部分として示し、裏面研削後の半導体基板厚さ9を有する半導体基板を作製する。
従って、裏面研削面と垂直ベベル面2とが90°を保ち、鋭角とならないので、可能な限り薄くしても、チッピングや割れを防止できる。従って、従来のようにベベル面が鋭角でないので、裏面研削後の半導体基板厚さを200μm以下に作製することが可能となる。
なお、ベベル幅が50μm以下だと、拡散工程に行く前のハンドリング工程でチッピングや割れが生じる可能性が高まるので好ましくない。
以下、本発明を実施例と比較例に基づき更に具体的に説明するが、本発明は下記の実施例により限定されるものではない。
ベベル傾斜角度を10°とし、ベベル幅を50〜300μmの実施例1〜5と、400〜500μmの比較例1〜2に分け、ベベル高さを8.8〜52.8μmの実施例1〜5と、70.4〜88μmの比較例1〜2に分け、各半導体基板を作製した。その後、裏面研削により半導体基板の厚さを200μmまで薄く加工し、半導体基板端部のチッピングと割れの発生率を確認した。
表1に示すように、ベベル幅、ベベル高さが大きくなると、割れが発生しやすくなり、また、チッピングが発生しやすくなることがわかる。
図3に各ベベル高さによる半導体基板端部のチッピングと割れの発生率を示す。ベベル高さが50μm以上となるとチッピングが発生し始まり、ベベル高さが60μm以上となると割れ現象が発生し始まることが判明した。
更に、図4に各ベベル幅による半導体基板端部のチッピングと割れの発生率を示す。ベベル幅が270μm以上となるとチッピングが発生し始まり、ベベル幅が300μmを超えると割れ現象が発生し始まることが判明した。
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組合せてもよい。
1・・・半導体基板、2・・・垂直ベベル面、3・・・半導体基板表面、4・・・半導体基板裏面、5・・・研削面、6・・・傾斜ベベル面、7・・・ベベル高さ、8・・・ベベル傾斜角度、9・・・裏面研削後の半導体基板厚さ、10・・・ベベル幅。
Claims (1)
- ベベル端面が半導体基板の表面に対して垂直な面を有する半導体基板であって、ベベル傾斜角度を10°以下とし、ベベル幅が50〜300μmで、かつ、ベベル高さが50μm以下に設定されたことを特徴とする半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257817A JP2007073673A (ja) | 2005-09-06 | 2005-09-06 | 半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257817A JP2007073673A (ja) | 2005-09-06 | 2005-09-06 | 半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073673A true JP2007073673A (ja) | 2007-03-22 |
Family
ID=37934878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005257817A Pending JP2007073673A (ja) | 2005-09-06 | 2005-09-06 | 半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007073673A (ja) |
-
2005
- 2005-09-06 JP JP2005257817A patent/JP2007073673A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008147412A (ja) | 半導体ウェハ,半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法 | |
TWI248110B (en) | Semiconductor device and manufacturing method thereof | |
JP2012156246A (ja) | 半導体ウェハ及び半導体デバイスウェハ | |
JP5521582B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5298588B2 (ja) | 半導体装置製造用積層シート | |
JP2005123263A (ja) | 半導体ウェハの加工方法 | |
JP2017054861A (ja) | 半導体装置の製造方法 | |
CN110060959B (zh) | 贴合晶片的制造方法 | |
JP2012064656A (ja) | 半導体装置の製造方法 | |
TW201216341A (en) | Semiconductor and solar wafers and method for processing same | |
JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
TW200301931A (en) | Semiconductor wafer and method of manufacturing the same | |
JP4492293B2 (ja) | 半導体基板の製造方法 | |
JP2007073673A (ja) | 半導体基板 | |
JP6729471B2 (ja) | 多層膜soiウェーハの製造方法および多層膜soiウェーハ | |
JP2001230166A (ja) | 半導体基板およびその製造方法 | |
JP5181209B2 (ja) | 半導体ウエハのダイシング方法 | |
JP2005243947A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2005088455A (ja) | ダイヤモンドスクライバー | |
JP7339056B2 (ja) | 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 | |
JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
US20230197476A1 (en) | Semiconductor manufacturing apparatus | |
TWI846277B (zh) | 具有矽及iii-n層之半導體晶圓的製造方法 | |
CN110534423B (zh) | 半导体器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |