JP2001230166A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JP2001230166A JP2001230166A JP2000039606A JP2000039606A JP2001230166A JP 2001230166 A JP2001230166 A JP 2001230166A JP 2000039606 A JP2000039606 A JP 2000039606A JP 2000039606 A JP2000039606 A JP 2000039606A JP 2001230166 A JP2001230166 A JP 2001230166A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- bevel
- manufacturing
- present
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 ウェハ割れやチッピングが生ずることを防止
する、周辺部にベベル部を持つ半導体基板およびその製
造方法を得る。 【解決手段】 周辺部をべべル処理した半導体基板１で
あって、前記周辺部のベベル形状面は、その平面方向
が、前記半導体基板１の平面方向に対して、斜めに設定
された半導体基板とする。
する、周辺部にベベル部を持つ半導体基板およびその製
造方法を得る。 【解決手段】 周辺部をべべル処理した半導体基板１で
あって、前記周辺部のベベル形状面は、その平面方向
が、前記半導体基板１の平面方向に対して、斜めに設定
された半導体基板とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子に使用
される、半導体基板およびその製造方法に関し、特に半
導体基板の端部のベベル形状に関するものである。
される、半導体基板およびその製造方法に関し、特に半
導体基板の端部のベベル形状に関するものである。
【０００２】
【従来の技術】一般に、半導体基板は、半導体単結晶の
インゴットから切り出され、基板の端面が切り出し状態
の場合は、基板の端面が角張っている。このため、半導
体基板をハンドリング時に、半導体基板端面にチッピン
グ等が生じ、発埃源となったり、あるいは、半導体基板
端面に応力が集中し、転位などの結晶欠陥が起こった
り、更には、半導体基板が割れたりすることがあった。
インゴットから切り出され、基板の端面が切り出し状態
の場合は、基板の端面が角張っている。このため、半導
体基板をハンドリング時に、半導体基板端面にチッピン
グ等が生じ、発埃源となったり、あるいは、半導体基板
端面に応力が集中し、転位などの結晶欠陥が起こった
り、更には、半導体基板が割れたりすることがあった。
【０００３】図４は、上記の問題点を解決した、従来の
半導体基板の片方の断面図である。図４に示したよう
に、半導体基板１の端面に、半導体基板の厚みの中央面
ライン６に対して対象形状に、なめらかな曲線による、
面取りを施している。上記の面取り部分を、一般に、ベ
ベル面２１と呼び、通常、ベベル面２１は、基板厚みの
中央面に対して、表裏で対称としている。また、この面
取り部分を形成する処理工程を、通常ベベリングと呼
ぶ。
半導体基板の片方の断面図である。図４に示したよう
に、半導体基板１の端面に、半導体基板の厚みの中央面
ライン６に対して対象形状に、なめらかな曲線による、
面取りを施している。上記の面取り部分を、一般に、ベ
ベル面２１と呼び、通常、ベベル面２１は、基板厚みの
中央面に対して、表裏で対称としている。また、この面
取り部分を形成する処理工程を、通常ベベリングと呼
ぶ。
【０００４】また、図３は、一般のＩＣの製造工程の説
明図であり、その前工程に半導体基板の加工工程があ
る。
明図であり、その前工程に半導体基板の加工工程があ
る。
【０００５】半導体基板上に素子を形成した後、半導体
基板を個々のチップに切り分けるダイシング工程では、
半導体基板が厚すぎてカットが難しいとか、チップにし
た時に裏面の電気抵抗が大きくなるなどに理由により、
裏面研削（機械研磨）により６００〜７００［μｍ］の
厚さのウェハを３００［μｍ］程度まで薄くする。この
時、裏面側のベベル部は、ほぼ完全に除去され、裏面側
の端面は、図５に示したように、べべリング前の状態に
戻ってしまう。そこで、このような場合は、必要に応じ
て再度ベベリングを行うのが一般的である。
基板を個々のチップに切り分けるダイシング工程では、
半導体基板が厚すぎてカットが難しいとか、チップにし
た時に裏面の電気抵抗が大きくなるなどに理由により、
裏面研削（機械研磨）により６００〜７００［μｍ］の
厚さのウェハを３００［μｍ］程度まで薄くする。この
時、裏面側のベベル部は、ほぼ完全に除去され、裏面側
の端面は、図５に示したように、べべリング前の状態に
戻ってしまう。そこで、このような場合は、必要に応じ
て再度ベベリングを行うのが一般的である。
【０００６】
【発明が解決しようとする課題】従来の半導体基板に
は、以下の問題点があった。即ち、裏面研削後の厚さ３
００［μｍ］程度の半導体シリコン基板の機械的強度
は、厚さ６００〜７００［μｍ］の場合に比べて著しく
低下しているが、ウェハ裏面側では、裏面研削によりベ
ベルが除去されてしまっている。このため、後のハンド
リング等により、裏面側端面においてウェハ割れやチッ
ピングが生じることがある。また、基板製造工程と併せ
て２回のべべリングを行うことになり無駄が多い。
は、以下の問題点があった。即ち、裏面研削後の厚さ３
００［μｍ］程度の半導体シリコン基板の機械的強度
は、厚さ６００〜７００［μｍ］の場合に比べて著しく
低下しているが、ウェハ裏面側では、裏面研削によりベ
ベルが除去されてしまっている。このため、後のハンド
リング等により、裏面側端面においてウェハ割れやチッ
ピングが生じることがある。また、基板製造工程と併せ
て２回のべべリングを行うことになり無駄が多い。
【０００７】従って、本発明の目的は、ウェハ割れやチ
ッピングが生ずることを防止する、周辺部にベベル部を
持つ半導体基板およびその製造方法を提供することであ
る。
ッピングが生ずることを防止する、周辺部にベベル部を
持つ半導体基板およびその製造方法を提供することであ
る。
【０００８】
【課題を解決するための手段】本発明の半導体基板は、
半導体基板を個々のチップに切り分けるダイシング工程
で行われる裏面研削後においても、裏面側のベベル部が
残存する様な、ベベル部を形成された半導体基板である
ことを特徴としている。
半導体基板を個々のチップに切り分けるダイシング工程
で行われる裏面研削後においても、裏面側のベベル部が
残存する様な、ベベル部を形成された半導体基板である
ことを特徴としている。
【０００９】本発明は、厚み方向の中心面に対し、ベベ
ル形状が非対称であることを特徴としている。
ル形状が非対称であることを特徴としている。
【００１０】本発明は、べべリング工程において、上記
裏面研削工程における裏面側取り代に依存して、表面側
と裏面側の面取りの割合を変えることを特徴としてい
る。
裏面研削工程における裏面側取り代に依存して、表面側
と裏面側の面取りの割合を変えることを特徴としてい
る。
【００１１】本発明は、べべリング工程において、表面
側の取り代を裏面側に比べて少なくすることを特徴とし
ている。
側の取り代を裏面側に比べて少なくすることを特徴とし
ている。
【００１２】即ち、本発明は、周辺部をべべル処理した
半導体基板であって、前記周辺部のベベル形状面は、そ
の平面方向が、前記半導体基板の平面方向に対して、斜
めに設定された半導体基板である。
半導体基板であって、前記周辺部のベベル形状面は、そ
の平面方向が、前記半導体基板の平面方向に対して、斜
めに設定された半導体基板である。
【００１３】また、本発明は、前記半導体基板のベベル
形状面が、平坦面である半導体基板である。
形状面が、平坦面である半導体基板である。
【００１４】また、本発明は、前記半導体基板のベベル
形状面が、半導体基板の肉厚面側に湾曲した面である半
導体基板である。
形状面が、半導体基板の肉厚面側に湾曲した面である半
導体基板である。
【００１５】また、本発明は、 前記半導体基板は、そ
の材質をシリコンとする半導体基板である。
の材質をシリコンとする半導体基板である。
【００１６】また、本発明は、前記半導体基板は、その
材質をガリウム砒素とする半導体基板である。
材質をガリウム砒素とする半導体基板である。
【００１７】また、本発明は、周辺部をべべル処理する
半導体基板製造方法であって、前記周辺部のベベル形状
面を、その平面方向が、前記半導体基板の平面方向に対
して、斜めとなるように設定する半導体基板の製造方法
である。
半導体基板製造方法であって、前記周辺部のベベル形状
面を、その平面方向が、前記半導体基板の平面方向に対
して、斜めとなるように設定する半導体基板の製造方法
である。
【００１８】また、本発明は、前記ベベル形状面を、平
坦面とする半導体基板の製造方法である。
坦面とする半導体基板の製造方法である。
【００１９】また、本発明は、前記ベベル形状面を、半
導体基板の肉厚面側に湾曲させる半導体基板の製造方法
である。
導体基板の肉厚面側に湾曲させる半導体基板の製造方法
である。
【００２０】
【実施例】本発明の実施例による半導体基板およびその
製造方法について、以下に説明する。
製造方法について、以下に説明する。
【００２１】（実施例１）図１は、本発明の実施例１に
よる半導体基板の片側の断面図である。ベベル面２ａを
図１に示したように、裏面研削における研削量に応じ
て、表面側と裏面側の面取り領域を変えている。これに
より、裏面研削後においても裏面側ベベル面が全て除去
されてしまうということはなく、ベベル部の一部が残存
している。
よる半導体基板の片側の断面図である。ベベル面２ａを
図１に示したように、裏面研削における研削量に応じ
て、表面側と裏面側の面取り領域を変えている。これに
より、裏面研削後においても裏面側ベベル面が全て除去
されてしまうということはなく、ベベル部の一部が残存
している。
【００２２】表１は、それぞれ従来と本発明のベベル形
状を有するウェハについて、ダイシング完了時のウェハ
外周部チッピングとウェハ割れの発生率である。
状を有するウェハについて、ダイシング完了時のウェハ
外周部チッピングとウェハ割れの発生率である。
【００２３】
【表１】
【００２４】表１より、チッピングおよびウェハ割れ発
生率が低下することが分かる。
生率が低下することが分かる。
【００２５】（実施例２）また、図２は、本発明の実施
例２による半導体基板の片側の断面図ある。先の図１で
は、裏面研削後の裏面とベベル面２ａが不連続であるた
め、裏面とベベル面の境界でチッピングが生じる可能性
がまだ残っていた。
例２による半導体基板の片側の断面図ある。先の図１で
は、裏面研削後の裏面とベベル面２ａが不連続であるた
め、裏面とベベル面の境界でチッピングが生じる可能性
がまだ残っていた。
【００２６】しかし、ベベル形状を図２のごとくベベル
面２ｂとすることにより、裏面研削後においても裏面と
ベベル面２ｂが滑らかに接続されるため、この部分にお
いてチッピングは生じ難くなる。
面２ｂとすることにより、裏面研削後においても裏面と
ベベル面２ｂが滑らかに接続されるため、この部分にお
いてチッピングは生じ難くなる。
【００２７】以上、本発明によれば、裏面研削後のウェ
ハ裏面においてもベベルが残存し、後のハンドリング等
により生じる裏面側端面におけるウェハ割れやチッピン
グを抑制することができる。また、裏面研削後にべべリ
ングを行う必要がなくなり、べべリングが1回で済むよ
うな半導体基板およびその製造方法を得ることができ
る。
ハ裏面においてもベベルが残存し、後のハンドリング等
により生じる裏面側端面におけるウェハ割れやチッピン
グを抑制することができる。また、裏面研削後にべべリ
ングを行う必要がなくなり、べべリングが1回で済むよ
うな半導体基板およびその製造方法を得ることができ
る。
【００２８】
【発明の効果】以上、本発明によれば、ウェハ割れやチ
ッピングが生ずることを防止する、周辺部にベベル部を
持つ半導体基板およびその製造方法を提供することがで
きる。
ッピングが生ずることを防止する、周辺部にベベル部を
持つ半導体基板およびその製造方法を提供することがで
きる。
【図１】本発明による実施例１の半導体基板の概観図。
【図２】本発明による実施例２の半導体基板の概観図。
【図３】一般のＩＣの製造工程の説明図。
【図４】従来の半導体基板の概観図。
【図５】従来の半導体基板の研磨処理工程の説明図。
１ 半導体基板 ２ａ，２ｂ，２１ ベベル面 ３ 半導体基板表面 ４ 半導体基板裏面 ５ 研磨面 ６ 半導体基板の厚みの中央面ライン
Claims (8)
- 【請求項１】 周辺部をべべル処理した半導体基板であ
って、前記周辺部のベベル形状面は、その平面方向が、
前記半導体基板の平面方向に対して、斜めに設定された
ことを特徴とする半導体基板。 - 【請求項２】 前記半導体基板のベベル形状面が、平坦
面であることを特徴とする請求項１記載の半導体基板。 - 【請求項３】 前記半導体基板のベベル形状面が、半導
体基板の肉厚面側に湾曲した面であることを特徴とする
請求項１記載の半導体基板。 - 【請求項４】 前記半導体基板は、その材質をシリコン
とすることを特徴とする請求項１または３のいずれかに
記載した半導体基板。 - 【請求項５】 前記半導体基板は、その材質をガリウム
砒素とすることを特徴とする請求項１または３のいずれ
かに記載した半導体基板。 - 【請求項６】 周辺部をべべル処理する半導体基板製造
方法であって、前記周辺部のベベル形状面を、その平面
方向が、前記半導体基板の平面方向に対して、斜めとな
るように設定することを特徴とする半導体基板の製造方
法。 - 【請求項７】 前記ベベル形状面を、平坦面とすること
を特徴とする請求項５記載の半導体基板の製造方法。 - 【請求項８】 前記ベベル形状面を、半導体基板の肉厚
面側に湾曲させることを特徴とする請求項５記載の半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000039606A JP2001230166A (ja) | 2000-02-17 | 2000-02-17 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000039606A JP2001230166A (ja) | 2000-02-17 | 2000-02-17 | 半導体基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230166A true JP2001230166A (ja) | 2001-08-24 |
Family
ID=18563148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000039606A Pending JP2001230166A (ja) | 2000-02-17 | 2000-02-17 | 半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001230166A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9355852B2 (en) | 2013-07-11 | 2016-05-31 | Mitsubish Electric Corporation | Method for manufacturing semiconductor device |
| JP2017117958A (ja) * | 2015-12-24 | 2017-06-29 | キヤノン株式会社 | インプリント装置、情報処理装置および物品製造方法 |
| US9793120B2 (en) | 2015-06-16 | 2017-10-17 | Toshiba Memory Corporation | Device substrate, method of manufacturing device substrate, and method of manufacturing semiconductor device |
-
2000
- 2000-02-17 JP JP2000039606A patent/JP2001230166A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9355852B2 (en) | 2013-07-11 | 2016-05-31 | Mitsubish Electric Corporation | Method for manufacturing semiconductor device |
| US9793120B2 (en) | 2015-06-16 | 2017-10-17 | Toshiba Memory Corporation | Device substrate, method of manufacturing device substrate, and method of manufacturing semiconductor device |
| US10192741B2 (en) | 2015-06-16 | 2019-01-29 | Toshiba Memory Corporation | Device substrate, method of manufacturing device substrate, and method of manufacturing semiconductor device |
| JP2017117958A (ja) * | 2015-12-24 | 2017-06-29 | キヤノン株式会社 | インプリント装置、情報処理装置および物品製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5110764A (en) | Method of making a beveled semiconductor silicon wafer | |
| US5756399A (en) | Process for making semiconductor wafer | |
| US8435417B2 (en) | Method of manufacturing semiconductor device | |
| JPS5958827A (ja) | 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 | |
| JP2003229384A (ja) | 半導体装置の製造方法 | |
| JPH04276645A (ja) | 化合物半導体ウエーハのダイシング方法 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JPH0624200B2 (ja) | 半導体デバイス用基板の加工方法 | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| JP2004140179A (ja) | 半導体装置及びその製造方法 | |
| US7214568B2 (en) | Semiconductor device configured for reducing post-fabrication damage | |
| TW200301931A (en) | Semiconductor wafer and method of manufacturing the same | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| JP2001230166A (ja) | 半導体基板およびその製造方法 | |
| JP2588326B2 (ja) | 半導体ウエーハの製造方法 | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JPH06314676A (ja) | 半導体ウエハ | |
| JP2000331898A (ja) | ノッチ付半導体ウエハ | |
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
| TWI810847B (zh) | 磷化銦基板 | |
| JP2004111799A (ja) | 半導体チップの製造方法 | |
| JP2002052448A (ja) | 半導体ウェハおよびその加工方法 | |
| JP2001203177A (ja) | 半導体ウエハ | |
| JP2001297957A (ja) | 化合物半導体ウェハ |