JPS5958827A - 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 - Google Patents

半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置

Info

Publication number
JPS5958827A
JPS5958827A JP57169105A JP16910582A JPS5958827A JP S5958827 A JPS5958827 A JP S5958827A JP 57169105 A JP57169105 A JP 57169105A JP 16910582 A JP16910582 A JP 16910582A JP S5958827 A JPS5958827 A JP S5958827A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
bevel
fringe
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57169105A
Other languages
English (en)
Inventor
Kiyoshi Hisatomi
久富　清志
Shinzaburo Iwabuchi
岩「淵」　真三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57169105A priority Critical patent/JPS5958827A/ja
Priority to US06/536,263 priority patent/US4588473A/en
Priority to DE19833335116 priority patent/DE3335116A1/de
Publication of JPS5958827A publication Critical patent/JPS5958827A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はシリコン、サファイヤ或いはヒ化ガリウム等か
らなる半導体ウェーハと、その製造方法及び製造装置に
関する。
〔発明の技術的背景〕
ＬＳＩなどの大集積回路を製作する材料である半導体ウ
ェーハは一般に第１図に示す如き順序に従って製造して
いる。
即ち、第１図（Ａ）に示すシリコンなどの単結晶棒１か
らダイヤモンドカッターなどを用いて第１図（Ｂ）に示
すヌライヌＩａを切υ出し、これを第１図（０）に示す
ようにラッピングしてワエー・２とし、第１図（Ｄ）に
示すようにベベル加工を施す。ここでベベル加工を行な
うには第２図に示すベベル装置３を用いて行なう。つま
りベベル装ｈ３ｔまステンレヌ或いはニッケル等からな
る台金４の上面に両側を傾斜面とした凹部５を形成し、
この凹部５の表面にダイヤモンド６・・・６をニッケル
メッキして付着させ、４−５０〜１００程度のメツシュ
の砥石面とし゛　ている。而して、上記凹部５に回転す
るクエーノ・２のエツジ部を押し当てて研削しベベル加
工を施す。
次いで第１図（Ｅ）に示す如く、ウエーノＳ２の上面２
ａ、下面２ｂ及びベベル面２Ｃの全てを硝酸とフッ酸の
混液等によってエツチングし、カッター跡等を除去して
平滑面とし、更に第１図（Ｆ）に示すように上面２ａと
下面２ｂのみヲ鏡面仕上げしこレヲ後ノテバイヌプロセ
ヌに供する半導体ウェーハ７としている。
〔背景技術の問題点〕
上記の如く、従来にあっては、ウエーノ・のエツジ部を
ベベル加工することで、ウエーノ１製作時及びテバイヌ
製作時にウェーノーエツジ部で発生するチップ、欠けを
減少させ、ひいてはウェー７１製作歩貿、デバイス歩留
を向上せしめるようにしている。
しかしながら従来のクエーノ・はベベル加工を施した面
を後に鏡面仕上げぜずに、砥石で研削した後化学エツチ
ングしたまま残している。そのためベベル面には凹凸及
び破砕層が残っており、このウェーハを辿常のデバイス
プロセス、例えば酸化膜を形成し次いでチツ化シリコン
或いはポリシリコンの蒸着工程を経るようにした場合、
ベベル面に８考写真に示す如きチツ化シリコン等のデン
ドライト結晶が発生する場合がある。斯るデンドライト
結晶は、デバイスプロセスの途中で、キャリヤ、操作治
具、石英等と接触して粉々となり、また下地でおるＳｉ
Ｏ□のエツチング時に一部とれて微粒子となり、これが
ウエーノ・表面に付着し、デバイスの製作歩留を低下せ
しめている。またデンドライト結晶が成長しない場合に
おいてもプロセス途中で、ベベル部は、キャリア、操作
治具、石英等と接触し、Ｓ１クズ、８１Ｎ、　５ｉ０２
　　等のクズが発生する。
〔発明の目的〕
本発明は上記従来の欠点を改善すべくなされたものであ
り、その目的とするところは、チツ化シリコン、ポリシ
リコンなどの蒸着に際して、ベベル面にデンドライト結
晶が生じないようにまたキャリア、操作治具、石英等と
ベベル面が接しＳ１クズ、ＳｉＮ　、　　ＳｉＯ２’ｆ
４＝のクズが出ないようにして、デバイス製作歩留の向
上を図り得る半導体ウェーハ、及びこの半導体ウェーハ
の製造方法と製造装置を提供するにある。
〔発明の概要〕
上記目的を達成すべく本発明は、半導体の単結晶棒から
切り田した半導体ウェーハのエツジ部をベベル加工する
とともに、仁のベベル加工し′ｆＣ，面をも曲の表面と
同様に研磨布によって鏡面仕上げしたことをその要旨と
している。
〔発明の実施例〕
以下に本発明の実施の一例を第３図及び第４図に基いて
詳述する。
第３図は本発明に係る半導体ウェーハな製造する装置を
示すものであり、回転装置としてのモータ８の回転軸９
の先端部にはウェーハ固定治具１０を設け、この固定治
具１０によって半導体ウェーハ２を支持している。
そして、上記モータ８の近傍には研磨用台金４を配設し
ている。この台金４の上面にはベベル加工されたウェー
ハ２のエツジ部１１が臨む凹部１２金形成し、更にとの
凹部１２表面に鏡面仕上用の研磨布１３を貼設している
。
而して、モータ８を駆動せしめて半導体ウェーハ２を回
転させると、化学エツチング即ちケミカルポリッシュし
てもなお小さな凹凸及び破砕層が残るエツジ部１１のベ
ベル面１１ａは平滑な鏡面となる。
第４図は別実施例を示すものであシ、回転装置としての
一対のターンテーブル１４．１４の相対向する面には鏡
面仕上げ用の研磨布１５．１５を貼設している。そして
上記ターンテーブル１４．１４間に臨むキャリヤ１６．
１６の端部にも研磨布１７．１７を設け、この研磨布１
７で半導体ウェーハのベベル加工されたエツジ部１１を
つつみ込むようにしている。
而してターンテーブル１４．１４’ｉ回転せしめること
で半導体ウェーハ２がその表面及び下面を研磨布１５．
１５でミラーポリッシュされながら回転する。
すると半導体ウェーハ２のエツジ部１１はキャリャ１６
に取り付けた研磨布によってミラーポリッシュされ、半
導体ウェーハ２の全表面が一工程で鏡面仕上けされるこ
ととなる。
このように鏡面仕上げしたベベル面には、チツ化シリコ
ン或いはポリシリコンの蒸着時にデンドライト結晶が発
生しないことが実験によって確認された。
〔発明の効果〕
以上の説明で明らかな如く、本発明に係る半導体ウェー
ハはベベル面をも鏡面仕上げしたので、ウェーハ製作時
及びこのウェーハからデバイスを製作する際にエツジ部
にチップ、欠けが生じることがなく且つチツ化シリコン
、ポリシリコンの蒸着時にベベル面にデンドライト結晶
が成長しに〈〈、また、凹凸の８１．ＳｉＮ等がその後
のデバイヌプロセヌにおいて微粒子が発生せず高デバイ
ス歩留を得ることができる。
そして本発明に係る製造方法及び製造装置によれば、単
に研磨用台金、ターンテーブル、或いはキャリヤ等に研
磨布を貼り付けるだけで上記の半導体ウェーハを得るこ
とができる等多くの利点な有する。
【図面の簡単な説明】
第１図（Ａ）乃至（巧は従来のウエーノ・の製造１提順
序を示す図、第２図は従来のベベル装置の側面図、第３
図は本発明に係る半導体ウェーハ製造装置の側面図、第
４図は別実施例を示す側面図である。 １・・・単結晶半纏体枠、２・・・半導体ウェーハ。 ４・・・研磨装置、８．１４・・・回転装置、１１・・
・エツジ部。 １１ａ・・・ベベル面、１３．１５．１７・・・研磨布
。 出願人代理人　　猪　股　　　清

Claims (1)

  1. 【特許請求の範囲】 １、エツジ部に鏡面仕上げされたベベル面を形成したこ
    とを特徴とする半導体ウェーハ。 ＆単結晶半導体棒から薄片を切離してラッピングした後
    、エツジ部にベベル加工を施し、次いで表面を化学加工
    した後、上記ベベル加工を施したエツジ部を鏡面仕上げ
    するようにしたことを特徴とする半導体ウェーへの製造
    方法。 ３、半導体ウェーハを回転せしめる回転装置と、この回
    転装置の近傍に設けられ、回転するウェーハのエツジ部
    を鏡面仕上する研磨布を貼設してなる研磨装置とからな
    る半導体ウェーハの製造装置。
JP57169105A 1982-09-28 1982-09-28 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 Pending JPS5958827A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57169105A JPS5958827A (ja) 1982-09-28 1982-09-28 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置
US06/536,263 US4588473A (en) 1982-09-28 1983-09-27 Semiconductor wafer process
DE19833335116 DE3335116A1 (de) 1982-09-28 1983-09-28 Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57169105A JPS5958827A (ja) 1982-09-28 1982-09-28 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP3185592A Division JP2588326B2 (ja) 1991-06-29 1991-06-29 半導体ウエーハの製造方法
JP3185593A Division JP2642538B2 (ja) 1991-06-29 1991-06-29 半導体ウエーハの製造装置

Publications (1)

Publication Number Publication Date
JPS5958827A true JPS5958827A (ja) 1984-04-04

Family

ID=15880393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57169105A Pending JPS5958827A (ja) 1982-09-28 1982-09-28 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置

Country Status (3)

Country Link
US (1) US4588473A (ja)
JP (1) JPS5958827A (ja)
DE (1) DE3335116A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107520A (ja) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> 半導体基板
JPS6420961A (en) * 1987-07-15 1989-01-24 Toshiba Ceramics Co Chamfering method
JPS6420959A (en) * 1987-07-15 1989-01-24 Toshiba Ceramics Co Chamfering device
JPH0513388A (ja) * 1991-06-29 1993-01-22 Toshiba Corp 半導体ウエーハの製造方法
US6722964B2 (en) 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1229640B (it) * 1987-06-29 1991-09-04 S G S Microelettronica S P A O Processo di conformazione del bordo di fette di materiale semiconduttore e relativa apparecchiatura
US4789424A (en) * 1987-12-11 1988-12-06 Frank Fornadel Apparatus and process for optic polishing
US4826563A (en) * 1988-04-14 1989-05-02 Honeywell Inc. Chemical polishing process and apparatus
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
US4885051A (en) * 1989-03-16 1989-12-05 Bell Communications Research, Inc. Optically controlled dimpler for preparation of ultrathin samples
DE3929484A1 (de) * 1989-09-05 1991-03-14 Wacker Chemitronic Verfahren zum zweiseitigen chemomechanischen polieren von halbleiterscheiben, sowie vorrichtung zu seiner durchfuehrung und dadurch erhaeltliche halbleiterscheiben
US5128281A (en) * 1991-06-05 1992-07-07 Texas Instruments Incorporated Method for polishing semiconductor wafer edges
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
DE69306049T2 (de) * 1992-06-19 1997-03-13 Rikagaku Kenkyusho Vorrichtung zum Schleifen von Spiegeloberfläche
US5424224A (en) * 1993-01-19 1995-06-13 Texas Instruments Incorporated Method of surface protection of a semiconductor wafer during polishing
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
DE4325518A1 (de) * 1993-07-29 1995-02-02 Wacker Chemitronic Verfahren zur Glättung der Kante von Halbleiterscheiben
US5595522A (en) * 1994-01-04 1997-01-21 Texas Instruments Incorporated Semiconductor wafer edge polishing system and method
US5733175A (en) * 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5607341A (en) * 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5516125A (en) * 1994-11-30 1996-05-14 Texas Instruments Incorporated Baffled collet for vacuum pick-up of a semiconductor die
TW308561B (ja) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
JP3379097B2 (ja) * 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
US5792566A (en) * 1996-07-02 1998-08-11 American Xtal Technology Single crystal wafers
US6267646B1 (en) * 1998-04-10 2001-07-31 Kabushiki Kaisha Toshiba Polishing machine
JPH11291165A (ja) * 1998-04-10 1999-10-26 Toshiba Corp 研磨装置及び研磨方法
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP3329288B2 (ja) 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
DE10081456B9 (de) * 1999-05-17 2016-11-03 Kashiwara Machine Mfg. Co., Ltd. Vorrichtung zum doppelseitigen Polieren
US6716722B1 (en) * 1999-07-15 2004-04-06 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
US6514423B1 (en) 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing
US7067015B2 (en) * 2002-10-31 2006-06-27 Texas Instruments Incorporated Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
GB0417766D0 (en) * 2004-08-10 2004-09-08 Transense Technologies Plc Improvements in the construction of saw devices
US8192822B2 (en) * 2008-03-31 2012-06-05 Memc Electronic Materials, Inc. Edge etched silicon wafers
JP2012509599A (ja) * 2008-11-19 2012-04-19 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 半導体ウェーハのエッジを剥離する方法及びシステム
DE102008063228A1 (de) 2008-12-22 2010-06-24 Peter Wolters Gmbh Vorrichtung zur beidseitigen schleifenden Bearbeitung flacher Werkstücke
US8647171B2 (en) * 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8740668B2 (en) * 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8602842B2 (en) * 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8500515B2 (en) 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP7052573B2 (ja) * 2018-06-06 2022-04-12 東京エレクトロン株式会社 塗布膜形成装置及び塗布膜形成装置の調整方法
CN109877700A (zh) * 2019-01-21 2019-06-14 珠海市协宇电子有限公司 一种新的低成本镜面铝的生产工艺
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121643A (en) * 1979-03-13 1980-09-18 Toshiba Corp Fabricating method of semiconductor element
JPS5732638A (en) * 1980-08-07 1982-02-22 Hitachi Cable Ltd Mirror finish grinding method of semiconductor wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3951728A (en) * 1974-07-30 1976-04-20 Hitachi, Ltd. Method of treating semiconductor wafers
US4031667A (en) * 1976-03-29 1977-06-28 Macronetics, Inc. Apparatus for contouring edge of semiconductor wafers
JPS52132497A (en) * 1976-04-28 1977-11-07 Nec Corp Device for grinding both opposite surfaces of wafer
JPS5338594A (en) * 1976-09-20 1978-04-08 Rakuton Kagaku Kougiyou Kk Baits for angling
GB1534389A (en) * 1977-08-24 1978-12-06 Mo Yysshee Tekh Uchilis Im Ne Method and planetary-type lapping machine for lapping a group of workpieces
JPS55113332A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121643A (en) * 1979-03-13 1980-09-18 Toshiba Corp Fabricating method of semiconductor element
JPS5732638A (en) * 1980-08-07 1982-02-22 Hitachi Cable Ltd Mirror finish grinding method of semiconductor wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107520A (ja) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> 半導体基板
JPS6420961A (en) * 1987-07-15 1989-01-24 Toshiba Ceramics Co Chamfering method
JPS6420959A (en) * 1987-07-15 1989-01-24 Toshiba Ceramics Co Chamfering device
JPH0513388A (ja) * 1991-06-29 1993-01-22 Toshiba Corp 半導体ウエーハの製造方法
US6722964B2 (en) 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
US6935932B2 (en) 2000-04-04 2005-08-30 Ebara Corporation Polishing apparatus and method
US7108589B2 (en) 2000-04-04 2006-09-19 Ebara Corporation Polishing apparatus and method

Also Published As

Publication number Publication date
US4588473A (en) 1986-05-13
DE3335116C2 (ja) 1990-10-31
DE3335116A1 (de) 1984-03-29

Similar Documents

Publication Publication Date Title
JPS5958827A (ja) 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
US20010039119A1 (en) Semiconductor wafer and method for fabrication thereof
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
KR20020019045A (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
JP3328193B2 (ja) 半導体ウエーハの製造方法
JPH04115528A (ja) 半導体素子の製造方法
US6465328B1 (en) Semiconductor wafer manufacturing method
JPS6296400A (ja) ウエハの製造方法
JP3352902B2 (ja) 貼り合わせ基板の作製方法
JP2588326B2 (ja) 半導体ウエーハの製造方法
JP4224871B2 (ja) 半導体基板の製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JPH044742B2 (ja)
JP2642538B2 (ja) 半導体ウエーハの製造装置
JP2504859B2 (ja) 透過電子顕微鏡試料の作製方法
WO1997027621A9 (en) Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
WO1997027621A1 (en) Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
JPS6381934A (ja) ウエハおよびその製造方法
JPS62181869A (ja) 半導体ウエハの研磨方法
JP2002043257A (ja) ワークの研磨方法
JP2719276B2 (ja) 張り合わせｓｏｉウェーハの製法
JPH02178927A (ja) 板面体の研磨方法
JPH09213593A (ja) 接着基板及びその製造方法
JPH0254552A (ja) 誘電体分離基板の製造方法