DE3335116A1 - Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung - Google Patents

Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung

Info

Publication number
DE3335116A1
DE3335116A1 DE19833335116 DE3335116A DE3335116A1 DE 3335116 A1 DE3335116 A1 DE 3335116A1 DE 19833335116 DE19833335116 DE 19833335116 DE 3335116 A DE3335116 A DE 3335116A DE 3335116 A1 DE3335116 A1 DE 3335116A1
Authority
DE
Germany
Prior art keywords
semiconductor
polishing
edges
semiconductor wafers
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833335116
Other languages
English (en)
Other versions
DE3335116C2 (de
Inventor
Kiyoshi Hisatomi
Masaburo Yokohama Kanagawa Iwabuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3335116A1 publication Critical patent/DE3335116A1/de
Application granted granted Critical
Publication of DE3335116C2 publication Critical patent/DE3335116C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

TOKYO SHIBAURA DENKI KABUSHIKI KAISHA KAWASAKI-SHI / JAPAN
Halbleiterplättchen sowie Verfahren und Vorrichtung zu 0 ihrer Herstellung
Die Erfindung bezieht sich allgemein auf Halbleiterplättchen, auch Chips genannt, und betrifft besonders HaIbleiterplättchen aus Silicium, Saphir und Galliumarsenid sowie ein Verfahren zu deren Herstellung und eine dazu verwendbare Vorrichtung.
Halbleiterplättchen, die man bei der Herstellung integrierter Schaltungen (IC) verwendet, werden manchmal bei der Handhabung an ihren Kanten abgestoßen. Aus diesem Grunde ist es üblich, die Kanten der Halbleiterplättchen zu brechen. Man kann dadurch verhindern, daß die Ränder der Halbleiterplättchen absplittern, wenn sie mit anderen Gegenständen zusammenstoßen.
Wenn jedoch durch Schleifen oder Polieren die Kanten gebrochen werden, werden darauf Dendritkristalle hervorgerufen. Diese Kristalle selbst brechen oder verursachen das Brechen anderer Gegenstände, mit denen sie zufällig in Berührung kommen, so daß ein sog. Staub erzeugt wird, der z.B. aus Siliciumpartikeln besteht. Es bedarf keiner weiteren Ausführungen zu verstehen, daß derartige Staubpartikel bei der weiteren Herstellung von Halbleiterelementen Anlaß zu Schwierigkeiten geben.
Der Erfindung liegt das Ziel zugrunde, die mit den bisherigen Produktionsvorgängen verbundenen Mangel zu beseitigen, so daß die Aufgabe besteht, Halbleiterplättchen zu schaffen, die eine Verbesserung der Produktionsbedingungen elektronischer Einrichtungen bringen, indem die Bildung von Dendritkristallen auf den gebrochenen oder abgeschrägten Oberflächen der Halbleiterplättchen vermieden
n wird, wobei weiterhin eine Berührung zwischen Gegenständen wie einem Träger und den abgeschrägten Flächen vermieden wird, wodurch Verunreinigungen wie Staubpartikel aus Si, SiN oder SiO2 hervorgebracht werden könnten.
Des weiteren liegt der Erfindung die Aufgabe zugrunde, 15
ein Verfahren zur Herstellung derartiger Halbleiterplättchen und eine dieses Verfahren ausführende Vorrichtung zu schaffen.
Zur Lösung obiger Aufgabe wird zum einen ein Verfahren •geschaffen, bei dem der Kantenbereich jedes einzelnen Halbleiterplättchens, das von einem Einkristallstab geschnitten worden ist, mechanisch gebrochen oder abgeschrägt wird und daß darüber hinaus die gebrochenen Flächen ein Spiegelfinish erhalten, genauso wie die anderen 25
Flächen des Plättchens, was durch Schwabbeln oder chemisches Polieren geschieht.
Gemäß der Erfindung wird weiterhin ein Halbleiterplättchen geschaffen, das in oben genannter Weise hergestellt 30
worden ist und in seinen Kantenbereichen abgeschrägt und auf Spiegelfinish poliert worden ist.
Schließlich wird mit der Erfindung eine Vorrichtung zum
Herstellen derartiger Halbleiterplättchen geschaffen, die 35
eine Drehvorrichtung aufweist, in der die Halbleiterplättchen zum Rotieren gebracht werden, und eine Polier-
vorrichtung, die in der Nähe der Drehvorrichtung angeordnet ist und ein Poliergewebe für das Spiegelfinish der Kantenbereiche des umlaufenden Halbleiterplättchens aufweist.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Im einzelnen zeigen:
Fig. 1 in Prinzipdarstellung eine Apparatur für die
Erzeugung von Halbleiterplättchen gemäß der Erfindung;
Fig. 2 ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Apparatur;
Fig. 3 ein Diagramm, das die Beziehung zwischen dem
Poliergrad der Oberfläche eines Halbleiterplättchens und die Zahl der dabei entstehenden
Staubpartikel zeigt;
Fig. 4A bis 4F ein schematisiertes Flußdiagramm., das die Schrittfolge eines herkömmlichen Vorgangs bei der Erzeugung von Halbleiterplättchen wie
dergibt;
Fig. 5 eine Ansicht ähnlich Fig. 1 einer bisher üblichen Kantenabschrägungs- oder Brechvorrichtung?
und
Fig. 6 eine auf einer Mikrofotografie beruhende Zeichnung zur Erläuterung der auf den gebrochenen Flächen eines Halbleiterplättchens entstandenen Dentritkristalle.
Zunächst soll zum besseren Verständnis eine kurze Be-
Schreibung der Technik anhand der Fig. 4, 5 und 6 vorgenommen werden.
5
Halbleiterplättchen, die für die Herstellung integrierter Schaltungen wie integrierter Schaltungen großen Ausmaßes (LSI) eingesetzt werden, werden üblicherweise in einer Schrittfolge hergestellt, wie sie in der Fig. 4 dargestellt ist. In dieser Schrittfolge wird ein Einkristallstab aus einem Material wie Silicium, der in Fig. 4A angedeutet ist, mit Hilfe eines Diamantschneidwerkzeugs in Scheiben 1A aufgeschnitten, die in der Fig. 4B gezeigt sind. Jede dieser Scheiben TA wird geläppt und so zu einem Plättchen 2 verarbeitet, wie es die Fig. 4C zeigt. Die Kanten der Plättchen 2 werden dann gemäß Darstellung der Fig. 4D gebrochen. Dieses Brechen geschieht auf mechanischem Wege mit einer Apparatur 3, wie sie die Fig. 5 zeigt. Die wesentlichen Teile dieser Apparatur sind ein Kopf 4 aus Metall wie rostfreiem Stahl oder Nickel, in dessen Oberseite eine Vertiefung 5 mit schrägen Seitenflächen angeordnet ist, deren Schrägungswinkel der gewünschten Abschrägung der Oberflächen des Plättchens 2 entspricht, und die Innenfläehe der Vertiefung 5 ist mit Diamantstaub 6 besetzt, der durch eine Nickelplattierung gehalten wird, so daß sich eine .Schleiffläche ergibt, deren Rauhigkeit in der Größenordnung zwischen 50 und 100 mesh liegt; mit einer (nicht gezeigten) Einrichtung wird jedes Plättchen 2 gegenüber der Schleiffläche dann in Drehung versetzt.
Nachdem die Kanten-Abschrägung durchgeführt ist, werden im folgenden Schritt die einander gegenüberliegenden Flächen 2a und 2b und die abgeschrägten Flächen 2c des Plättchens 2 gemäß Fig. 4E einer chemischen Behandlung unterzogen, d.h. durch eine Flüssigkeit geätzt, die eine Mischung aus Salpetersäure und Salzsäure ist, wodurch
Schleifmarken beseitigt und die Oberflächen geglättet werden. In der Stufe 4F werden dann nur die einander gegenüberliegenden Flächen 2a und 2b mit einem Spiegelfinish versehen, woraufhin das Halbleiterplattchen 7 dann dem anschließenden Produktionsvorgang zu einem elektronischen Bauelement zugeführt wird.
TLQ Durch die beschriebene Behandlung nach dem Stand der Technik wird zwar das Absplittern oder Brechen der Kanten der Plättchen während ihrer Herstellung und der weiteren Verarbeitung zu Halbleiterelementen verringert, indem bei diesen Plättchen die Kantenbereiche abge-
^ schrägt werden, was eine Verbesserung für die Herstellungsausbeute und die Güte der Halbleiterbauteile bedeutet. Bei den bisher üblichen Plättchen werden jedoch die abgeschrägten Flächen nach dem Kantenbrechungsvorgang nicht spiegelpoliert, sondern sind lediglich geschliffen
OQ und anschließend chemisch geätzt und dann in diesem Zustand belassen. Es verbleiben also Vertiefungen und Erhebungen oder Unregelmäßigkeiten sowie eine beschliffene Schicht. Wenn diese Plättchen dann dem gewöhnlichen Verarbeitungsprozeß bei der Herstellung von Halbleiterbauelementen unterworfen werden, z.B. der Bildung eines Oxidfilms und anschließend der Ablagerung von Siliciumnitrid oder Polysilicium, dann bilden sich in manchen Fällen auf den abgeschrägten Flächen Dendritkristalle und Siliciumnitrid o. dgl., wie in Fig. 6 gezeigt.
Während der weiteren Verarbeitungsvorgänge werden diese Dendritkristalle manchmal pulverisiert, wenn sie irgendwo anstoßen, z.b. an einen Träger, an irgendein Bearbeitungswerkzeug oder ein Quarzelement. Außerdem kann
oc ein Teil abbrechen, wenn das das Substrat bildende ob
geätzt wird, und dann feine Partikel ergeben. Diese Partikel haften an der Plättchenoberfläche und geben
Anlaß dazu/ daß die Güte der hergestellten Halbleiterelemente verschlechtert ist. Aber auch dann, wenn keine Dendritkristalle wachsen, können, wenn die abgeschrägten Flächen des Plättchens während der weiteren Verarbeitung an den Träger, ein Werkzeug oder ein Quarzelement anstoßen, Staubpartikel aus Si, SiN oder SiO2 gebildet werden.
Die mit dieser Staubbildung verbundenen Nachteile sollen mit Hilfe der Erfindung beseitigt werden. Ein Ausführungsbeispiel einer Apparatur "für die Herstellung von erfindungsgemäßen Halbleiterplättchen ist in der Fig. 1 dargestellt. Ein Motor 8 treibt eine Welle 9 an, an deren äußerem Ende eine Plättchenbefestigungsvorrichtung 10 sitzt, von der ein Halbleiterplättchen 2 festgehalten werden kann, dessen Kanten zuvor gebrochen und chemisch geätzt worden sind. Ein Polierkopf 4 ist so positioniert, daß eine darin ausgebildete Vertiefung 12 dem Randbereich 11 des Plättchens 2 gegenübersteht. Ein Schwabbeloder Poliergewebe 13, mit dem ein Spiegelfinish erzeugt werden kann, ist auf der Innenfläche der Vertiefung 12 aufgeklebt.
Das Plättchen 2, das so weit chemisch geätzt oder chemisch poliert worden ist, daß es kaum von seinem Material abgegeben hat, genauer gesagt, nur bis zu etwa 6Ou, hat noch winzige Vertiefungen und Erhöhungen oder Oberflächenunregelmäßigkeiten und eine Schleifschicht auf seinem Randbereich 11. Diese Unregelmäßigkeiten werden beseitigt, wenn der Motor 8 das Plättchen 2 dreht und es dabei das Poliergewebe 13 mit seinem Randbereich 11 berührt, wodurch die abgeschrägte oder gebrochene Fläche 11a des Randbereiches 11 in eine spiegelglatte Oberfläche verwandelt wird.
TO
Ein weiteres Beispiel der erfindungsgemäßen Apparatur, wie es in der Fig. 2 gezeigt ist, erzeugt mit einander gegenüberstehenden und gegenläufig umlaufenden Drehplatten 14, 14 eine drehende Bewegung. Auf den einander gegenüberstehenden Flächen dieser Drehplatten 14,14 sind Poliergewebestücke 15, 15 für ein Spiegelfinish aufgeklebt. Ein Halbleiterplättchen 2, das poliert werden soll, wird zwischen die Poliergewebestücke 15, 15 eingesetzt. Zwischen den beiden Drehplatten 14, 14 befinden sich einander gegenüberstehende Träger 16, 16, an deren gegeneinandergerichteten Enden wiederum Poliergewebestücke 17, 17 befestigt sind, die an den Rändern 11 des abgefasten Halb^eiterplättchens 2 angreifen.
Wenn das Halbleiterplättchen in dieser Weise von den Poliergewebestücken 15, 15 und 17, 17 erfaßt wird, werden die Drehplatten 14, 14 mit unterschiedlichen Drehzahlen in Drehung versetzt, während die Träger 16,16 mit ihren Poliergewebestücken 17, 17 festgehalten werden. Das Plättchen 2 dreht sich dadurch gegenüber sämtlichen Poliergewebestücken, wodurch sowohl seine Hauptflächen als auch die Ränder 11, mit anderen Worten also seine gesamte Oberfläche, in einem einzigen Bearbeitungsvorgang ein Spiegelfinish erhalten.
In Abwandlung des beschriebenen Beispiels ist es auch möglich, die Träger 16, 16 ebenfalls in Umlauf um das Plättchen 2 zu versetzen.
Bei den vorstehend beschriebenen Ausführungsformen der Erfindung, die in den Fig. 1 und 2 dargestellt sind, werden die Kantenbereiche 11 der abgefasten Halbleiterplättchen 2 mechanisch poliert, doch ist auch ein chemisches Polieren möglich. Dies wird durch einen chemischen Ätzvorgang des Kantenbereichs 11 auf eine Tiefe
von 8 μ erreicht, nachdem die Kanten mechanisch zunächst abgefast worden sind. In den Fällen, in denen das Polieren mit Poliergewebestücken vorgenommen wird, wird das chemische Ätzen bei einer Tiefe von 60 μ abgebrochen, während bei rein chemischem Polieren das Ätzen auch noch tiefer durchgeführt wird. Bei den in den Fig. 1 und 2 gezeigten Ausführungsbeispielen erfolgen die beiden Schritte des chemischen Ätzens und des mechanischen Polierens nach der mechanischen Kantenbrechung, während bei dem nur chemischen Polieren ein einziger Arbeitsvorgang durch chemische Ätzung im Anschluß an das Kantenbrechen genügt.
Das Diagramm der Fig. 3 zeigt die Beziehung zwischen dem Poliergrad der Oberfläche eines Halbleiterplättchens und der Anzahl von dabei erzeugten Staubpartikeln. Durch das Oberflächenpolieren eines Halbleiterplättchens wird die Größe der Oberflächenunregelmäßigkeiten verringert. Wenn die Abmessungen der einzelnen Oberflächenunregelmäßigkeiten gemessen werden, stellt man fest, daß bei maximalen Durchmesserabmessungen dieser Unregelmäßigkeiten in der Größenordnung von 5 μ als kritischem Wert die Anzahl der erzeugten Staubpartikel stark schwankt, d.h. mit größer werdendem Durchmesser stark ansteigt. Beim chemischen Ätzen werden die Oberflächenunregelmäßigkeiten auf einen Durchmesser in der Größenordnung von 5 μ gebracht, wenn bis auf 80 μ geätzt wird. Für den Fall des mechanischen Polierens mit Poliergewebe läßt sich abhängig von der Polierdauer eine vergleichbare Steuerung erzielen.
Die Anzahl der hervorgebrachten Staubpartikel bei Qberflächenunregelmäßigkeiten von 5 μ Durchmesser ist 10 pro Halbleiterplättchen, wenn dieses 100 mm Durchmesser hat, wie in Fig. 3 dargestellt. Wird zur Erzeugung eines
Spiegelfinish weiterpoliert, nimmt die Zahl von Staubpartikeln ab. Übersteigt dagegen der Durchmesser der Oberflächenunregelmäßigkeiten 5 μ, so wächst die Zahl von Staubpartikeln stark an. Bei bisher üblichen HaIbleiterplättchen, die keine polierte Oberfläche haben, ist der Durchmesser der Oberflächenunregelmäßigkeiten in der Größenordnung von 15 μ, so daß etwa 90 Staubpartikel je Halbleiterplättchen erzeugt werden.
Man konnte durch Versuche ermitteln, daß Dendritkristalle auf der abgeschrägten Oberfläche eines in der oben beschriebenen Weise spiegelpolierten Halbleiterplättchens nicht entstehen, wenn Siliciumnitrid oder Polysilicium aufgedampft wird.
Aus der vorangehenden Beschreibung wird deutlich, daß bei der Herstellung der Halbleiterplättchen oder eines Halbleiterelementes daraus dessen Kanten nicht absplittern oder brechen, wenn die Halbleiterplättchen gemäß der Erfindung im Bereich ihrer abgefasten Kanten ein Spiegelfinish erhalten haben. Außerdem wird verhindert, daß beim Niederschlagen von Siliciumnitrid oder PoIysilicium Dendritkristalle auf der abgeschrägten oder abgefasten Oberfläche wachsen. Zudem werden keine feinen Partikel von Si, SiN u. dgl. aus Oberflächenunebenheiten in sich anschließenden Fabrikationsvorgängen erzeugt, so daß ein hoher Gütegrad und eine hohe Ausbeute bei
gQ der Produktion von Halbleiterelementen erreicht werden.
Beim Herstellungsvorgang mit einer erfindungsgemäßen Apparatur lassen sich die beschriebenen Halbleiterplättchen von hoher Güte und mit hoher Ausbeute lediglich dadurch erzeugen, daß Poliergewebe auf Teiüe eines Polierkopfes, von Drehplatten und Trägern aufgeklebt werden und daß ein chemischer Ätzvorgang in etwas verstärktem Maß durchgeführt wird.

Claims (7)

TOKYO SHIBAURA DENKI KABUSHIKI KAISHA KAWASAKI-SHI / JAPAN Halbleiterplättchen sowie Verfahren und Vorrichtung zu ihrer Herstellung Patentansprüche 15
1.) Durch Querschneiden eines Einkristall-Halbleiterstabes zu dünnen Scheiben gewonnene Halbleiterplättchen, deren Kantenbereiche abgefast sind, dadurch gekennzeichnet, daß die Fasenflächen (2c) der Kantenbereiche der Plättchen ein Spiegelfinish haben.
2. Verfahren zur Herstellung von Halbleiterplättchen, die durch Querschneiden eines Einkristall-Halbleiter-Stabes zu dünnen Scheiben gewonnen werden, an denen die Ränder jeder Scheibe abgefast werden, so daß ein Halbleiterplättchen mit gebrochenen Kanten entsteht, das dann einer Oberflächenbehandlung unterzogen wird, dadurch gekennzeichnet, daß die gesamte Oberfläche des Halbleiterplättchens chemisch bis auf Spiegelfinish poliert wird.
3. Verfahren zur Herstellung von Halbleiterplättchen, die durch Querschneiden eines Einkristall-Halbleiter-Stabes zu dünnen Scheiben gewonnen werden, an denen die Ränder jeder Scheibe abgefast werden, so daß ein Halbleiterplättchen mit gebrochenen Kanten entsteht,
das dann einer Oberflächenbehandlung unterzogen wird, dadurch gekennzeichnet, daß die abgefasten Randbereiehe jedes Plättchens weiter bis auf Spiegelfinish poliert werden.
4. Vorrichtung zum Erzeugen von Halbleiterplättchen mit einer Einrichtung (8, 9, 10), mit der ein Halbleiterplättchen(2) in Drehung versetzbar ist, und mit einer Poliervorrichtung (4, 13), die angrenzend an die Rotiereinrichtung (8, 9, 10) angeordnet ist und ein Poliergewebe (13) für die Spiegelfinishbearbeitung der Ränder des in Drehung versetzten Plättchens (2) trägt.
5. Vorrichtung nach Anspruch 4, gekennzeichnet durch ein Paar von Drehtellern (14), die einander parallel gegenüberstehen und zwischen sich das Halbleiterplättchen (2) an dessen ebenen Hauptflächen einspannen und die mit Poliergewebestücken (15) auf ihren dem<Halbleiterplättchen (2) zugewandten Oberflächen ausgestattet sind, Antriebsmitteln, um die Drehteller (14) ^ in Drehung zu versetzen, und Träger (16), die jeweils Poliergewebestücke (17) tragen, welche an den zu polierenden abgefasten Kanten (11) des Halbleiterplättchens (2) angreifen und dieses zwischen den Drehtellern (14) halten, wobei die Drehteller die Dreheinrichtung und die Kombination von Drehtellern, Trägern und Stücken aus Poliergewebe die Poliervorrichtung darstellen.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die beiden Drehteller (14) sich zueinander entgegengesetzt drehen.
7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet,
daß die Träger (16) um das Halbleiterplättchen (2) 5 umlaufen.
DE19833335116 1982-09-28 1983-09-28 Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung Granted DE3335116A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57169105A JPS5958827A (ja) 1982-09-28 1982-09-28 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置

Publications (2)

Publication Number Publication Date
DE3335116A1 true DE3335116A1 (de) 1984-03-29
DE3335116C2 DE3335116C2 (de) 1990-10-31

Family

ID=15880393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833335116 Granted DE3335116A1 (de) 1982-09-28 1983-09-28 Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung

Country Status (3)

Country Link
US (1) US4588473A (de)
JP (1) JPS5958827A (de)
DE (1) DE3335116A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362838A2 (de) * 1988-10-07 1990-04-11 Fujitsu Limited Verfahren zur Herstellung von Halbleiter-Bauelementen
EP0764976A1 (de) * 1995-08-24 1997-03-26 Shin-Etsu Handotai Company Limited Methode und Apparatur zur Behandlung von Halbleiter-Wafern
WO2010072289A1 (de) * 2008-12-22 2010-07-01 Peter Wolters Gmbh Vorrichtung zur beidseitigen schleifenden bearbeitung flacher werkstücke

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107520A (ja) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> 半導体基板
IT1229640B (it) * 1987-06-29 1991-09-04 S G S Microelettronica S P A O Processo di conformazione del bordo di fette di materiale semiconduttore e relativa apparecchiatura
JPS6420959A (en) * 1987-07-15 1989-01-24 Toshiba Ceramics Co Chamfering device
JP2630594B2 (ja) * 1987-07-15 1997-07-16 東芝セラミックス株式会社 面取加工方法
US4789424A (en) * 1987-12-11 1988-12-06 Frank Fornadel Apparatus and process for optic polishing
US4826563A (en) * 1988-04-14 1989-05-02 Honeywell Inc. Chemical polishing process and apparatus
US4885051A (en) * 1989-03-16 1989-12-05 Bell Communications Research, Inc. Optically controlled dimpler for preparation of ultrathin samples
DE3929484A1 (de) * 1989-09-05 1991-03-14 Wacker Chemitronic Verfahren zum zweiseitigen chemomechanischen polieren von halbleiterscheiben, sowie vorrichtung zu seiner durchfuehrung und dadurch erhaeltliche halbleiterscheiben
US5128281A (en) * 1991-06-05 1992-07-07 Texas Instruments Incorporated Method for polishing semiconductor wafer edges
JP2588326B2 (ja) * 1991-06-29 1997-03-05 株式会社東芝 半導体ウエーハの製造方法
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
DE69306049T2 (de) * 1992-06-19 1997-03-13 Rikagaku Kenkyusho Vorrichtung zum Schleifen von Spiegeloberfläche
US5424224A (en) * 1993-01-19 1995-06-13 Texas Instruments Incorporated Method of surface protection of a semiconductor wafer during polishing
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
DE4325518A1 (de) * 1993-07-29 1995-02-02 Wacker Chemitronic Verfahren zur Glättung der Kante von Halbleiterscheiben
US5595522A (en) * 1994-01-04 1997-01-21 Texas Instruments Incorporated Semiconductor wafer edge polishing system and method
US5733175A (en) * 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5607341A (en) * 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5516125A (en) * 1994-11-30 1996-05-14 Texas Instruments Incorporated Baffled collet for vacuum pick-up of a semiconductor die
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
JP3379097B2 (ja) * 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
US5792566A (en) * 1996-07-02 1998-08-11 American Xtal Technology Single crystal wafers
JPH11291165A (ja) * 1998-04-10 1999-10-26 Toshiba Corp 研磨装置及び研磨方法
US6267646B1 (en) * 1998-04-10 2001-07-31 Kabushiki Kaisha Toshiba Polishing machine
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
DE10081456T1 (de) * 1999-05-17 2001-09-27 Kashiwara Machine Mfg Vefahren und Vorrichtung zum doppelseitigen Polieren
KR100701342B1 (ko) * 1999-07-15 2007-03-29 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법 및 접합 웨이퍼
US6514423B1 (en) 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing
US6722964B2 (en) 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
US7067015B2 (en) * 2002-10-31 2006-06-27 Texas Instruments Incorporated Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Sumco 半導体ウェーハの製造方法
GB0417766D0 (en) * 2004-08-10 2004-09-08 Transense Technologies Plc Improvements in the construction of saw devices
CN101981664B (zh) * 2008-03-31 2013-08-28 Memc电子材料有限公司 蚀刻硅晶片边缘的方法
EP2359390A1 (de) * 2008-11-19 2011-08-24 MEMC Electronic Materials, Inc. Verfahren und system zum entfernen des rands eines halbleiterwafers
US8500515B2 (en) 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US8647171B2 (en) * 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8740668B2 (en) * 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8602842B2 (en) * 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP7052573B2 (ja) * 2018-06-06 2022-04-12 東京エレクトロン株式会社 塗布膜形成装置及び塗布膜形成装置の調整方法
CN109877700A (zh) * 2019-01-21 2019-06-14 珠海市协宇电子有限公司 一种新的低成本镜面铝的生产工艺
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031667A (en) * 1976-03-29 1977-06-28 Macronetics, Inc. Apparatus for contouring edge of semiconductor wafers
JPS52132497A (en) * 1976-04-28 1977-11-07 Nec Corp Device for grinding both opposite surfaces of wafer
GB1534389A (en) * 1977-08-24 1978-12-06 Mo Yysshee Tekh Uchilis Im Ne Method and planetary-type lapping machine for lapping a group of workpieces

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3951728A (en) * 1974-07-30 1976-04-20 Hitachi, Ltd. Method of treating semiconductor wafers
JPS5338594A (en) * 1976-09-20 1978-04-08 Rakuton Kagaku Kougiyou Kk Baits for angling
JPS55113332A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of wafer
JPS55121643A (en) * 1979-03-13 1980-09-18 Toshiba Corp Fabricating method of semiconductor element
JPS5732638A (en) * 1980-08-07 1982-02-22 Hitachi Cable Ltd Mirror finish grinding method of semiconductor wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031667A (en) * 1976-03-29 1977-06-28 Macronetics, Inc. Apparatus for contouring edge of semiconductor wafers
JPS52132497A (en) * 1976-04-28 1977-11-07 Nec Corp Device for grinding both opposite surfaces of wafer
GB1534389A (en) * 1977-08-24 1978-12-06 Mo Yysshee Tekh Uchilis Im Ne Method and planetary-type lapping machine for lapping a group of workpieces

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP-Abstract 52-132497 *
US-Z.: "Solid State Technology", Bd. 19, H. 5, Mai 1976, S. 16-17 *
US-Z.: "Solid State Technology", Bd. 19, H. 5, Mai 1976, S. 37-42 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362838A2 (de) * 1988-10-07 1990-04-11 Fujitsu Limited Verfahren zur Herstellung von Halbleiter-Bauelementen
EP0362838A3 (de) * 1988-10-07 1990-06-27 Fujitsu Limited Verfahren zur Herstellung von Halbleiter-Bauelementen
US5426073A (en) * 1988-10-07 1995-06-20 Fujitsu Limited Method of fabricating semiconductor devices using an intermediate grinding step
EP0764976A1 (de) * 1995-08-24 1997-03-26 Shin-Etsu Handotai Company Limited Methode und Apparatur zur Behandlung von Halbleiter-Wafern
US5882539A (en) * 1995-08-24 1999-03-16 Shin-Etsu Handotai Co., Ltd. Wafer processing method and equipment therefor
WO2010072289A1 (de) * 2008-12-22 2010-07-01 Peter Wolters Gmbh Vorrichtung zur beidseitigen schleifenden bearbeitung flacher werkstücke
US9004981B2 (en) 2008-12-22 2015-04-14 Peter Wolters Gmbh Apparatus for double-sided, grinding machining of flat workpieces

Also Published As

Publication number Publication date
DE3335116C2 (de) 1990-10-31
JPS5958827A (ja) 1984-04-04
US4588473A (en) 1986-05-13

Similar Documents

Publication Publication Date Title
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE69001411T2 (de) Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen.
DE69507990T2 (de) Verfahren und Vorrichtung zum Hochglanzpolieren eines Teiles von einem Wafer
DE19626396B4 (de) Verfahren und Vorrichtung zur Herstellung und zum Schleifen von Siliziumscheiben
DE69723338T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE112014006377B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE69406041T2 (de) Polierscheibe und ein Verfahren zur Polierung eines Halbleitersubstrats
DE102015220090B4 (de) Verfahren zum Abrichten von Poliertüchern
DE69707219T2 (de) Verfahren zum Herstellen von Silizium-Halbleiter Einzelsubstrat
DE10333810B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
DE69029913T2 (de) Verfahren zur Behandlung eines Substrats für Halbleiter-Bauelemente
DE112009001195B4 (de) Doppelseiten-Schleifvorrichtung und Verfahren zur Herstellung von Wafern
DE2702261A1 (de) Verfahren und vorrichtung zum schleifen der kanten eines zerbrechlichen werkstuecks
DE3686548T2 (de) Verfahren zur herstellung von scheiben.
DE3148957C2 (de) Verfahren zum Herstellen rückseitig oberflächengestörter Halbleiterscheiben
DE102005012446B4 (de) Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
DE10344602A1 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE2901968C2 (de)
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE69615061T2 (de) Herstellungsverfahren eines magnetkopfes
DE4033683A1 (de) Verfahren zur herstellung von wafern mit einer epitaxialen schicht
DE112016006354T5 (de) Siliziumwafer-einseiten-polierverfahren
DE3339942C1 (de) Bearbeiten von scheibenfoermigen Werkstuecken aus sproedbruechigen Werkstoffen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)