DE69001411T2 - Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen. - Google Patents

Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen.

Info

Publication number
DE69001411T2
DE69001411T2 DE90308908T DE69001411T DE69001411T2 DE 69001411 T2 DE69001411 T2 DE 69001411T2 DE 90308908 T DE90308908 T DE 90308908T DE 69001411 T DE69001411 T DE 69001411T DE 69001411 T2 DE69001411 T2 DE 69001411T2
Authority
DE
Germany
Prior art keywords
wafer
polishing
wafers
thickness
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE90308908T
Other languages
English (en)
Other versions
DE69001411D1 (de
Inventor
Tatsuo Ito
Yasuaki Nakazato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE69001411D1 publication Critical patent/DE69001411D1/de
Application granted granted Critical
Publication of DE69001411T2 publication Critical patent/DE69001411T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Description

    Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines SOI-strukturierten Substrats für ein Halbleiter-Bauelement.
    • Hintergrund der Erfindung
  • Ein SOI-strukturiertes Substrat für ein Halbleiter-Bauelement wird zur leichteren Isolierung eines Bauelements in einer integrierten Schaltung oder insbesondere zur Überwindung des Latch-up-Phänomens in einem CMOS- Halbleiter-Schaltkreis verwendet.
  • Ein Verfahren zur Herstellung eines SOI-strukturierten Halbleiter-Bauelements umfaßt das Ausbilden eines Oxidfilms, der einen isolierenden Film auf einem Si- Einkristall-Wafer ergibt- Auftragen einer polykristallinen Schicht auf den isolierenden Film und Überführen der Schicht in einen monokristallinen Dünnfilm mit Hilfe eines Lasers. Alternativ kann man eine gasförmige Si-Verbindung für das pyrolytische Abscheiden eines Si-Einkristall- Dünnfilms auf einem Saphirsubstrat verwenden. Die Kristallinität des Si-Einkristall-Dünnfilms ist jedoch in jedem Fall unzureichend.
  • Deshalb wurden weitere Verfahren entwickelt. Das gegenwärtig bevorzugte Verfahren umfaßt das Verbinden eines Si-Einkristall-Wafers mit der Oberseite eines isolierenden Dünnfilms auf einem Halbleiter-Substrat und anschließend Verringern der Dicke des verbundenen Si-Einkristall-Wafers zu dem gewünschten Dünnfilm durch Polieren oder Ätzen. Dieser Verbindungsschritt wird unter Druck durchgeführt.
  • Die ungeprüfte japanische Patentanmeldung, Veröffentlichungsnr. JP-A-48-40372, offenbart z.B. das Überziehen eines Si-Einkristall-Wafers mit einem Oxidfilm und
  • Verbinden bei 1100ºC oder mehr bei einem Druck von 100 kg/cm² oder mehr. Die Seiten 92-98 des am 1. März 1988 von Nikkei McGraw-Hill Co. veröffentlichten "Nikkei Microdevice" offenbaren das Verbinden unter elektrostatischem Druck. Abbildung 4(D) erläutert ein SOI-strukturiertes Substrat für Halbleiter-Bauelemente, das auf diese Weise hergestellt wurde: Wafer 1a und 1b sind über einen isolierenden Oxidfilm 1c verbunden und die freiliegende Oberseite des Wafers 1b wird geschliffen oder geätzt. Dieses Verfahren zur Herstellung eines SOI-strukturierten Substrats für ein Halbleiter-Bauelement wird wie folgt erklärt:
  • Zunächst wird, wie in Fig. 4(A) gezeigt durch thermische Oxidation der gesamten Oberfläche eines jeden Wafers 1a und 1b ein Oxidfilm, z.B. mit einer Dicke von 0,8 um, gebildet. Dann wird, wie in Fig. 4(B) gezeigt, der Wafer 1b auf den Wafer 1a gelegt. Die Anordnung der Wafer 1a und 1b wird in einen Ofen gegeben. Eine pulsierende Gleich- oder Wechselspannung von etwa 300 V wird an die Anordnung der Wafer 1a und 1b über die gesamte Dicke bei einer N&sub2;- Atmosphäre und etwa 500ºC angelegt. Dadurch werden die Wafer 1a und 1b verbunden. Eine Verbindung zwischen den Wafern 1a und 1b ist so stark, daß die verbundenen Wafer aus den Wafern 1a und 1b einem herkömmlichen Verfahren zur Verdünnung unterzogen werden können. Dann werden, wie in Fig. 4(C) gezeigt, der gesamte an der Oberseite und zylinderförmigen Oberfläche des Wafers 1b gebildete Oxidfilm und ein Teil des Wafers 1b, der sich unter dem darüber gebildeten Oxidfilm befindet, durch Schleifen oder Ätzen der Oberfläche entfernt, so daß die Dicke des Wafers 1b über den gesamten Wafer 1b gleichmäßig auf eine vorher festgelegte Dicke reduziert wird. Dann erhält man, wie in Fig. 4(D) gezeigt, durch Glanzpolieren der erhaltenen Oberseite mindestens soweit, daß keine Bearbeitungsschäden aus vorhergehenden Verfahren mehr darin zurückbleiben, eine monokristalline Dünnschicht eines SOI-strukturierten Substrats zur Bildung eines Halbleiter-Bauelements. 1m folgenden wird ein Polierschritt beschrieben.
  • Fig. 2 und 3 erläutern den wesentlichen Teil einer Einseiten-Poliermaschine. In den Fig. 2 und 3 veranschaulicht 2 eine Wafer-Montierplatte. Die Unterseite der Wafer-Montierplatte 2 weist mehrere Wafer 1 auf, deren Oberflächen geschliffen und mit Alkali geätzt wurden und die mit Hilfe von Wachs abnehmbar daran befestigt sind. Des weiteren ist an der Oberseite einer unter der Wafer-Montierplatte 2 befindlichen Drehscheibe 3 ein Poliertuch 3a befestigt. Die Einseiten-Poliermaschine drückt die Wafer 1 mit Hilfe der Wafer-Montierplatte 2 nach unten auf das Poliertuch 3a, so daß die Unterseiten der an der Unterseite der Wafer-Montierplatte 2 befestigten Wafer 1 mit dem Poliertuch 3a in Berührung sind, und die Wafer- Montierplatte 2 wird durch die Übertragung des Drehmoments der Drehscheibe 3 gedreht. Während des Poliervorgangs wird dem Poliertuch 3a eine Suspension mit Schleifkörnern in Form einer durch NaOH oder NH&sub4;OH kontrolliert basischen Schleifauf schlämmung zugeführt, wobei die Schleifkörner z.B. kolloides Siliciumdioxid sein können.
  • Das oben beschriebene Verbindungsverfahren unter Verwendung von elektrostatischem Druck hat jedoch die folgenden Nachteile: Die Verbindungsfestigkeit der verbundenen Wafer aus den Wafern 1a und 1b mit dem Oxidfilm 1c dazwischen ist am Randbereich gering, so daß ein Teil des Randes des Wafers 1b beim Schleifen der Oberfläche des Wafers 1b abbrechen kann. In diesem Fall geht auch, wie in Fig. 4(C) gezeigt, der Oxidfilm 1c an der zylinderförmigen Oberfläche des Wafers 1b verloren. Deshalb kann es leicht geschehen, daß einige Teile des Randbereichs der Oberseite von Wafer 1b, da deren benachbarte Teile der zylinderförmigen oberfläche keinen oxidfilm aufweisen stärker poliert werden wenn die Einseiten-Poliermaschine nach dem schleifen der oberfläche die oberseite von Wafer 1b des verbundenen Wafers 1 poliert als der übrige Teil des Randbereichs der oberseite von wafer 1b. Insbesondere wenn der Wafer ib eine Dicke von 5 µm oder weniger hat, ist es aus den oben genannten Gründen schwierig die Dicke des Dünnfilms zu kontrollieren.
  • Außerdem bewirkt die Einseiten-Poliermaschine eine elastische Verformung der Wafer-Montierplatte 2 dadurch, daß jeder der Wafer 1 geben des Poliertuch 3a gedrückt wird; unterschiede in den Umfangsgeschwindigkeiten auf grund radial unterscbiedlicher Positionen der Drehscheibe 3 erzeugen dadurch Schwankungen in der Dicke der gesamten Fläche des polierten Wafers 1b.
  • Nikkei High Tech Report Band 4 Nr. 7, 13. Februar 1989, Seiten 9-10, offenbart die Kombination von epitaktischem Wachstum und einem neuen Polierverfahren, welches es möglich macht, reines Silicium 10 000 mal schneller zu polieren als Siliciumoxid.
  • Haisma et al, Japanese Journal of Applied Physics, Band 28, Nr. 5II, Mai 1989, Seiten L725-L726 offenbart die Herstellung von SOI-Wafern durch Van-der-Waals- Waferverbindung, umfassend das Verbinden von polierten oberflächen von Silicium-Einkristall-Wafern wobei eine oberfläche einen Oxidfilm trägt, und anschließende Dickenreduktion der Wafer durch Schleifen, gefolgt von Polieren.
    • Zusammenfassung der Erfindung
  • Ein neuartiges Verfahren zur Herstellung eines SOI- strukturierten substrats für ein Halbleiter-Bauelement, umfassend
  • das Verbinden von polierten Oberflächen zweier Si- Einkristall-Wafer, wobei mindestens eine der Oberflächen einen Oxidfilm trägt, und gleichmäßiges Entfernen eines Teils der Dicke eines der Water parallel zu der polierten Oberfläche, gekennzeichnet durch:
  • Reduzieren des Durchmessers des einen Wafers, so daß er etwas kleiner ist als der des anderen Wafers, wodurch eine Umfangs-Seitenfläche des einen Wafers und ein gleichmäßig ringförmiger Randbereich auf der Oberfläche des anderen Wafers freigelegt werden;
  • Ausbilden eines Materials, das eine größere Polierbeständigkeit als das des einen Wafers aufweist, auf der freiliegenden Seitenfläche und dem Randbereich; und
  • Polieren des einen Wafers.
  • Das auf der freiliegenden Oberfläche des einen Wafers und dem Randbereich gebildete Material dient als Polierschutz. Die Dicke des erhaltenen Si-Einkristall-Dünnfilms wird durch diesen Polierschutz reguliert, wodurch die Abweichungen in der Dicke des Wafers verringert werden. Dies ist sogar dann der Fall, wenn der aufgetragene Si- Dünnfilm nur wenige µm dick ist. Außerdem wird das Abbrechen des Randbereichs des Wafers während des Schleifens verhindert, wenn der Polierschutz vor dem Schleifen gebildet wird.
    • Beschreibung der Erfindung
  • Wie oben erwähnt, erläutert Fig. 4 der beigefügten Zeichnungen ein bekanntes Verfahren zur Herstellung eines Substrats für ein Halbleiter-Bauelement. Die vorliegende Erfindung wird nun mit Hilfe eines Beispiels unter Bezugnahme auf die übrigen Zeichnungen beschrieben, wobei:
  • Fig. 1 die Reihenfolge der Schritte zeigt, die das erfindungsgemäße Verfahren umfaßt;
  • Fig. 2 ein schematischer Längsschnitt durch den wesentlichen Teil einer Einseiten-Poliermaschine für einen Wafer ist, der in Fig. 1 als Substrat für ein Halbleiter- Bauelement verwendet wird; und
  • Fig. 3 eine Ansicht der Unterseite einer Platte ist, auf der die Wafer der Fig. 2 befestigt sind.
  • Im einzelnen ist Fig. 1(F) ein Längsschnitt durch eine Endform eines erfindungsgemäß hergestellten, SOI- strukturierten Substrats für ein Halbleiter-Bauelement. In dem Substratprodukt sind kreisförmige Si-Einkristall-Wafer 1a und 1b über einen Oxidfilm 1c verbunden.
  • Das Verfahren zur Herstellung des SOI-strukturierten Substrats für ein Halbleiter-Bauelement wird im folgenden ausführlich beschrieben:
  • Zunächst erhält man, wie in Fig. 1(A) gezeigt, durch thermische Oxidation der gesamten Oberfläche der Wafer 1a und 1b einen darauf gebildeten Oxidfilm. Dann wird, wie in Fig. 1(B) gezeigt, Wafer 1b über Wafer 1a gelegt, um eine Anordnung herzustellen, die dann in einen Ofen gegeben wird. Die Anordnung der Wafer 1a und 1b wird auf 400ºC erwärmt und es wird eine pulsierende Spannung von 400 V angelegt, um die Wafer 1a und 1b zu verbinden. Dann wird der Oxidfilm 1c, der die Oberseite und die zylinderförmige Oberfläche des Wafers 1b bedeckt, durch Schleifen oder Ätzen der Oberfläche entfernt. Wenn die Wafer 1a und 1b den gleichen Durchmesser haben, wird bei diesem Schritt ein Teil des Wafers 1b mit geringer Haftfestigkeit, d.h. der Randbereich des Wafers 1b, abgebrochen, so daß der auf der zylinderförmigen Oberfläche des Wafers 1b gebildete Oxidfilm ebenfalls verloren geht.
  • Dann wird die gesamte erhaltene, freiliegende Randkante des Wafers 1b gleichförmig gemacht, indem der Randbereich des Wafers 1b z.B. unter Verwendung einer lichtunempfindlichen Maske weggeätzt wird. Insbesondere wird der Durchmesser des Wafers 1b so gewählt, daß er etwa 3-5 mm kleiner als der des Wafers 1a ist. So erhält man, wie in Fig. 1(C) gezeigt, einen entsprechenden ringförmigen Randbereich an der Oberseite des Wafers 1a mit einer gleichmäßigen Breite rund um den Wafer 1a. Alternativ kann der Durchmesser des Wafers 1b vor dem oben genannten Schritt zum Erzielen von Gleichförmigkeit so gewählt werden, daß er etwas geringer ist als der des Wafers 1a.
  • Dann wird, wie in Fig. 1(D) gezeigt ein CVD-Oxidationsfilm mit einer Dicke von 5 um oder weniger, der z.B. aus SiO&sub2; hergestellt sein kann, auf der zylinderförmigen Oberfläche und der Oberseite des Wafers 1b und dem unverbundenen ringförmigen Rand der Oberseite des Wafers 1a hergestellt. Danach wird, wie in Fig. 1(E) gezeigt, die Oberfläche des auf der Oberseite des Wafers 1b befindlichen Teils des CVD- Oxidationsfilms geschliffen oder geätzt, um diesen Teil ganz zu entfernen.
  • Wie in Fig. 1(F) gezeigt, wird daraufhin die freiliegende Oberseite des Wafers 1b glanzpoliert.
  • Mit einer herkömmlichen Einseiten-Poliermaschine der Fig. 2 wird die Oberseite des Wafers 1b der Waferverbindung 1 der vorliegenden Erfindung ebenfalls wie folgt glanzpoliert:
  • Wie in Fig. 2 und 3 gezeigt, sind mehrere verbundene Wafer 1 mit Wachs abnehmbar an der Unterseite der Wafer- Montierplatte 2 befestigt. Die Wafer-Montierplatte 2 drückt die verbundenen Wafer 1 gegen des Poliertuch 3a. Die Drehscheibe 3 dreht die Wafer-Montierplatte 2 ohne zusätzliche Antriebsvorrichtung, so daß das Poliertuch 3a und die verbundenen Wafer 1 miteinander in Schleifkontakt sind. Während des Polierens wird dem Poliertuch 3a eine basische, wäßrige Lösung von NaOH oder NH&sub4;OH mit darin suspendierten Schleifkörnern, wie z.B. kolloidem Siliciumdioxid, als Schleifaufschlämmung zugeführt.
  • Gemäß dem Verfahren des Ausführungsbeispiels der vorliegenden Erfindung regelt ein Polierschutz oder -stopper 1d mit einem stufenförmigen Abschnitt, der am Rand der Oberseite des Wafers 1a angebracht ist, die Poliergeschwindigkeit des Wafers 1b des verbundenen Wafers 1. Mit Hilfe des Polierschutzes 1d wird eine Poliergeschwindigkeit erreicht, die unter den gleichen Bedingungen niedriger ist als die für Wafer 1b. Ein kleinerer Teil des Polierschutzes 1d kann leicht entfernt werden, da er die Oberfläche des Wafers 1b geringfügig schleift oder poliert. Selbst wenn der Druck der Wafer- Montierplatte 2 auf die Drehscheibe 3 zur Beschleunigung der Poliergeschwindigkeit eines jeden der verbundenen Wafer erhöht wird, nimmt die Oberseite des größeren Teils des Polierschutzes 1d gegen Ende des Polierens des verbundenen Wafers 1 einen größeren Teil des Drucks der Wafer- Montierplatte 2 auf. Dann wird die Poliergeschwindigkeit eines jeden der verbundenen Wafer 1 verringert, so daß es einfacher wird, die Anzahl polierter verbundener Wafer 1 und damit die Dicke des aus dem Wafer 1b hergestellten Si- Einkristall-Dünnfilms zu kontrollieren. Außerdem wurde die Abweichung in der Dicke des aus dem Wafer 1b hergestellten Si-Einkristall-Dünnfilms in einem Bereich von ± 10% einer angestrebten Dicke des aus dem Wafer 1b hergestellten Si-Einkristall-Dünnfilms von 5 µm gehalten.
  • Demnach kann das Ausführungsbeispiel der vorliegenden Erfindung einen zuverlässiges Substrat für ein Halbleiter- Bauelement bereitstellen.
  • Außerdem kann durch das Schleifen der Oberfläche des Wafers 1b von Fig. 1(E) der Randbereich des Wafers 1b nicht abbrechen.
  • Der Polierschutz des oben erläuterten Ausführungsbeispiels wurde aus einem CVD-SiO&sub2;-Film hergestellt. Alternativ dazu kann der Polierschutz jedoch aus einem thermischen Oxidationsfilm, einem Siliciumnitridfilm oder Filmen anderer Materialien, die einen Polierschutz gewährleisten, hergestellt werden. Der thermische Oxidationsfilm und der Siliciumnitridfilm, mit denen höhere Poliergeschwindigkeiten als mit dem CVD-Oxidationsfilm des Ausführungsbeispiels möglich sind, ergeben einen besseren Polierschutz.

Claims (6)

1. Verfahren zur Herstellung eines SOI-strukturierten Substrats für ein Halbleiter-Bauelement, umfassend
das Verbinden von polierten Oberflächen zweier Si-Einkristall-Wafer (1a,lb) wobei mindestens eine der Oberflächen einen Oxidfilm (1c) trägt, und gleichmäßiges Entfernen eines Teils der Dicke eines der Wafer (1b) parallel zu der polierten Oberfläche, gekennzeichnet durch:
Reduzieren des Durchmessers des einen Wafers (1b), so daß er etwas kleiner ist als der des anderen Wafers (1a) wodurch eine Umfangs-Seitenfläche des einen Wafers (1b) und ein gleichmäßig ringförmiger Randbereich auf der oberfläche des anderen Wafers (1a) freigelegt werden;
Ausbilden eines MaterialS (1d), das eine größere Polierbeständigkeit als das des einen Wafers (1b) aufweist, auf der freiliegenden Seitenfläche und dem Randbereich; und
Polieren des einen Wafers (1b)
2. Verfahren nach Anspruch 1, worin das Material (1d) SiO&sub2; ist.
3. Verfahren nach Anspruch 1, worin das Material (1d) Siliciumnitrid ist.
4. Verfahren nach Anspruch 2, worin das SiO&sub2; durch thermische Oxidation hergestellt wurde.
5. Verfahren nach Anspruch 2, worin das SiO&sub2; nach den CVD-Verfahren hergestellt wurde.
6. Verfahren nach irgendeinem vorangehenden Anspruch, worin das Material (1d) im Querschnitt stufenförmig ist und einen engeren Teil gegen den Außenrand des Randbereichs hin und einen breiteren Teil am oder gegen den Innenrand des Randbereiches hin umfaßt.
DE90308908T 1989-08-17 1990-08-14 Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen. Expired - Fee Related DE69001411T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1211761A JPH0636414B2 (ja) 1989-08-17 1989-08-17 半導体素子形成用基板の製造方法

Publications (2)

Publication Number Publication Date
DE69001411D1 DE69001411D1 (de) 1993-05-27
DE69001411T2 true DE69001411T2 (de) 1993-11-18

Family

ID=16611143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE90308908T Expired - Fee Related DE69001411T2 (de) 1989-08-17 1990-08-14 Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen.

Country Status (4)

Country Link
US (1) US5032544A (de)
EP (1) EP0413547B1 (de)
JP (1) JPH0636414B2 (de)
DE (1) DE69001411T2 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
EP0547684A3 (en) * 1991-12-18 1996-11-06 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor body comprising a carrier wafer and a monocrystalline semiconducting top layer
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5334281A (en) * 1992-04-30 1994-08-02 International Business Machines Corporation Method of forming thin silicon mesas having uniform thickness
US5258318A (en) * 1992-05-15 1993-11-02 International Business Machines Corporation Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5264395A (en) * 1992-12-16 1993-11-23 International Business Machines Corporation Thin SOI layer for fully depleted field effect transistors
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
US5344524A (en) * 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US5422316A (en) * 1994-03-18 1995-06-06 Memc Electronic Materials, Inc. Semiconductor wafer polisher and method
US5733175A (en) 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5607341A (en) 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
KR0168348B1 (ko) * 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
US6516671B2 (en) 2000-01-06 2003-02-11 Rosemount Inc. Grain growth of electrical interconnection for microelectromechanical systems (MEMS)
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
JP3646640B2 (ja) * 2000-09-25 2005-05-11 三菱住友シリコン株式会社 シリコンウェーハのエッジ部保護方法
US6649494B2 (en) * 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
KR100523973B1 (ko) * 2002-10-04 2005-10-26 엘지전자 주식회사 질화갈륨 기판 제조방법
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
SG148895A1 (en) * 2007-07-04 2009-01-29 Tinggi Technologies Private Ltd Separation of semiconductor devices for light emission
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US8602842B2 (en) * 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8647171B2 (en) * 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8740668B2 (en) * 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8500515B2 (en) * 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
KR20130062736A (ko) * 2011-12-05 2013-06-13 삼성전자주식회사 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법
US8853054B2 (en) * 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329551B2 (de) * 1974-08-19 1978-08-22
JPS5330284A (en) * 1976-09-01 1978-03-22 Hitachi Ltd Production of substrate for semiconductor integrated circuits
US4321747A (en) * 1978-05-30 1982-03-30 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a solid-state image sensing device
JPS6039835A (ja) * 1983-08-12 1985-03-01 Hitachi Ltd 基板表面の平坦化方法
DE3583183D1 (de) * 1984-05-09 1991-07-18 Toshiba Kawasaki Kk Verfahren zur herstellung eines halbleitersubstrates.
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPS61256621A (ja) * 1985-05-08 1986-11-14 Toshiba Corp 接着型半導体基板の製造方法
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
JPS6368817A (ja) * 1986-09-10 1988-03-28 Hitachi Ltd 液晶表示装置
JPS63246841A (ja) * 1987-04-02 1988-10-13 Toshiba Corp シリコン結晶体の誘電体分離法
JPS6442823A (en) * 1987-08-10 1989-02-15 Nec Corp Flattening of semiconductor device surface
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process

Also Published As

Publication number Publication date
EP0413547A3 (de) 1991-03-20
EP0413547B1 (de) 1993-04-21
DE69001411D1 (de) 1993-05-27
EP0413547A2 (de) 1991-02-20
JPH0636414B2 (ja) 1994-05-11
US5032544A (en) 1991-07-16
JPH0376118A (ja) 1991-04-02

Similar Documents

Publication Publication Date Title
DE69001411T2 (de) Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen.
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE68911621T2 (de) Verfahren zum Herstellen einer Einrichtung.
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE68920365T2 (de) Verfahren zur Polierung eines Halbleiter-Plättchens.
DE69325325T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE69023289T2 (de) Verfahren zur Vorbereitung eines Substrats für die Herstellung von Halbleiterbauelementen.
DE68910368T2 (de) Verfahren zum Herstellen eines Halbleiterkörpers.
DE69917819T2 (de) SOI Substrat
EP0627764B1 (de) Verfahren zur Vereinzelung von Chips aus einem Wafer
DE69507990T2 (de) Verfahren und Vorrichtung zum Hochglanzpolieren eines Teiles von einem Wafer
DE19837646B4 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE69605867T2 (de) Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche
DE4220284C1 (de) Verfahren zum Zerteilen von Verbundwafern
DE69410514T2 (de) Verfahren zum Herstellen von Halbleiterscheiben
DE4118593C2 (de) Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding
DE69029913T2 (de) Verfahren zur Behandlung eines Substrats für Halbleiter-Bauelemente
DE3438980A1 (de) Halterung zum stuetzen eines werkstuecks
DE2555155C2 (de)
DE3148957C2 (de) Verfahren zum Herstellen rückseitig oberflächengestörter Halbleiterscheiben
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE69829738T2 (de) Verfahren zur Entfernung einer porösen Halbleiterzone und Verfahren zur Herstellung eines halbleitenden Substrats

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BARZ, P., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 80803 MUENCHEN

8339 Ceased/non-payment of the annual fee