DE69835469T2 - Verfahren zur Herstellung eines geklebten Substrates - Google Patents

Verfahren zur Herstellung eines geklebten Substrates Download PDF

Info

Publication number
DE69835469T2
DE69835469T2 DE69835469T DE69835469T DE69835469T2 DE 69835469 T2 DE69835469 T2 DE 69835469T2 DE 69835469 T DE69835469 T DE 69835469T DE 69835469 T DE69835469 T DE 69835469T DE 69835469 T2 DE69835469 T2 DE 69835469T2
Authority
DE
Germany
Prior art keywords
substrate
wafer
thickness
grinding
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69835469T
Other languages
English (en)
Other versions
DE69835469D1 (de
Inventor
Tokio Nagano-shi Takei
Susumu Nagano-shi Nakamura
Kazushi Nagano-shi Nakazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE69835469D1 publication Critical patent/DE69835469D1/de
Application granted granted Critical
Publication of DE69835469T2 publication Critical patent/DE69835469T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Gebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Klebesubstrats, bestehend aus zwei aneinander geklebten Substraten, und insbesondere auf ein Verfahren zum Herstellen eines sogenannten Klebe-SOI (Silizium-auf-Isolator)-Substrats, bei dem zwei monokristalline Siliziumsubstrate oder ein monokristallines Siliziumsubstrat und ein Isolatorsubstrat mittels eines Siliziumoxidfilms aneinander geklebt werden.
  • Beschreibung verwandter Techniken:
  • Verschiedene Verfahren zur Herstellung eines Klebe-SOI-Substrats, bei dem zwei monokristalline Siliziumsubstrate mittels eines Siliziumoxidfilms aneinander geklebt sind; sind bekannt. Beim gezeigten Verfahren, zum Beispiel in der japanischen Patentveröffentlichung (kokoku) 5-46086, wird ein Oxidfilm auf mindestens einem der zwei Substrate geformt; die zwei Substrate werden miteinander in engen Kontakt gebracht, wobei zwischen den Verbindungsoberflächen davon keine Fremdsubstanz eingefügt ist; und die Substrate werden dann bei einer Temperatur von etwa 200 bis 1200 °C einer Wärmebehandlung unterzogen, um die Verbindungsstärke zu erhöhen.
  • Da ein Klebesubstrat, dessen Verbindungsstärke durch thermische Behandlung erhöht worden ist, einem nachfolgenden Schleif- und Poliervorgang unterzogen werden kann, kann die Dicke eines Substrats, auf dem Vorrichtungen gefertigt werden sollen, durch Schleifen oder Polieren auf eine gewünschte Dicke reduziert werden, um eine SOI-Schicht zum Formen der Halbleitervorrichtung zu erhalten.
  • Es ist jedoch bekannt, dass ein Klebesubstrat, das auf die oben beschriebene Weise hergestellt wurde, in einem Bereich, der sich um 1–3 mm von dem Peripherierand des Substrats erstreckt, einen unverbundenen Abschnitt aufweist. Um einen solchen unverbundenen Abschnitt zu entfernen, sind verschiedene Techniken wie etwa die, die in den Offenlegungsschriften (kokai der japanischen Patentanmeldung Nr. 3-89519, 4-263425, 3-250616, und 64-89346 gezeigt worden sind, entwickelt worden.
  • Obwohl diese Verfahren einen solchen unverbundenen Abschnitt entfernen können, weisen sie die folgenden Nachteile auf. Bei den in den Offenlegungsschriften der japanischen Patentanmeldungen Nr. 3-89519 und 4-263425 offenbarten Techniken, bei denen der Peripherieabschnitt eines Substrats, auf dem Vorrichtungen gefertigt werden sollen (Bondwafer), geschliffen wird, um das andere Substrat zu erreichen, das als ein Stützsubstrat (Basiswafer) dient, unterscheidet sich die Form des Basiswafers erheblich von der ursprünglichen Form. Bei der in der Offenlegungsschrift der japanischen Patentanmeldung Nr. 3-250616 offenbarten Technik, bei der ein Stück Abdeckband auf einen Wafer angewendet wird, um den gesamten Wafer außer dem Peripherieabschnitt abzudecken, und dann Ätzen durchgeführt wird, um den unverbundenen Abschnitt an der Peripherie des Wafers zu entfernen, wird der Vorgang kompliziert. Bei der in der Offenlegungsschrift der japanischen Patentanmeldung Nr. 64-89346 offenbarten Technik, bei der der gesamte Peripherieabschnitt eines geklebten Wafers durch Ätzen entfernt wird, erfordert die Produktion einen verlängerten Zeitraum und hohe Kosten, und die Produktivität ist gering.
  • Um diese Probleme zu lösen, ist ein weiteres Verfahren zur Herstellung eines Klebesubstrats, wie in der Offenlegungsschrift (kokai) der japanischen Patentanmeldung Nr. 7-45485 offenbart, vorgeschlagen worden. Bei diesem Verfahren wird ein Oxidfilm auf der Oberfläche von mindestens einem der zwei Wafer (Bond- und Basiswafer) geformt; die zwei Wafer werden mittels des Oxidfilms in engen Kontakt miteinander gebracht; die Wafer werden in einer oxidierenden Atmosphäre wärmebehandelt, um die Wafer fest miteinander zu verbinden; ein unverbundener Abschnitt an der Peripherie des Bondwafers wird vollständig entfernt; und der Bondwafer wird auf eine gewünschte Dicke geschliffen/poliert, wobei das vollständige Entfernen des unverbundenen Abschnitts an der Peripherie des Bondwafers so ausgeführt wird, dass der Peripherieabschnitt des Bondwafers zuerst durch das Schleifen auf eine Dicke, so dass der Schaden den Basiswafer nicht erreicht, entfernt wird, und der unverbundene Abschnitt an der Peripherie des Bondwafers wird durch Ätzen vollständig entfernt wird.
  • Die oben beschriebenen Verfahren weisen den Vorteil auf, dass die Form des Basiswafers nicht verändert wird, dass das Abdeckband oder dergleichen nicht verwendet werden muss, und dass der Vorgang nicht grundlos kompliziert wird.
  • Wenn jedoch der unverbundene Abschnitt am Peripherieabschnitt des Bondwafers durch Schleifen entfernt wird, kann der Schaden den Basiswafer erreichen, außer das Schleifen wird gestoppt, so dass der unverbundene Abschnitt immer noch eine beachtlich große Dicke aufweist. Wenn der Schaden den Basiswafer erreicht, tritt ein Problem auf, dass, wenn der unverbundene Abschnitt an der Peripherie des Bondwafers durch nachfolgendes Ätzen vollständig entfernt wird, Ätzmittel die Oberfläche des Basiswafers über die beschädigte verdeckte Oxidschicht erreichen kann und einen Kratzer oder eine Vertiefung in der Oberfläche formen kann, wodurch der Ertrag im nachfolgenden Fertigungsschritt der Vorrichtung verringert wird.
  • Wenn die Schleifmenge des Peripherieabschnitts des Bondwafers verringert wird, kann das oben beschriebene Problem gelöst werden. In diesem Fall erhöht sich jedoch der Materialabtrag einer Menge an Ätzmittel, und daher erfordert der Ätzvorgang einen verlängerten Zeitraum und erhöhte Kosten wie die eines Ätzmittels, so dass der Vorteil des mechanischen Schleifens verloren geht. Hieraus kann geschlossen werden, dass das oben beschriebene Verfahren, bei dem der gesamte Peripherierand des Bondwafers durch Ätzen entfernt wird, wegen einer geringeren Anzahl an Vorgangsschritten vorzuziehen ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist ausgeführt worden, um die oben erwähnten Probleme zu lösen, und ein Ziel der Erfindung ist es, ein Verfahren zur Herstellung eines Klebesubstrats bereitzustellen, wobei das Verfahren das Schleifen eines Peripherieabschnitts eines Bondwafers zum Zweck des Entfernens eines unverbundenen Abschnitts ermöglicht, so dass der Bondwafer auf die kleinstmögliche Dicke geschliffen wird, um die Produktivität zu erhöhen, während die Kosten reduziert werden, und wobei das Verfahren den Schaden durch das Erreichen eines Basiswafers verhindert, selbst wenn der Bondwafer auf eine solch kleine Dicke geschliffen wird.
  • Um das obige Ziel zu erreichen, stellt die vorliegende Erfindung ein Verfahren zur Herstellung eines Klebesubstrats bereit, wobei das Verfahren die folgenden Schritte beinhaltet:
    • (a) (i) Formen einer Oxidschicht auf mindestens einem von zwei Halbleitersubstraten, wobei eines der Substrate ein Substrat ist, auf dem Vorrichtungen gefertigt werden sollen, und Miteinander-in-engen-Kontakt-Bringen der zwei Substrate mittels des Oxidfilms; oder
    • (ii) Miteinander-in-engen-Kontakt-Bringen eines Halbleitersubstrats, auf dem Vorrichtungen gefertigt werden sollen, und eines Isolatorsubstrats;
    • (b) Wärmebehandlung der Substrate in einer oxidierenden Atmosphäre, um die Substrate fest miteinander zu verbinden;
    • (c) Schleifen des Peripherieabschnitts des Halbleitersubstrats, auf dem Vorrichtungen gefertigt werden sollen, auf eine vorbestimmte Dicke;
    • (d) vollständiges Entfernen eines unverbundenen Abschnitts an der Peripherie des Halbleitersubstrats, auf dem Vorrichtungen gefertigt werden sollen, durch Ätzung; und
    • (e) Schleifen und/oder Polieren des Substrats, auf dem Vorrichtungen gefertigt werden sollen, um seine Dicke auf eine gewünschte Dicke zu reduzieren;

    dadurch gekennzeichnet, dass in Schritt (c) die Schleifscheibe und das Substrat an dem Rand des Substrats miteinander in Kontakt stehen, wobei das Schleifen durch radiales Bewegen der Schleifscheibe und/oder des Substrats von der Peripherie des Substrats zu dessen Mitte hin erreicht wird.
  • Wenn das Schleifen des Peripherieabschnitts des Vorrichtungsfertigungs- Substrats auf eine vorbestimmte Dicke wie oben beschrieben durchgeführt wird, verringert sich der Schaden in der Richtung der Dicke des Wafers, so dass der Bondwafer ohne die Erzeugung von Schaden in dem Basiswafer auf eine kleine Dicke geschliffen werden kann.
  • Wie oben beschrieben, kann die vorliegende Erfindung nicht nur in dem Fall angewendet werden, in dem zwei Halbleitersubstrate miteinander verbunden werden, sondern auch in dem Fall, in dem ein Halbleitersubstrat und ein Isolatorsubstrat miteinander verbunden und der unverbundene Abschnitt am Peripherieabschnitt des Hableitersubstrats entfernt wird, um ein Klebesubstrat herzustellen.
  • Bei den Verfahren gemäß der vorliegenden Erfindung wird das Schleifen des Peripherieabschnitts des Halbleitersubstrats vorzugsweise so ausgeführt, dass die Dicke des Vorrichtungsfertigungs-Halbleitersubstrats auf eine Dicke von 20–150 Mikrometer reduziert wird.
  • Wie oben beschrieben, kann bei der vorliegenden Erfindung das Substrat, das als ein Bondwafer dient, ohne Erzeugung von Schaden in dem Substrat, das als ein Basiswafer dient, auf eine Dicke von 20–150 Mikrometer geschliffen werden. Daher kann die Zeit, die für einen folgenden Ätzvorgang erforderlich ist, verkürzt werden, und ein Klebesubstrat von hoher Qualität kann mit hoher Produktivität und zu niedrigen Kosten hergestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • 1A–1G sind Schaubilder, die einen allgemeinen Vorgang zur Herstellung eines Klebesubstrats gemäß der vorliegenden Erfindung darstellen;
  • 2 ist ein erklärendes Schaubild, das den Fall zeigt, in dem der Peripherieabschnitt eines Bondwafers auf eine vorbestimmte Dicke gemäß der vorliegenden Erfindung geschliffen wird; und
  • 3A und 3B sind erklärende Schaubilder, die beide den Fall zeigen, in dem der Peripherieabschnitt eines Bondwafers auf eine vorbestimmte Dicke gemäß des herkömmlichen Verfahrens geschliffen wird.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Unter Bezugnahme auf die Zeichnung wird als nächstes eine Ausführungsform der vorliegenden Erfindung für einen Fall beschrieben, in dem zwei Halbleitersubstrate miteinander verbunden werden.
  • Die vorliegende Erfindung ist jedoch nicht darauf beschränkt.
  • Unter Bezugnahme auf 1A–1G wird das Verfahren gemäß der vorliegenden Erfindung nun Schritt für Schritt beschrieben. Als erstes werden Materialwafer (monokristalline Hochglanz-Siliziumwafer mit einem Durchmesser von 5 Zoll und einer Ausrichtung von <100>, die zum Beispiel gemäß dem Czochralski-Verfahren hergestellt werden), als ein Bondwafer 2 und ein Basiswafer 3 zubereitet (1A). Unter den zubereiteten monokristallinen Siliziumwafern ist der Bondwafer 2 wärmebehandelt, so dass ein Oxidfilm 4 auf der Oberfläche davon geformt ist (1B).
  • Nachfolgend wird der Bondwafer 2 mit dem Oxidfilm 4 in einer sauberen Atmosphäre in engen Kontakt mit dem Basiswafer 3 gebracht (1C). Der Bondwafer 2 und der Basiswafer 3 werden dann in einer oxidierenden Atmosphäre wärmebehandelt, um den Bondwafer 2 und den Basiswafer 3 fest zu verbinden, um ein Klebesubstrat 1 zu ergeben. Die Wärmebehandlung wird bei einer Temperatur von 200–1200 °C in einer Atmosphäre durchgeführt, die Sauerstoff oder Wasserdampf enthält (1 D). Zu dieser Zeit sind der Bondwafer 2 und der Basiswafer 3 fest miteinander verbunden, und ein Oxidfilm 5 wird auf der gesamten äußeren Oberfläche des Klebesubstrats 1 geformt. Der Oxidfilm 5 dient in einem nachfolgenden Schritt als Ätzfilm.
  • In einem Bereich, der sich ungefähr 2 mm vom Peripherierand des Klebesubstrats 1 erstreckt, weisen der Bondwafer 2 und der Basiswafer 3 einen unverbundenen Abschnitt auf. Der unverbundene Abschnitt muss entfernt werden, da ein derartiger unverbundener Abschnitt nicht als eine SOI-Schicht zur Fertigung von Halbleitervorrichtungen verwendet werden kann und sich in einem nachfolgenden Vorgang ablösen und verschiedene Probleme verursachen kann.
  • Um den unverbundenen Abschnitt zu entfernen, wie in 1E gezeigt, wird der Peripherieabschnitt des Bondwafers 2, wo der unverbundene Abschnitt existiert, geschliffen, so dass die Dicke des unverbundenen Abschnitts auf eine vorbestimmte Dicke t verringert wird. Die Schleifoperation kann den unverbundenen Abschnitt mit hoher Geschwindigkeit und hoher Genauigkeit entfernen.
  • In diesem Fall wird die vorbestimmte Dicke t vorzugsweise so klein wie möglich gemacht, um den Materialabtrag einer Menge an Ätzmittel in einem Ätzschritt, der auf den Schritt des Entfernens des unverbundenen Abschnitts folgt, zu reduzieren.
  • Es ist wohl bekannt, dass, wenn ein Siliziumwafer mechanisch geschliffen wird, im Gegensatz zum Fall des Ätzens mechanischer Schaden in dem Wafer erzeugt wird. Wenn daher die vorbestimmte Dicke t übermäßig reduziert wird, erreicht Schaden wie etwa ein mechanischer Schaden die verdeckte Oxidschicht 4 oder den Basiswafer 3. Wenn in diesem Fall der unverbundene Abschnitt an der Peripherie des Bondwafers 2 durch nachfolgendes Ätzen vollständig entfernt wird, kann Ätzmittel die Oberfläche des Basiswafers 3 über die beschädigte verdeckte Oxidschicht 4 erreichen und einen Kratzer oder eine Vertiefung in der Oberfläche formen, wodurch der Ertrag im nachfolgenden Formungsschritt der Vorrichtung verringert wird.
  • Es ist daher wichtig, einen Weg zum Schleifen des Peripherieabschnitts des Bondwafers 2 auf die kleinste mögliche Dicke zu bestimmen, ohne die verdeckte Oxidschicht 4 oder den Basiswafer 3 zu beschädigen.
  • Üblicherweise wird der Peripherieabschnitt des Bondwafers 2, wie in 3A und 3B gezeigt, auf solch eine Weise geschliffen, dass ein Klebewafer 1 auf einer drehbaren Stufe 11, die dann gedreht wird, fixiert gestützt wird, und es wird bewirkt, dass sich eine sich drehende Schleifscheibe 10 dem Bondwafer 2 von oben nähert (d. h. von der Hauptstirnseite), um den Peripherieabschnitt des Bondwafers 2 in die Richtung der Dicke des Subtrats zu schleifen.
  • Als ein Ergebnis experimentieller Studien, die durch die Erfinder der vorliegenden Erfinder durchgeführt wurden, wurde herausgefunden, dass durch Schleifen verursachter Schaden, wenn die Schleifscheibe 10 in die Richtung der Dicke des Wafers gegen den Bondwafer 2 gedrückt wird, wahrscheinlich in der Vorwärtsrichtung der Schleifscheibe 10 erzeugt wird, und daher neigt die verdeckte Oxidschicht 4 oder die Oberfläche des Basiswafers 3 dazu, beschädigt zu werden. Daher muss beim herkömmlichen Verfahren die Menge an Bondwafer 2, die durch Schleifen entfernt wird, begrenzt werden, so dass der geschliffene Abschnitt des Bondwafers 2 eine Dicke von mindestens 150 Mikrometer als eine vorbestimmte Dicke t aufweist.
  • Wenn der geschliffene Abschnitt des Bondwafers 2 eine Dicke von 150 Mikrometer oder mehr aufweist, wird ein Materialabtrag einer Menge an Ätzmittel durch einen nachfolgenden Ätzvorgang größer, und daher erfordert der Ätzvorgang einen verlängerten Zeitraum (z.B. 4 Stunden oder mehr) und erhöhte Kosten wie etwa die des Ätzmittels, wodurch der Vorteil des mechanischen Schleifens verloren geht.
  • Daher wird bei der vorliegenden Erfindung, um den Peripherieabschnitt des Bondwafers 2 auf eine vorbestimmte Dicke t zu schleifen, die Schleifscheibe 10 in Bezug auf den Bondwafer 2 radial bewegt, so dass sich, wie in 2 gezeigt, die Schleifscheibe 10 von dem Peripherieabschnitt zu der Mitte des Bondwafers 2 hin bewegt.
  • Während in diesem Fall die Höhen des Klebesubstrats 1 und der Schleifscheibe 10 und der Abstand dazwischen konstant gehalten werden und das Klebesubstrat 1 und die Schleifscheibe 10 durch nicht dargestellte Drehmechanismen in entgegengesetzte Richtungen gedreht werden, wird die Schleifscheibe 10 durch einen nicht dargestellten Zuführungsmechanismus horizontal bewegt, um den Peripherieabschnitt des Bondwafers 2 zu dem mittleren Abschnitt des Wafers hin zu schleifen. Dahingegen kann die Stufe 11 durch einen nicht dargestellten Zuführungsmechanismus horizontal bewegt werden, während die Position der Schleifscheibe 10 fixiert ist, um den Peripherieabschnitt des Bondwafers 2 gegen die Schleifscheibe 10 zu drücken.
  • Die vorbestimmte Dicke t des geschliffenen Peripherieabschnitts des Bondwafers 2 kann durch die Einstellung der Positionsbeziehung zwischen der Schleifscheibe 10 und dem Bondwafer 2 in der vertikalen Richtung gesteuert werden.
  • Bei der vorliegenden Erfindung kann die vorbestimmte Dicke t eingestellt werden, um durch Einstellung der Positionsbeziehung zwischen der Schleifscheibe 10 und dem Bondwafer 2 in der vertikalen Richtung in den Bereich von 20–150 Mikrometer zu fallen.
  • Da der Bondwafer 2 von der Peripherie zur Mitte des Bondwafers 2 hin geschliffen wird, wird bei der vorliegenden Erfindung Schaden in einer Richtung zum Zentrum des Wafers hin, die die Vorwärtsrichtung der Schleifscheibe ist, erzeugt, so dass Schaden in der Richtung der Dicke kaum erzeugt wird.
  • Wenn daher der Peripherieabschnitt des Bondwafers 2 auf eine Dicke so klein wie 20–150 Mikrometer geschliffen wird, erreicht der Schaden nicht die verdeckte Oxidschicht 4 oder den Basiswafer 3.
  • Obwohl sich der Grad an erzeugtem Schaden zur Mitte des Bondwafers 2 hin erhöht, kann das Problem durch eine Reduzierung der Breite w des Peripherieabschnitts des Bondwafers 2, der durch die Schleifscheibe 10 geschliffen werden soll, und die Entfernung des erzeugten Schadens durch Ätzen in einem nachfolgenden Schritt gelöst werden.
  • Auf diese Weise ermöglicht das Verfahren der vorliegenden Erfindung dem Peripherieabschnitt des Bondwafers 2, auf eine Dicke so klein wie 20–150 Mikrometer geschliffen zu werden, ohne die verdeckte Oxidschicht 4 oder den Basiswafer 3 zu beschädigen.
  • Selbst wenn jedoch der Wafer von der Peripherie davon radial geschliffen wird, wird in der die Dicke betreffenden Richtung des Wafers ein Schaden von ungefähr 10 Mikrometer erzeugt. Wenn der Wafer daher auf eine Dicke von weniger als 20 Mikrometer geschliffen wird, ergibt sich die Möglichkeit, dass der Basiswafer 3 beschädigt sein kann. Daher wird solch übermäßiges Schleifen nicht bevorzugt.
  • Danach wird, wie in 1 F gezeigt, der unverbundene Abschnitt an der Peripherie des Bondwafers 2 durch Ätzen vollständig entfernt. Dieses Ätzen kann durch die Immersion des Klebewafers 1 in ein Ätzmittel, dessen Ätzgeschwindigkeit für Siliziummonokristall bedeutend höher ist als die für den Oxidfilm, durchgeführt werden. Das bedeutet, obwohl der Peripherieabschnitt des Bondwafers 2 durch das Ätzmittel geätzt wird, da das Silizium durch Schleifen exponiert worden ist, werden die verbleibenden Abschnitte des Klebesubstrats 1 nicht geätzt, da diese Abschnitte durch den Oxidfilm 5 abgedeckt sind. Ein Beispiel des Ätzens, das Selektivität vorweist, ist das Alkali-Ätzen unter Benutzung von KOH, NaOH oder dergleichen.
  • Da die Dicke des Peripherieabschnitts des Bondwafers 2 ausreichend reduziert wird, kann bei der vorliegenden Erfindung der unverbundene Abschnitt an der Peripherie des Klebesubstrats 1 innerhalb eines kurzen Zeitraums durch Ätzen vollständig entfernt werden.
  • Schließlich wird, wie in 1G gezeigt, die Oberfläche des Bondwafers 2 auf eine gewöhnliche Weise geschliffen und/oder poliert, um die Dicke des Bondwafers 2 auf eine gewünschte Dicke zu reduzieren. Folglich wird ein Klebesubstrat mit einer SOI-Schicht 6 hergestellt.
  • BEISPIELE
  • Als Nächstes werden Beschreibungen eines Beispiels der vorliegenden Erfindung und eines Vergleichsbeispiels gegeben.
  • (Beispiel und Vergleichsbeispiel)
  • Zwanzig Hochglanz-CZ-Substrate mit einem Durchmesser von 125 mm (5 Zoll) und einer Dicke von 625 Mikrometer (leitender Typ; p-Typ; spezifischer Widerstand: 4–6 Ω.cm) wurden zubereitet und in 10 Bondwafer und 10 Basiswafer unterteilt. Diese Wafer wurden gemäß den in 1A–1D gezeigten Vorgängen verbunden, um 10 Klebesubstrate zu ergeben, wie in 1D gezeigt.
  • Für fünf der so hergestellten Klebesubstrate wurde der Peripherieabschnitt jedes Wafers, wie in 2 gezeigt, von der Peripherie zum Zentrum des Wafers (Beispiel) hin radial geschliffen. In der Zwischenzeit wurde bei den verbleibenden fünf Klebesubstraten, wie in 3A gezeigt, der Peripherieabschnitt jedes Wafers in die die Dicke betreffende Richtung des Wafers geschliffen (Vergleichsbeispiel).
  • Das Schleifen wurde durch Verwendung einer Diamant-Schleifscheibe Nr. 800, die bei einer Peripheriegeschwindigkeit von 1600 m/min in die dem Wafer, der bei einer Peripheriegeschwindigkeit von 300 mm/min gedreht wurde, entgegengesetzte Richtung gedreht wurde, durchgeführt. Das Schleifen wurde durch die Vorwärtsgeschwindigkeit von 0,6 mm/min durchgeführt. Der Peripherieabschnitt des Bondwafers, der sich radial über ungefähr 3 mm erstreckt, wurde geschliffen, bis die Dicke des Peripherieabschnitts 100 Mikrometer betrug. Die oben beschriebenen Bedingungen gelten sowohl für das Beispiel als auch das Vergleichsbeispiel, die sich nur in der Vorwärtsrichtung der Schleifscheibe unterschieden.
  • Die zehn Klebewafer, deren Bondwafer geschliffene Peripherieabschnitte aufwiesen, wurden ungefähr 3,5 Stunden lang bei 70 °C in eine Lösung von 50%igem NaOH eingetaucht, was eine Bedingung dafür war, das ein monokristallines Silizium einer Dicke von ungefähr 130 Mikrometer geätzt wurde, um den unverbundenen Abschnitt an der Peripherie des Wafers vollständig zu entfernen.
  • Danach wurde gewöhnliches Schleifen/Polieren für die Klebewafer ausgeführt, um die Herstellung eines Klebesubstrats mit einer SOI-Schicht von 2 Mikrometer Dicke wie in 1 G gezeigt zu vervollständigen.
  • Auf der Oberfläche des Terrassenabschnitts 7 des Basiswafers 3 von jedem der zehn so hergestellten SOI-Substrate existierende Kratzer wurden durch die Verwendung eines optischen Mikroskops gezählt.
  • Obwohl in jedem der Wafer, der durch das Verfahren des Vergleichsbeispiels (herkömmliches Verfahren) geschliffen worden war, 20–50 Kratzer beobachtet worden waren, wurden Kratzer, die als von dem Schleifen stammend betrachtet wurden, in den Wafern, die durch das Verfahren gemäß der vorliegenden Erfindung geschliffen wurden, nicht entdeckt.
  • Die vorliegende Erfindung ist nicht auf die oben beschriebene Ausführungsform beschränkt. Die oben beschriebene Ausführungsform ist lediglich ein Beispiel, und diejenigen, die im Wesentlichen dieselbe Struktur wie die in den beigefügten Patentansprüchen beschriebene aufweisen und eine ähnliche Tätigkeit und Wirkungsweise bereitstellen, sind in dem Bereich der vorliegenden Erfindung eingeschlossen.
  • Bei der oben beschriebenen Ausführungsform konzentriert sich eine Beschreibung auf den Fall, in dem zwei Halbleitersubstrate miteinander verbunden werden, um ein Klebesubstrat herzustellen. Die vorliegende Erfindung ist jedoch ebenfalls beim Entfernen von peripheren, unverbundenen Abschnitten wirksam, die in einem Herstellungsvorgang produziert werden, bei dem ein Klebesubstrat durch das Verbinden eines Halbleiterwafers und eines Isolatorsubstrats, die zum Beispiel aus Quarz, Siliziumcarbid, Siliziumnitrid, Aluminiumoxid, Saphir oder anderen keramischen Materialien gefertigt sind, hergestellt wird.

Claims (2)

  1. Ein Verfahren zur Herstellung eines Klebesubstrats, welches folgende Schritte beinhaltet: (a) (i) Formen einer Oxidschicht auf mindestens einem von zwei Halbleitersubstraten, wobei eines der Substrate ein Substrat ist, auf dem Vorrichtungen gefertigt werden sollen, und Miteinander-in-engen-Kontakt-Bringen der zwei Substrate mittels des Oxidfilms; oder (ii) Miteinander-in-engen-Kontakt-Bringen eines Halbleitersubstrats, auf dem Vorrichtungen gefertigt werden sollen, und eines Isolatorsubstrats; (b) Wärmebehandlung der Substrate in einer oxidierenden Atmosphäre, um die Substrate fest miteinander zu verbinden; (c) Schleifen des Peripherieabschnitts des Halbleitersubstrats, auf dem Vorrichtungen gefertigt werden sollen, auf eine vorbestimmte Dicke; (d) vollständiges Entfernen eines unverbundenen Abschnitts an der Peripherie des Halbleitersubstrats, auf dem Vorrichtungen gefertigt werden sollen, durch Ätzung; und (e) Schleifen und/oder Polieren des Substrats, auf dem Vorrichtungen gefertigt werden sollen, um seine Dicke auf eine gewünschte Dicke zu reduzieren; dadurch gekennzeichnet, dass in Schritt (c) die Schleifscheibe und das Substrat an dem Rand des Substrats miteinander in Kontakt stehen, wobei das Schleifen durch radiales Bewegen der Schleifscheibe und/oder des Substrats von der Peripherie des Substrats zu dessen Mitte hin erreicht wird.
  2. Verfahren gemäß Anspruch 1, bei dem Schritt (c) so ausgeführt wird, dass die Dicke des Vorrichtungsfertigungs-Halbleitersubstrats auf 20–150 Mikrometer reduziert wird.
DE69835469T 1997-01-17 1998-01-08 Verfahren zur Herstellung eines geklebten Substrates Expired - Lifetime DE69835469T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01768597A JP3352896B2 (ja) 1997-01-17 1997-01-17 貼り合わせ基板の作製方法
JP1768597 1997-01-17

Publications (2)

Publication Number Publication Date
DE69835469D1 DE69835469D1 (de) 2006-09-21
DE69835469T2 true DE69835469T2 (de) 2007-09-20

Family

ID=11950688

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69835469T Expired - Lifetime DE69835469T2 (de) 1997-01-17 1998-01-08 Verfahren zur Herstellung eines geklebten Substrates

Country Status (4)

Country Link
US (1) US6110391A (de)
EP (1) EP0854500B1 (de)
JP (1) JP3352896B2 (de)
DE (1) DE69835469T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012220161B4 (de) 2011-11-08 2024-03-07 Disco Corporation Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69917819T2 (de) * 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
JP3635200B2 (ja) 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US5888838A (en) * 1998-06-04 1999-03-30 International Business Machines Corporation Method and apparatus for preventing chip breakage during semiconductor manufacturing using wafer grinding striation information
FR2818443B1 (fr) * 2000-12-20 2003-10-31 Sagem Procede de fabrication de detecteur matriciel infrarouge a eclairage par la face arriere
TWI273645B (en) * 2002-07-17 2007-02-11 Soitec Silicon On Insulator Method of smoothing the outline of a useful layer of material transferred onto a support substrate
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP4892201B2 (ja) * 2005-05-13 2012-03-07 ダイトエレクトロン株式会社 貼合せワークの外周エッジ部の段差加工方法及び装置
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP5028845B2 (ja) * 2006-04-14 2012-09-19 株式会社Ｓｕｍｃｏ 貼り合わせウェーハ及びその製造方法
US8119500B2 (en) * 2007-04-25 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2959596B1 (fr) * 2010-04-30 2012-07-06 Soitec Silicon On Insulator Amincissement detourant
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
TWI680031B (zh) * 2012-09-24 2019-12-21 日商荏原製作所股份有限公司 研磨方法及研磨裝置
CN106486340B (zh) * 2015-08-31 2019-08-27 中芯国际集成电路制造(北京)有限公司 晶圆结构及其形成方法和喷淋装置
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
JP7258489B2 (ja) * 2018-08-21 2023-04-17 株式会社岡本工作機械製作所 半導体装置の製造方法及び製造装置
FR3120985B1 (fr) * 2021-03-19 2023-03-31 Soitec Silicon On Insulator Procédé de fabrication d’une hétérostructure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175729A (ja) * 1983-03-25 1984-10-04 Toshiba Corp 半導体基板の研削装置
JPH0389519A (ja) * 1989-08-31 1991-04-15 Sony Corp 半導体基板の製法
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
JP2653282B2 (ja) * 1991-08-09 1997-09-17 日産自動車株式会社 車両用道路情報表示装置
JP3352129B2 (ja) * 1992-12-04 2002-12-03 株式会社東芝 半導体基板の製造方法
JP2662495B2 (ja) * 1993-06-28 1997-10-15 住友シチックス株式会社 接着半導体基板の製造方法
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012220161B4 (de) 2011-11-08 2024-03-07 Disco Corporation Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon

Also Published As

Publication number Publication date
JPH10209093A (ja) 1998-08-07
DE69835469D1 (de) 2006-09-21
JP3352896B2 (ja) 2002-12-03
US6110391A (en) 2000-08-29
EP0854500A1 (de) 1998-07-22
EP0854500B1 (de) 2006-08-09

Similar Documents

Publication Publication Date Title
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE69917819T2 (de) SOI Substrat
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69731019T2 (de) Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE4220284C1 (de) Verfahren zum Zerteilen von Verbundwafern
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE4118593C2 (de) Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding
DE10116791B4 (de) &#34;Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer&#34;
DE10333810B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE102019203465A1 (de) Verfahren zum herstellen eines wafers und vorrichtung zum herstellen eines wafers
DE102014215187B4 (de) Verfahren zum Bearbeiten eines geschichteten Wafers
DE102019204741A1 (de) Verfahren zum Herstellen eines Wafers
DE60029578T2 (de) Verbundscheiben-herstellungsmethode
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE102019212927A1 (de) Bearbeitungsverfahren für ein sic-substrat
DE2007865C2 (de) Verfahren und Vorrichtung zum Polieren einer Siliciumoberfläche
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE19629756A1 (de) Verfahren zum Polieren eines Halbleitersubstrats
EP0094302A3 (de) Verfahren zum Entfernen von Verunreinigungen von Halbleitersubstraten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition