DE60029578T2 - Verbundscheiben-herstellungsmethode - Google Patents

Verbundscheiben-herstellungsmethode Download PDF

Info

Publication number
DE60029578T2
DE60029578T2 DE60029578T DE60029578T DE60029578T2 DE 60029578 T2 DE60029578 T2 DE 60029578T2 DE 60029578 T DE60029578 T DE 60029578T DE 60029578 T DE60029578 T DE 60029578T DE 60029578 T2 DE60029578 T2 DE 60029578T2
Authority
DE
Germany
Prior art keywords
wafer
thin film
peripheral portion
soi
delamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60029578T
Other languages
English (en)
Other versions
DE60029578D1 (de
Inventor
Shin-Etsu Handotai Co. Masatake Annaka-shi NAKANO
Shin-Etsu Handotai Co. Kiyoshi Annaka-shi MITANI
Shin-Etsu Handotai Co. Shinichi Annaka-shi TOMIZAWA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE60029578D1 publication Critical patent/DE60029578D1/de
Application granted granted Critical
Publication of DE60029578T2 publication Critical patent/DE60029578T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Bondungswafers durch das sogenannte Wasserstoffionen-Delaminierungsverfahren (ebenfalls Smart-Cut-Verfahren genannt), das das Zusammenbonden eines Ionen implantierten Wafers an einen anderen Wafer, der als ein Substrat dient, und dann das Delaminieren der Wafer beinhaltet, wobei dieses Verfahren das Erzeugen von Fehlern in einem peripheren Abschnitt des Wafers nach der Delaminierung reduzieren kann.
  • Allgemeiner Stand der Technik
  • Als ein Verfahren zum Herstellen eines SOI-(Silizium-auf-Isolator)Wafers unter Verwendung des sogenannten Bondungsverfahrens gibt es eine Technik, die das Zusammenbonden von zwei Siliziumwafern mittels eines Siliziumoxidfilm beinhaltet, zum Beispiel ein Verfahren, das das Bilden eines Oxidfilms auf zumindest einem solchen Wafer, das Aneinanderbonden der Wafer ohne das Einfügen von Fremdstoffen zwischen die zusammen zu bondenden Flächen und dann deren Aussetzen einer Wärmebehandlung bei einer Temperatur von 200–1200°C, um die Bindungsstärke zu verbessern, wie in der japanischen Patentveröffentlichung (Kokoku) Nr. 5-46086 offenbart, beinhaltet.
  • Der Bondungswafer, dessen Bindungsstärke durch eine derartige Wärmebehandlung verbessert wurde, kann nachfolgenden Schleif- und Poliervorgängen ausgesetzt werden. Daher kann durch das Reduzieren der Dicke des Wafers, auf dem Elemente gefertigt werden sollen (Bondwafer), auf eine gewünschte Dicke durch Schleifen und Polieren eine SOI-Schicht zum Fertigen von Elementen gebildet werden.
  • Ein wie oben beschrieben hergestellter SOI-Bondungswafer weist die Vorteile erhöhter Kristallinität der SOI-Schicht und hoher Beständigkeit der verdeckten Oxidschicht, die direkt unter der SOI-Schicht existiert, auf. Da er jedoch durch die Reduzierung der Dicke durch Schleifen und Polieren hergestellt wird, erfordert die Reduzierung der Dicke viel Zeit und erzeugt Materialverschwendung. Zusätzlich liegt die erhaltbare Einheitlichkeit der Dicke nur in einem Grad der Zieldicke von höchstens ±0.3 μm vor.
  • Da es ferner an den peripheren Abschnitten der zwei zusammenzubondenden Wafer mit Hochglanz-Oberfläche gibt, können die Abschnitte nicht zusammengebondet werden und werden als nicht zusammengebondete Abschnitte zurückgelassen. Wenn die Reduzierung der Dicke unter Existenz derartiger nicht zusammengebondeter Abschnitte durchgeführt wird, können während dem Vorgang der Reduzierung der Dicke Fehler wie etwa die Delaminierung der nicht zusammengebondeten Abschnitte verursacht werden. Diese nicht zusammengebondeten Abschnitte müssen daher vorher entfernt werden (siehe zum Beispiel die Veröffentlichung der japanischen Offenlegungsschrift (Kokai) Nr. 3-250616).
  • Währenddessen sind in Verbindung mit der aktuellen Verwendung eines höheren Integrationsgrads und einer höheren Verarbeitungsgeschwindigkeit der Halbleitervorrichtungen eine weitere Reduzierung der Dicke des dünnen Films und eine Steigerung der Einheitlichkeit der Filmdicke für die Dicke der SOI-Schicht erforderlich. Insbesondere sind eine als 0,1 ± 0,01 μm oder so dargestellte Filmdicke und -einheitlichkeit erforderlich.
  • Da ein SOI-Wafer mit dünnem Film mit einer solchen Filmdicke und Filmdickeneinheitlichkeit nicht von einem Bondungswafer durch die herkömmliche Dickenreduzierungsverarbeitung durch Schleifen und Polieren realisiert werden kann, wurde das Wasserstoffionen-Delaminierungsverfahren genannte Verfahren als eine neuartige Technik zur Reduzierung der Filmdicke, wie in der Veröffentlichung der japanischen Offenlegungsschrift (Kokai) Nr. 5-211128 offenbart, entwickelt.
  • Dieses Wasserstoffionen-Delaminierungsverfahren ist eine Technik zum Herstellen eines SOI-Wafers, wobei ein Oxidfilm auf zumindest einem von zwei Siliziumwafern gebildet ist, Wasserstoffionen oder Edelgasionen werden in einen Wafer (auf den hiernach ebenfalls als Bondwafer Bezug genommen wird) von dessen oberer Fläche implantiert, um eine Schicht aus Mikroblasen (eingeschlossene Schicht) in diesem Siliziumwafer zu bilden, dann wird die Ionen implantierte Fläche mit dem anderen Wafer (auf den hiernach ebenfalls als Basiswafer Bezug genommen wird) mittels der Oxidschicht zusammengebondet, danach wird der Bondwafer an der Schicht aus Mikroblasen durch eine Wärmebehandlung (Delaminierungswärmebehandlung) als eine Spaltungsebene (Delaminierungsebene) delaminiert, und der Basiswafer, auf dem eine Siliziumschicht als ein dünner Film (SOI-Schicht) gebildet ist, wird ferner einer Wärmebehandlung (Bondungswärmebehandlung) ausgesetzt, um die Zusammenbondung zu stärken, um einen SOI-Wafer zu erhalten.
  • Bei diesem Wasserstoffionen-Delaminierungsverfahren ist es ebenfalls möglich, Siliziumwafer direkt ohne einen Oxidfilm nach der Ionenimplantierung zusammenzubonden, und es kann nicht nur in einem Fall verwendet werden, in dem Siliziumwafer zusammengebondet werden, sondern auch in einem Fall, in dem ein Ionen implantierter Siliziumwafer an einen Isolatorwafer mit einem unterschiedlichen thermalen Erweiterungskoeffizient wie etwa denen von Quarz, Siliziumcarbid, Aluminiumoxid und so weiter zusammengebondet wird.
  • Durch die Verwendung des Wasserstoffionen-Delaminierungsverfahrens kann die delaminierte Ebene als eine gute Hochglanz-Oberfläche erhalten werden. Daher kann, wenn zum Beispiel ein SOI-Wafer hergestellt wird, ein SOI-Wafer mit einer extrem hohen Einheitlichkeit der SOI-Schicht relativ leicht erhalten werden. Da der Bondwafer nach der Delaminierung (hiernach ebenfalls delaminierter Wafer genannt) wiederverwertet werden kann, genießt das Verfahren zusätzlich den Vorteil, dass das Material effektiv verwendet werden kann.
  • Da die nicht zusammengebondeten peripheren Abschnitte bei der Delaminierung auf dem delaminierten Wafer gelassen werden, weist es ebenfalls den Vorteil auf, dass ein derartiger Vorgang des Entfernens der nicht zusammengebondeten Abschnitte der peripheren Abschnitte der Wafer wie in der zuvor erwähnten Veröffentlichung der Offenlegungsschrift (Kokai) des japanischen Patents Nr. 3-250616 offenbart, unnötig wird. Dies ist einer der wichtigen Vorteile des Wasserstoffionen-Delaminierungsverfahrens einschließlich der erhältlichen Einheitlichkeit der Filmdicke der SOI-Schicht und der Möglichkeit des Wiederverwertens des Materials.
  • Durch das eigentliche Beobachten eines peripheren Abschnitts des durch das Wasserstoffionen-Delaminierungsverfahren hergestellten SOI-Wafers wird ersichtlich, dass sich das periphere Ende der SOI-Schicht in einem inneren Bereich von ungefähr 1 mm von dem peripheren Ende des Basiswafers befindet. Dies ist, da Abschnitte von ungefähr 1 mm von den peripheren Enden der zusammengebondeten zwei Wafer nicht aufgrund des Polierdurchhangs der peripheren Abschnitte davon zusammengebondet sind und daher delaminiert werden.
  • Die Breite der nicht zusammengebondeten Abschnitte von den peripheren Enden hängt von der Größe des Polierdurchhangs ab, und es ist bekannt, dass sie gewöhnlicherweise ungefähr 1 mm oder höchstens ungefähr 2 mm ist, wenn ein gewöhnlicher Siliziumwafer mit Hochglanz-Oberfläche verwendet wird.
  • Es hat sich jedoch klar herausgestellt, dass, wenn ein SOI-Wafer wie oben beschrieben durch das Wasserstoffionen-Delaminierungsverfahren hergestellt, verschiedenen Vorgängen wie etwa Wärmebehandlung, Säubern und Vorrichtungsherstellung ausgesetzt wird, Probleme auftreten können, einschließlich der Erzeugung von Partikeln aus dem peripheren Abschnitt des Wafers, der Erzeugung von Rissen in der SOI-Schicht und so weiter, obwohl die auftretende Frequenz nicht so hoch ist. Da die Erzeugung derartiger Partikel, Sprünge und so weiter die Reduzierung des Ertrags oder die Verschlechterung der Eigenschaften in dem Vorrichtungsherstellungsvorgang unter Verwendung von SOI-Wafern verursachen kann, muss dies so weit wie möglich vermieden werden.
  • Der Grund für die zuvor erwähnte Erzeugung von Partikeln, Sprüngen und so weiter wird wie folgt betrachtet. Das heißt, periphere Abschnitte eines Bondungswafers, der durch das Wasserstoffionen-Delaminierungsverfahren hergestellt wird, weisen keine nicht zusammengebondeten Abschnitte auf und sie sind physisch zusammengebondet. Ihre Bindungsstärke ist jedoch aufgrund des Durchhangs in den vor dem Zusammenbonden erzeugten peripheren Abschnitte des Wafers im Vergleich zu den zentralen Abschnitten der Wafer nicht notwendigerweise ausreichend. Es wird in Erwägung gezogen, dass aus solchen peripheren Abschnitten der Wafer mit unzureichender Bindungsstärke während der verschiedenen Wärmebehandlungsvorgänge, dem Säuberungsvorgang, dem Vorrichtungsherstellungsvorgang und so weiter nach der Delaminierung daher Partikel erzeugt werden oder Sprünge in der SOI-Schicht gebildet werden.
  • Ein derartiges Problem ist nicht auf durch Zusammenbonden der Siliziumwafer mittels eines Oxidfilms gebildete SOI-Wafer begrenzt, sondern wird üblicherweise bei allen durch das Wasserstoffionen-Delaminierungsverfahren hergestellten Bondungswafern, zum Beispiel bei den zuvor erwähnten SOI-Wafern, die Isolatorwafer wie etwa die aus Quarz, Siliziumcarbid, Aluminiumoxid und so weiter als Basiswafer benutzen, oder Bondungswafern, die durch das direkte Zusammenbonden von Siliziumwafern ohne einen Oxidfilm gebildet werden, beobachtet.
  • „Smart cut: a new silicon on insulator material technology based on hydrogen implantation and wafer bonding"; Japanese Journal of Applied Physics, Band 36, Nr. 3B, Teil 1, März 1997, Seiten 1636–1641 von BRUEL, M et al. schlägt vor, dass, wenn ein SOI-Wafer durch das Wasserstoffionen-Delaminierungsverfahren hergestellt wird, in dem peripheren Abschnitt der SOI-Schicht ein nicht zusammengebondeter Bereich auftritt.
  • US 5,494,849 und EP 0,444,942 offenbaren Verfahren zum Herstellen eines Bondungswafers, wobei ein Vorrichtungswafer (Bondwafer) durch Schleifen und Polieren dünner gemacht wird, und danach wird der periphere Abschnitt durch das Maskieren mit Schleifen, Ätzen usw. entfernt.
  • EP 0,935,280 offenbart ein SOI-Substrat und ein Verfahren zum Fertigen desselbigen, wobei direkt auf einer SOI-Schicht eine photoresistente Schicht gebildet wird.
  • JP 11026336 und PAJ Band 1999, Nr. 04, 30. April 1999 offenbaren ein laminiertes Halbleitersubstrat und dessen Fertigungsverfahren.
  • WO 00/45421 offenbart einen Apparat zum Ablatieren von Kantenmaterial von einem Substrat.
  • Offenbarung der Erfindung
  • Hinsichtlich der oben genannten Probleme ist es ein Ziel der vorliegenden Erfindung, wenn ein Bondungswafer durch das Wasserstoffionen-Delaminierungsverfahren hergestellt wird, einen Bondungswafer frei von den Problemen der Erzeugung von Partikeln aus dem peripheren Abschnitt des Wafers und der Erzeugung von Sprüngen in der SOI-Schicht und so weiter herzustellen.
  • Um das zuvor genannte Ziel zu erreichen, stellt die vorliegende Erfindung ein Verfahren zum Herstellen eines Bondungswafers durch das Wasserstoffionen-Delaminierungsverfahren gemäß dem beiliegenden Anspruch 1 bereit.
  • Durch das Entfernen eines peripheren Abschnitts mit unzureichender Bindungsstärke des dünnen Films, der nach dem Delaminierungsschritt in einem Verfahren zum Herstellen eines Bondungswafers durch das Wasserstoffionen-Delaminierungsverfahren wie oben beschrieben auf dem Basiswafer gebildet wurde, kann ein gebondeter Wafer mit ausreichender Bindungsstärke über dem gesamten gebondeten Bereich bereitgestellt werden, und folglich können die Probleme bei einem Vorrichtungsherstellungsvorgang und dergleichen, welche die Erzeugung von Partikeln aus dem peripheren Abschnitt des dünnen Films, die Erzeugung von Sprüngen in dem dünnen Film und so weiter sind, verhindert werden.
  • Die vorliegende Erfindung stellt ferner das zuvor erwähnte Verfahren zum Herstellen eines gebondeten Wafers bereit, bei dem der dünne Film zumindest eine SOI-Schicht aufweist.
  • Schritt (v) entfernt vorzugsweise den dünnen Film für eine Entfernung von nicht weniger als 1 mm und nicht mehr als 5 mm von der Kante des Basiswafers.
  • Wenn der Wafer ein SOI-Bondungswafer ist, bei dem der auf dem Basiswafer gebildete dünne Film zumindest eine SOI-Schicht aufweist, wird ferner das Entfernen des peripheren Abschnitts des dünnen Films vorzugsweise durch das Entfernen von zumindest der SOI-Schicht für eine Region von 1–5 mm von dem peripheren Ende des Basiswafers erzielt.
  • Da der Abschnitt, der mit Bezug auf den Basiswafer unzureichende Bindungsstärke in dem dünnen Film zeigt, normalerweise in einer solchen Region existiert, kann der Abschnitt mit unzureichender Bindungsstärke sicher durch das gewaltsame Entfernen des Abschnitts des peripheren Abschnitt des dünnen Films entfernt werden, und folglich kann ein Bondungswafer, bei dem der gesamte dünne Film fest mit dem Basiswafer zusammengebondet ist, erhalten werden.
  • Das Entfernen des peripheren Abschnitts des dünnen Films wird durch das Ätzen des Wafers erzielt, indem zumindest Abschnitte der oberen Fläche mit Ausnahme des zu entfernenden peripheren Abschnitts maskiert werden.
  • Durch das Durchführen des Ätzens auf solch eine Weise wie oben beschrieben kann der periphere Abschnitt des dünnen Films leicht und sicher entfernt werden.
  • Ferner kann der periphere Abschnitt des dünnen Films durch das Zusammenhalten einer Vielzahl von Wafern, die so gestapelt sind, dass zumindest die zu entfernenden peripheren Abschnitte freigelegt sein sollten, und das Ätzen von diesen entfernt werden. Durch ein derartiges Verfahren können zahlreiche Wafer gleichzeitig geätzt werden, und somit kann der periphere Abschnitt des dünnen Films effektiv entfernt werden.
  • Ein durch das zuvor erwähnte Herstellungsverfahren der vorliegenden Erfindung hergestellter Bondungswafer ist frei von den Problemen der Erzeugung von Partikeln aus dem peripheren Abschnitt des Wafers, der Erzeugung von Sprüngen in dem dünnen Film und so weiter.
  • Das Verfahren der vorliegenden Erfindung stellt ebenfalls den zuvor erwähnten Bondungswafer bereit, wobei der dünne Film eine SOI-Schicht aufweist und zumindest die SOI-Schicht für eine Region von 1–5 mm von dem peripheren Ende des Basiswafers entfernt wird.
  • Ein derartiger SOI-Bondungswafer, bei dem der periphere Abschnitt der SOI-Schicht für eine Region der Region von dem peripheren Ende des oben definierten Basiswafers entfernt wird, weist eine Filmdicke und eine Filmdickeneinheitlichkeit auf, die für aktuelle Halbleitervorrichtungen mit hohem Integrationsgrad und hoher Verarbeitungsgeschwindigkeit geeignet ist. Da die SOI-Schicht mit dem Basiswafer mit ausreichender Bindungsstärke über den gesamten Wafer hinweg zusammengebondet ist, werden zudem die Probleme der Erzeugung von Partikeln aus dem peripheren Abschnitt des Wafers und die Erzeugung von Sprüngen in der SOI-Schicht während des Vorrichtungsherstellungsvorgangs und so weiter im Wesentlichen vermieden.
  • Das Verfahren der vorliegenden Erfindung stellt einen gebondeten Wafer her, der im Wesentlichen keine Partikel aus dem peripheren Abschnitt des dünnen Films erzeugt und so weiter, oder während dem nachfolgenden Säuberungsvorgang, Vorrichtungsherstellungsvorgang oder dergleichen keine Sprünge in dem dünnen Film erzeugt. Daher hat es die Vorteile der merklichen Reduzierung der Verringerung der Eigenschaften und Stärkung des Ertrags.
  • Kurze Erklärung der Zeichnungen
  • 1(a) bis (h) zeigen ein Flussbild eines beispielhaften Vorgangs zum Herstellen eines SOI-Wafers durch das Wasserstoffionen-Delaminierungsverfahren gemäß der vorliegenden Erfindung.
  • 2 ist eine schematische Ansicht, die ein beispielhaftes Verfahren gemäß der vorliegenden Erfindung zum Ätzen eines peripheren Abschnitts von dünnem Film eines Wafers zeigt.
  • Beste Art zur Ausführung der Erfindung
  • Ausführungsformen der vorliegenden Erfindung werden nachstehend mit Bezug auf die beiliegenden Zeichnungen erläutert. Die vorliegende Erfindung ist jedoch nicht auf diese begrenzt.
  • 1 zeigt ein Flussbild eines beispielhaften Vorgangs zum Herstellen eines SOI-Wafers, welcher ein Bondungswafer ist, durch eine Ausführungsform des Wasserstoffionen-Delaminierungsverfahrens gemäß der vorliegenden Erfindung.
  • Die vorliegende Erfindung wird hiernach hauptsächlich für einen Fall erklärt, in dem zwei der Siliziumwafer mittels eines Oxidfilms zusammengebondet sind, um einen SOI-Wafer herzustellen.
  • In dem in 1 gezeigten Wasserstoffionen-Delaminierungsverfahren werden zwei Siliziumwafer mit Hochglanz-Oberfläche zuerst in Schritt (a) vorbereitet. Das heißt, ein Basiswafer 1, der als ein Substrat dient, und ein Bondwafer 2, der als eine SOI-Schicht dient, die Beschreibungen der Vorrichtungen entsprechen, werden vorbereitet.
  • Dann wird in Schritt (b) zumindest einer der Wafer, in diesem Fall der Bondwafer 2, thermaler Oxidation ausgesetzt, um einen Oxidfilm 3 zu bilden, der eine Dicke von ungefähr 0,1–2,0 μm auf seiner Fläche aufweist.
  • In Schritt (c) werden zumindest entweder Wasserstoffionen oder Edelgasionen, in diesem Fall Wasserstoffionen, in eine Fläche des Bondwafers 2, auf dessen Fläche der Oxidfilm gebildet wurde, implantiert, um parallel zu der Fläche in mittlerer Durchdringungstiefe der Ionen eine Schicht aus Mikroblasen (eingeschlossene Schicht) 4 zu bilden. Die Ionenimplantierungstemperatur beträgt vorzugsweise 25–450°C.
  • Der Schritt (d) ist ein Schritt des Auflagerns des Basiswafers 1 auf der Wasserstoffionen implantierten Fläche des Wasserstoffionen implantierten Bondwafers 2 mittels eines Oxidfilms und das Zusammenbonden von diesen. Durch das Kontaktieren der Flächen von zwei der Wafer miteinander in einer sauberen Atmosphäre bei einer gewöhnlichen Temperatur werden die Wafer aneinander festgeklebt, ohne einen Klebstoff oder dergleichen zu verwenden.
  • Der nachfolgende Schritt (e) ist ein Delaminierungsschritt, bei dem die Wafer an der eingeschlossenen Schicht 4 als eine Grenze delaminiert wurden, um sie in einen delaminierten Wafer 5 und einen SOI-Wafer 6, in dem eine SOI-Schicht 7 mittels des Oxidfilms 3 auf dem Basiswafer 1 gebildet wurde, zu trennen. Wenn die Wafer zum Beispiel bei einer Temperatur von ungefähr 500°C oder mehr unter einer inerten Gasatmosphäre einer Wärmebehandlung ausgesetzt werden, werden die Wafer aufgrund der Neuanordnung der Kristalle und der Aggregation von Blasen in den delaminierten Wafer 5 und den SOI-Wafer 6 (SOI-Schicht 7 + Oxidfilm 3 + Basiswafer 1) getrennt. Wie ebenfalls in 1 gezeigt, wird in diesem Fall ein nicht zusammengebondeter Abschnitt 8 der peripheren Abschnitte des Oxidfilms 3 und der SOI-Schicht 7 (eine Region von ungefähr 1 mm, oder höchstens 2 mm, von dem peripheren Ende des Basiswafers 1) auf dem delaminierten Wafer 5 zurückgelassen, und nur die mit dem Basiswafer 1 zusammengebondeten Abschnitte verbleiben auf dem Basiswafer 1 als ein dünner Film 9 (SOI-Schicht 7 + Oxidfilm 3).
  • Ein peripherer Abschnitt des dünnen Films 9, dessen Bindungsstärke mit dem Basiswafer 1 nicht ausreichend ist, das heißt, dem peripheren Abschnitt der SOI-Schicht 7 oder zusätzlich in diesem Fall des Oxidfilms 3 wird nach dem Delaminierungsschritt (e) entfernt. Da jedoch die Bindungsstärke des in dem Bondungsschritt (d) und dem Delaminierungsschritt (e) erhaltenen Wafers wie sie ist zur Verwendung in dem Vorrichtungsherstellungsvorgang schwach ist, wird der SOI-Wafer 6 einer Wärmebehandlung bei einer hohen Temperatur als eine Bondungswärmebehandlung ausgesetzt, um vor der Entfernung eine ausreichende Bindungsstärke zu erhalten. Diese Wärmebehandlung wird zum Beispiel vorzugsweise bei 1050°C bis 1200°C 30 Minuten bis 2 Stunden lang unter einer oxidierenden Gasatmosphäre durchgeführt. Es ist zum Verständnis der vorliegenden Erfindung nützlich, dass ein derartiger Bondungswärmebehandlungsschritt (f) nach der später beschriebenen Entfernung des peripheren Abschnitts des dünnen Films durchgeführt werden kann, oder durch das Erhöhen der Wärmebehandlungstemperatur des Delaminierungsschritts (e) ausgelassen werden kann.
  • Nachdem der Bondungswärmebehandlungsschritt (f) wie oben beschrieben vorzeitig durchgeführt worden ist, wird der periphere Abschnitt des dünnen Films 9, dessen Bindungsstärke an den Basiswafer 1 unzureichend ist, das heißt, die peripheren Abschnitte der SOI-Schicht 7 oder zusätzlich zu dem Oxidfilm 3 in diesem Fall, in Schritt (g) zum Entfernen des peripheren Abschnitts des dünnen Films entfernt. Der periphere Abschnitt unzureichender Bindungsstärke befindet sich üblicherweise in einer Region von 1–5 mm von dem peripheren Ende des Basiswafers 1 entfernt, und eine derartige Region wird vorzugsweise entfernt. Wenn jedoch eine unnötig große Region entfernt wird, wird sich die Elementfertigungsregion der Fläche der SOI-Schicht entsprechend verringern. Es wird daher eher bevorzugt, dass die Bindungsstärke des dünnen Films 9 (SOI-Schicht 7 oder SOI-Schicht 7 + Oxidfilm 3) und der Basiswafer 1 in dem Delaminierungsschritt (e) oder dem Bondungswärmebehandlungsschritt (f) so hoch wie möglich für die ganzen Wafer gefertigt werden sollten, so dass die in dem Entfernungsschritt (g) des peripheren Abschnitts des dünnen Films zu entfernende Region ein Bereich von 3 mm oder weniger von dem peripheren Ende des Basiswafers 1 sein sollte.
  • Eine Region von 1 mm oder weniger von dem peripheren Ende des Basiswafers ist ein nicht zusammengebondeter Abschnitt 8 wie oben beschrieben. Daher wird er üblicherweise in dem Delaminierungsschritt (e) mit dem delaminierten Wafer 5 delaminiert. Selbst wenn der dünne Film nach dem Delaminierungsschritt (e) ebenfalls in dieser Region verbleibt, kann er in dem Entfernungsschritt (g) des peripheren Abschnitts des dünnen Films gemäß der vorliegenden Erfindung entfernt werden.
  • Der periphere Abschnitt des dünnen Films wird durch Ätzen des Wafers durch das Maskieren von zumindest Abschnitten der oberen Fläche mit Ausnahme des zu entfernenden peripheren Abschnitts wie in dem angehängten Anspruch 1 definiert entfernt. Wenn zum Beispiel nur die SOI-Schicht für eine Region von 3 mm von dem peripheren Ende des Basiswafers in einem Verfahren, das zum Verständnis der vorliegenden Erfindung nützlich ist, entfernt wird, wird ein Maskierungsband an die obere Fläche der SOI-Schicht geklebt, so dass nur der zu entfernende periphere Abschnitt freigelegt sein sollte, und der Wafer wird für eine vorbestimmte Zeit in eine Säureätzlösung aus gemischter Säure (Mischung aus Fluorwasserstoffsäure und Salpetersäure) oder dergleichen, oder eine stark alkalische Ätzlösung wie etwa denen aus Kaliumhydroxid und Natriumhydroxid, getaucht. Durch diese Behandlung wird der periphere Abschnitt der SOI-Schicht, der nicht mit dem Maskierungsband abgedeckt ist, geätzt und entfernt.
  • Wenn der Oxidfilm ebenfalls entfernt werden sollte, kann der Oxidfilm ferner durch Verwendung einer längeren Eintauchzeit oder einer Ätzlösung, die starke Säure enthält, die eine starke Wirkung auf dem Oxidfilm als eine Hauptkomponente aufweist, entfernt werden, da das Ätzen des Oxidfilms im Vergleich zu der SOI-Schicht schwieriger ist.
  • Bei einem Verfahren, das zum Verständnis der vorliegenden Erfindung nützlich ist, kann das Maskierungsband aus jedem beliebigen Material bestehen, solange es gegenüber der Wirkung der zu verwendenden Ätzlösung resistent ist. Insbesondere können diejenigen, die aus Fluorkohlenwasserstoffharzen, Polyethylen und so weiter bestehen, verwendet werden. Ferner kann bei einem Verfahren, das zum Verständnis der vorliegenden Erfindung nützlich ist, mit Ausnahme des Maskierens mit einem Maskierungsband das Ätzen durch das Bilden eines Beschichtungsfilms auf den zu maskierenden Abschnitten mit Wachs mit hoher Korrosionsresistenz, anderen organischen Polymermaterialien und dergleichen durchgeführt werden. Nachdem das Ätzen mit der Maskierung durchgeführt ist, um einen peripheren Abschnitt der gewünschten Region wie oben beschrieben zu entfernen, wird das Maskierungsband oder dergleichen, das zur Maskierung verwendet wird, abgezogen.
  • Anstatt ein Maskierungsband zu verwenden, ist es ebenfalls möglich, die obere Fläche mit Photolack zu beschichten und sie Licht auszusetzen, um die obere Fläche mit Ausnahme des peripheren Abschnitts zu maskieren. Ein Oxidfilm wird nach der Bondungswärmebehandlung in einer oxidierenden Atmosphäre mit Photolack beschichtet, um die obere Fläche mit Ausnahme des peripheren Abschnitts zu maskieren, und der Oxidfilm des peripheren Abschnitts wird mit Fluorwasserstoffsäure entfernt. Durch diese Behandlung wird der Oxidfilm in dem mit dem Photolack maskierten Abschnitt zurückgelassen, und es wird daher möglich, durch das Durchführen der Alkaliätzung unter Verwendung des Oxidfilms als eine Maskierung nur den peripheren Abschnitt des dünnen Films zu entfernen.
  • Bei einem Verfahren, das zum Verständnis der vorliegenden Erfindung nützlich ist, kann der periphere Abschnitt des dünnen Films ebenfalls durch das Ätzen einer Vielzahl von Wafern, die gestapelt und zusammengehalten werden, so dass zumindest die zu entfernenden peripheren Abschnitte freigelegt werden sollten, entfernt werden, außerdem wird das Ätzen eines Wafers, von dem mit Ausnahme des peripheren Abschnitts zumindest die obere Fläche entfernt werden soll, wie oben beschrieben maskiert.
  • Wie in 2 gezeigt, werden zum Beispiel zwei SOI-Wafer 6, die gestapelt sind, so dass ihre SOI-Schichten 7 einander gegenüberliegen sollten, als ein Satz vorbereitet, und eine Vielzahl derartiger Sätze werden durch die Verwendung eines säulenförmigen Schablonensatzes (in der Figur nicht gezeigt) an beiden Enden der gestapelten Wafersätze gestapelt und in dem gestapelten Zustand Ätzen ausgesetzt. In diesem Fall werden die Hauptflächen der SOI-Schichten 7 miteinander in Kontakt gebracht und folglich maskiert, während die Seitenflächen (peripheren Abschnitte) der Ätzlösung 10 ausgesetzt werden. Daher werden die SOI-Schichten 7 sowie die Oxidfilme 3 von den Seitenflächen geätzt, und gewünschte Regionen können entfernt werden.
  • Bei dem Ätzbetrieb können die ganzen Wafer in eine Ätzlösung getaucht werden. Das Ätzen kann jedoch sicher erzielt werden, indem nur die zu entfernenden peripheren Abschnitte oder derartige Abschnitte und Nachbarabschnitte einer Ätzlösung ausgesetzt werden. Daher können zum Beispiel, wie in 2 gezeigt, die durch die Verwendung einer säulenförmigen Schablone gestapelten Wafer 6 gedreht werden, so dass nur die peripheren Abschnitte der Wafer 6 durch Drehen der säulenförmigen Schablone (in der Figur nicht gezeigt) immer in Kontakt mit der Ätzlösung 10 sein sollten.
  • Wenn wie oben beschrieben gestapelte Wafer dem Ätzen ausgesetzt werden, können Abstandhalter zwischen den Wafern platziert werden, und das zuvor erwähnte Verfahren zum Maskieren von Abschnitten mit Ausnahme des zu entfernenden peripheren Abschnitts durch Verwendung eines Maskierungsbands oder dergleichen wird in Kombination verwendet, um das Ätzen durchzuführen. In einem derartigen Fall werden die Hauptflächen der SOI-Schichten sicher maskiert, und sie werden nicht mit Ätzlösung, die von den Lücken zwischen den Wafern durchdringt, geätzt.
  • Durch Verwendung des oben beschriebenen Verfahrens kann der Bereich des peripheren Abschnitts, der nicht ausreichende Bindungsstärke zeigt, für die SOI-Schicht entfernt werden, und außerdem der Oxidfilm. Wenn der Basiswafer jedoch ein Siliziumwafer ist, kann ein solcher Wafer gleichzeitig geätzt werden. Falls dies verhindert werden soll, können Abschnitte des Basiswafers, die der Ätzlösung ausgesetzt werden sollen, ebenfalls vorher mit dem zuvor erwähnten Maskierungsband, Wachs oder dergleichen beschichtet werden und dann dem Ätzen ausgesetzt werden. Wenn alternativ ein SOI-Wafer durch Verwendung eines Wafers, auf dem vorher ein Oxidfilm für die gesamte Fläche gebildet wird, hergestellt wird, dient der Oxidfilm als eine Maske, und folglich wird der Basiswafer am Geätztwerden gehindert. Bei der in 1 gezeigten Bondungswärmebehandlung (f) kann jedoch ein Oxidfilm ebenfalls auf einem Basiswafer gebildet werden, und folglich ist es ebenfalls möglich, diesen Oxidfilm für den obigen Zweck zu verwenden.
  • Was einen SOI-Wafer betrifft, kann zumindest ein peripherer Abschnitt der SOI-Schicht des dünnen Films, der auf dem Basiswafer gebildet ist, durch das Durchführen von Ätzbehandlung wie oben beschrieben entfernt werden. Ein auf solch eine Weise erhaltener SOI-Wafer weist folglich keinen peripheren Abschnitt von nicht ausreichender Bindungsstärke auf und leidet folglich im Wesentlichen nicht unter den Problemen der Erzeugung von Partikeln aufgrund der Delaminierung des dünnen Films während des nachfolgenden Säuberungsschritts oder Vorrichtungsherstellungsschritts, der Erzeugung von Sprüngen in der SOI-Schicht und so weiter. Daher wird die Verschlechterung von Eigenschaften merkbar reduziert und der Ertrag verbessert.
  • Bei einem Verfahren, das zum Verständnis der vorliegenden Erfindung nützlich ist, kann der periphere Abschnitt des dünnen Films ebenfalls durch Polieren von nur dem peripheren Abschnitt entfernt werden.
  • Bei den zuvor erwähnten Ausführungsformen wird das Verfahren der vorliegenden Erfindung für einen SOI-Wafer erklärt, der zwei Siliziumwafer verwendet, bei denen eine SOI-Schicht auf einem der Siliziumwafer (Basiswafer) mittels eines Oxidfilms gebildet wird. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt und kann auf alle durch das Wasserstoffionen-Delaminierungsverfahren hergestellten Bondungswafer angewendet werden.
  • Wie oben beschrieben, wird zum Beispiel bei einem SOI-Wafer, der aus einem mit Ionen implantierten und mit einem Isolatorwafer (Basiswafer) zusammengebondeten Siliziumwafer (Bondwafer) mit einem unterschiedlichen thermalen Erweiterungskoeffizienten wie etwa dem von Quarz, Siliziumcarbid, Aluminiumoxid und so weiter besteht, eine dünne Siliziumschicht (SOI-Schicht) auf dem Isolatorwafer gebildet. In einem solchen Wafer liegt nach der Delaminierungswärmebehandlung bei einem peripheren Abschnitt der SOI-Schicht ebenfalls ein Bereich, der nicht ausreichende Bindungsstärke zeigt, vor. Durch das Entfernen des peripheren Abschnitts, insbesondere einer Region von 1–5 mm von dem peripheren Ende des Basiswafers, kann daher ein SOI-Wafer erhalten werden, bei dem die SOI-Schicht fest an den Isolatorwafer über den gesamten Wafer fest zusammengebondet ist.
  • In einem Fall des Bondungswafers, der durch das direkte Zusammenbonden von Siliziumwafern ohne einen Oxidfilm erhalten wird, wird ferner eine dünne Siliziumschicht auf dem Siliziumwafer gebildet. In einem solchen Fall kann ebenfalls die Region der unzureichenden Bindungsstärke in dem peripheren Abschnitt der Siliziumschicht gemäß der vorliegenden Erfindung entfernt werden, um nur den Abschnitt der Siliziumschicht, der fest an den Siliziumwafer für den ganzen Wafer zusammengebondet ist, zurückzulassen. Folglich können die Erzeugung von Partikeln aus dem peripheren Abschnitt des Wafers, die Erzeugung von Sprüngen in der SOI-Schicht während des nachfolgenden Säuberungsschritts, der Vorrichtungsherstellungsschritt und so weiter verhindert werden.
  • Für jeden beliebigen der zuvor erwähnten Bondungswafer, die durch das Wasserstoffionen-Delaminierungsverfahren hergestellt wurden, wird der periphere Abschnitt der dünnen Schicht, die auf dem Basiswafer gebildet wurde, durch Ätzen des Bondungswafers durch das Maskieren von zumindest dem oberen Flächenbereich mit Ausnahme des zu entfernenden peripheren Abschnitts entfernt, oder bei einem Verfahren, das zum Verständnis der vorliegenden Anmeldung nützlich ist, durch das Ätzen einer Vielzahl von Bondungswafern, die gestapelt und in einem Stück gehalten werden, so dass zumindest die zu entfernenden peripheren Abschnitte wie oben beschrieben freigelegt werden sollten. Bei einem Verfahren, das zum Verständnis der vorliegenden Anmeldung nützlich ist, kann der periphere Abschnitt der dünnen Schicht durch Polieren von nur dem peripheren Abschnitt entfernt werden.
  • Die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt. Die oben beschriebenen Ausführungsformen sind lediglich Beispiele und in den beigefügten Patentansprüchen wird der Bereich der vorliegenden Erfindung definiert.

Claims (7)

  1. Ein Verfahren zur Herstellung eines gebondeten Wafers (6) durch das Wasserstoffionen-Delaminierungsverfahren, das zumindest folgende Schritte beinhaltet: i) Bereitstellen eines Basiswafers (1) und eines Bondwafers (2); ii) Bilden einer Schicht (4) aus Mikroblasen in dem Bondwafer (2) durch Gasionenimplantation; iii) Zusammenbonden des Basiswafers (1) und des Bondwafer (2); iv) Delaminieren des gebondeten Basiswafers (1) und des Bondwafers (2) an der Schicht (4) aus Mikroblasen als eine Grenze, um den gebondeten Wafer (6) zu bilden, der den Basiswafer (1) mit einem daran gebondeten dünnen Film (9) beinhaltet; und v) Entfernen eines peripheren Abschnitts des dünnen Films (9) nach den Delaminierungsschritten; wobei Schritt v) folgende Schritte beinhaltet: v1): Bilden eines Oxidfilms, indem der gebondete Wafer (6) in einer oxidierenden Atmosphäre einer Bondungswärmebehandlung ausgesetzt wird; v2): Maskieren von zumindest Abschnitten der oberen Fläche mit Ausnahme des peripheren Abschnitts, der entfernt werden soll; v3): Entfernen des Oxidfilms des peripheren Abschnitts; und v4): Ätzen des peripheren Abschnitts des dünnen Films (9) durch Maskieren mittels des verbleibenden gebildeten Oxidfilms.
  2. Verfahren gemäß Anspruch 1, wobei der Delaminierungsschritt einen peripheren Abschnitt des dünnen Films (9) entfernt, wodurch die Kante des dünnen Films (9) im Inneren des Basiswafers (1) mit Zwischenraum angeordnet ist und Schritt v) einen peripheren Abschnitt des dadurch gebildeten dünnen Films (9) entfernt.
  3. Verfahren gemäß Anspruch 1 oder Anspruch 2, bei dem die Bondungswärmebehandlung bei einer Temperatur zwischen 1050°C und 1200°C für eine Zeitspanne von 30 Minuten bis 2 Stunden stattfindet.
  4. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei Schritt v) den dünnen Film (9) für eine Entfernung von nicht weniger als 1 mm und nicht mehr als 5 mm von der peripheren Kante des Basiswafers (1) entfernt.
  5. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei der dünne Film (9) zumindest eine SOI-Schicht (7) aufweist.
  6. Verfahren gemäß Anspruch 5, wobei Schritt v) zumindest die SOI-Schicht (7) für eine Entfernung von nicht weniger als 1 mm und nicht mehr als 5 mm von der peripheren Kante des Basiswafers (1) entfernt.
  7. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei Schritt v4) durch Zusammenhalten einer Vielzahl von Wafern (6) durchgeführt wird.
DE60029578T 1999-10-14 2000-09-29 Verbundscheiben-herstellungsmethode Expired - Lifetime DE60029578T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29213099 1999-10-14
JP29213099 1999-10-14
PCT/JP2000/006795 WO2001027999A1 (fr) 1999-10-14 2000-09-29 Procede de production de tranches collees et tranche collee

Publications (2)

Publication Number Publication Date
DE60029578D1 DE60029578D1 (de) 2006-09-07
DE60029578T2 true DE60029578T2 (de) 2007-07-26

Family

ID=17777935

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60029578T Expired - Lifetime DE60029578T2 (de) 1999-10-14 2000-09-29 Verbundscheiben-herstellungsmethode

Country Status (7)

Country Link
US (1) US6797632B1 (de)
EP (1) EP1170801B1 (de)
JP (1) JP4277469B2 (de)
KR (1) KR100733112B1 (de)
DE (1) DE60029578T2 (de)
TW (1) TW475215B (de)
WO (1) WO2001027999A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057234B2 (en) * 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
EP2091075A2 (de) * 2002-12-06 2009-08-19 S.O.I.TEC Silicon on Insulator Technologies S.A. Verfahren zur Wiederverwertung einer Substratoberfläche durch lokale Verdünnung
TWI233154B (en) 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
JP4598413B2 (ja) * 2004-02-26 2010-12-15 信越半導体株式会社 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
WO2006092886A1 (ja) * 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
JP2007243038A (ja) * 2006-03-10 2007-09-20 Sumco Corp 貼り合わせウェーハ及びその製造方法
JP2007266352A (ja) * 2006-03-29 2007-10-11 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5028845B2 (ja) 2006-04-14 2012-09-19 株式会社Sumco 貼り合わせウェーハ及びその製造方法
JP2007317988A (ja) 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5478166B2 (ja) * 2008-09-11 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010177662A (ja) * 2009-01-05 2010-08-12 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
US8330245B2 (en) 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2957716B1 (fr) 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JP2604488B2 (ja) * 1989-06-21 1997-04-30 富士通株式会社 接合ウエハおよびその製造方法
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 S01基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0897111A (ja) * 1994-09-26 1996-04-12 Kyushu Komatsu Denshi Kk Soi基板の製造方法
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Soi基板の製造方法
JPH10270298A (ja) * 1997-03-27 1998-10-09 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JP3422225B2 (ja) * 1997-07-08 2003-06-30 三菱住友シリコン株式会社 貼り合わせ半導体基板及びその製造方法
US6265328B1 (en) * 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
SG78332A1 (en) * 1998-02-04 2001-02-20 Canon Kk Semiconductor substrate and method of manufacturing the same
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ

Also Published As

Publication number Publication date
KR20010101155A (ko) 2001-11-14
WO2001027999A1 (fr) 2001-04-19
US6797632B1 (en) 2004-09-28
EP1170801A4 (de) 2003-07-16
JP4277469B2 (ja) 2009-06-10
EP1170801B1 (de) 2006-07-26
EP1170801A1 (de) 2002-01-09
KR100733112B1 (ko) 2007-06-27
DE60029578D1 (de) 2006-09-07
TW475215B (en) 2002-02-01

Similar Documents

Publication Publication Date Title
DE60029578T2 (de) Verbundscheiben-herstellungsmethode
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE60209802T2 (de) Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen
DE60133649T2 (de) Verfahren zur trennung eines materialblocks und bildung eines dünnen films
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE69934271T2 (de) Verfahren zur Wiedergewinnung eines abgetrennten Wafers und zur Wiedergewinnung verwendeter Siliziumwafer
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE69917819T2 (de) SOI Substrat
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102017118250A1 (de) Flexibles Substrat und zugehöriges Fertigungsverfahren, und Anzeigefeld
DE69817118T2 (de) Einkristalline Siliciumscheibe mit einer erhöhten mechanischen Festigkeit
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE102012018200A1 (de) Verfahren zur Bildung von Polierkissen mit strukturiertem offenen Netzwerk
DE102012018202A1 (de) Verfahren zur Bildung von Polierkissen mit offenem Netzwerk
DE10121556A1 (de) Verfahren zum Rückseitenschleifen von Wafern
WO1989000373A1 (fr) Procede de fabrication d'objets presentant des pistes conductiveset feuille a marquer utilisee pour mettre en oeuvre le procede
DE102014215187B4 (de) Verfahren zum Bearbeiten eines geschichteten Wafers
DE102004030612B3 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
DE10346581B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005039479B3 (de) Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
WO2005101496A2 (de) Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul
WO2004008522A2 (de) Verfahren zur herstellung eines bauelements mit tiefliegenden anschlussflächen
EP0104684B1 (de) Maske für die Mustererzeugung in Lackschichten mittels Röntgenstrahllithographie und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition