DE60209802T2 - Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen - Google Patents

Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen Download PDF

Info

Publication number
DE60209802T2
DE60209802T2 DE60209802T DE60209802T DE60209802T2 DE 60209802 T2 DE60209802 T2 DE 60209802T2 DE 60209802 T DE60209802 T DE 60209802T DE 60209802 T DE60209802 T DE 60209802T DE 60209802 T2 DE60209802 T2 DE 60209802T2
Authority
DE
Germany
Prior art keywords
platelet
thinning
silicon
implantation
reinforcing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60209802T
Other languages
English (en)
Other versions
DE60209802D1 (de
Inventor
Olivier Rayssac
Carlos Mazure
Bruno Ghyselen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Application granted granted Critical
Publication of DE60209802D1 publication Critical patent/DE60209802D1/de
Publication of DE60209802T2 publication Critical patent/DE60209802T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Erhalt einer selbsttragenden Dünnschicht aus einem Halbleitermaterial, die mindestens ein elektronisches Bauelement und/oder einen elektronischen Schaltkreis trägt oder dazu bestimmt ist, diese zu tragen.
  • In bestimmten Bereichen der Elektronik, der Optik, der Optoelektronik oder der Sensoren treiben die technischen Entwicklungen die Konstrukteure dazu, immer dünnere mit elektronischen Bauelementen und Schaltkreisen ausgestattete Dünnschichten herzustellen.
  • Insbesondere im Bereich der Chipkarten ist es wünschenswert, dass diese immer dünner und somit flexibler sind, da sie dann toleranter gegenüber Verformung sind. In anderen Worten, je flexibler bei konstanter Verformung die Dünnschicht ist, desto eher wird es möglich, große Schaltkreise zu realisieren.
  • Bei bestimmten Hochfrequenz-Anwendungen ist ein integrierter Schaltkreis, der von der Vorderseite eines aus einem Substrat vom Typ Silicon-on-Insulator (unter der eingetragenen Marke SOI bekannt) bestehenden Plättchens getragen wird, an eine Antenne angeschlossen, um die kontaktlose Erfassung zu erreichen. Als Beispiel können Bus- oder U-Bahn-Tickets genannt werden, die es ermöglichen, den Durchgang einer Person in Distanz zu einem Sende-Empfangsgerät freizugeben.
  • Der Vorteil der Verwendung eines Substrates vom Typ Silicon-on-Insulator besteht darin, dass die Leistung, die von dem auf seiner Oberfläche aufgebrachten Bauelement verbraucht wird, weitaus geringer ist als die der Bauelemente, die auf einer Siliziumschicht ausgebildet werden. Bei gleicher Leistung erhält man somit eine Erhöhung der Betriebsreichweite.
  • Durch die Verbindung der Vorteile, die durch die auf einem Silicon-on-Insulator-Substrat ausgebildeten Bauelemente gegebenen sind, mit der Verwendung von aktiven Schichten, die so dünn wie möglich sind, ist es möglich, ein Produkt – zum Beispiel ein Ticket – zu erhalten, dessen Wirkungsbereich vergrößert ist und dessen mechanischer Widerstand gegenüber äußeren Beanspruchungen sehr stark erhöht ist.
  • Derzeit liegt die Dicke der Dünnschichten vor der "Kartenintegrierung" (das heißt der Befestigung des Chips auf der Kunststoffkarte, die ihm als Träger dient) in einer Größenordnung von ungefähr hundert Mikrometern.
  • Die Technik, die verwendet wird, um diesen Dickenbereich zu erreichen, besteht darin, ein Dünnungsverfahren auf der Rückseite eines Substrates durchzuführen, das heisst auf derjenigen Seite, welche der Seite gegenüberliegt, die die elektronischen Bauelemente trägt. Diese Dünnung wird durch mechanisches Schleifen mit Hilfe einer Schleifmaschine (diese Technik ist unter dem englischen Begriff "grinding" bekannt) und/oder durch chemischen Säureangriff (eine derartige Technik ist unter dem englischen Begriff "spin-etching" bekannt) durchgeführt. Man erhält auf diese Weise Dünnschichten einer Dicke zwischen 80 und 120 μm (einschließlich). Diese Technik läßt eine Großproduktion zu.
  • Verschiedene Versuche wurden bereits unternommen, um Dünnschichten zu erhalten, die eine Enddicke von weniger als 100 μm aufweisen. Jedoch wurden die Hersteller aufgrund der hohen Anzahl an Fehlproduktionen, insbesondere aufgrund von Plattenbrüchen oder -spaltungen, mit Problemen hinsichtlich der Produktionsausbeute konfrontiert. Nun ist aber der Bereich der Chipkarten einer der Bereiche der Elektronik, in dem die Kosten so niedrig wie möglich gehalten werden sollten, so daß Ausbeuteverluste von einigen Prozent und selbst einigen Zehntel Prozent nicht tolerierbar sind.
  • In Anbetracht der vorhersehbaren Entwicklung der Chipkarten in den kommenden Jahren wäre es jedoch wünschenswert, selbsttragende Dünnschichten oder dünne Plättchen zu erhalten, deren Dicke um 30 μm liegt, und die elektronische Bauelemente und/oder Schaltkreise tragen.
  • Aus dem Stand der Technik sind bereits Verfahren bekannt, die es ermöglichen, selbsttragende Schichten von einer Dicke von mehreren zehn Mikrometern zu erhalten.
  • So beschreibt das Dokument EP 0849788 ein Verfahren zur Herstellung eines Halbleiterproduktes, gemäß welchem die Oberfläche eines Substrates aus monokristallinem Silizium porös gemacht wird und dann auf dieser porösen Schicht durch Epitaxie eine Schicht aus nicht porösem Silizium von der Dicke der gewünschten aktiven Schicht zum Wachsen gebracht wird. Man erhält auf diese Weise eine poröse und somit versprödete Schicht, die zwischen zwei Schichten aus nicht porösem Silizium gelagert ist. Die oberflächliche aktive Siliziumschicht kann dann behandelt werden, um darauf zusätzliche Schichten, zum Beispiel dotierte Schichten, abzuscheiden, woraufhin eine Klebefolie (bzw. Klebefilm) auf diesen Schichtstapel appliziert wird. Schließlich, nach Entfernen dieser Klebefolie und Zerstören des Schichtstapels in Höhe der porösen Schicht und anschließender Entfernung des Restes dieser porösen Schicht wird es möglich, elektronische Bauelemente auf der aktiven Siliziumschicht, die selbsttragend sein kann, auszubilden.
  • Leider stößt dieses Verfahren auf Probleme, die mit der Qualität der auf der porösen Schicht gebildeten kristallinen Siliziumschicht und der Ausbildung der Schicht aus porösem Silizium verbunden sind. Letztere erfordert nämlich unkonventionelle Geräte und führt zu einer möglichen Metallkontamination.
  • Zudem erfordert dieses Verfahren vor einer Ausbildung der elektronischen Bauelemente die Herstellung eines spezifischen Substrates, was erfordern kann, das Verfahren zur Ausbildung der Bauelemente signifikant zu ändern. Dies ist aber aus Kostengründen im Allgemeinen nicht wünschenswert.
  • Es sind auch Techniken zum Erzeugen von Dünnschichten bekannt, die insbesondere auf dem unter der eingetragenen Marke "Smart-cut" bekannten Verfahren beruhen, welches dem Fachmann gut bekannt ist.
  • In allen diesen Techniken zum Erzeugen von Dünnschichten erfolgt die Implantation der Atomarten auf der Vorderseite des Substrates oder des Plättchens, das heißt der Seite, welche die elektronischen Bauelemente trägt oder dazu bestimmt ist, diese zu tragen.
  • So offenbart das Dokument FR 2 747 506 ein Ionenimplantationsverfahren, das, nach der Herstellung der elektronischen Bauelemente, auf der Vorderseite des Substrates Mikrogasbläschen erzeugt.
  • Jedoch kann die Ionenimplantation durch die elektrisch aktiven Schichten, welche die elektronischen Bauelemente bilden, Defekte erzeugen, die diese Bauelemente unbrauchbar machen.
  • Das Dokument FR 2 758 907 gibt vor, dieses Problem zu lösen, indem eine Maskierung der empfindlichen aktiven Bereiche verwendet wird und auf diese Weise eine diskontinuierliche versprödete Schicht gebildet wird. Jedoch ist dieses Verfahren schwierig durchzuführen.
  • Schließlich bietet das Dokument FR 2 748 851 eine andere Lösung für das vorgenannte Problem der Fehlfunktion der elektronischen Bauelemente. Das in diesem Dokument offenbarte Verfahren besteht darin, die Ionenimplantation auf der Vorderseite eines Substrates durchzuführen, bevor die elektronischen Bauelemente auf dieser Seite erzeugt werden, und erst danach die Trennung der Dünnschicht durchzuführen.
  • Dieses Verfahren erfordert jedoch die Herstellung eines spezifischen Substrates, bevor die elektronischen Bauelemente ausgebildet werden, was erfordern kann, das Verfahren zur Ausbildung der Bauelemente signifikant zu ändern. Dies ist aber aus Kostengründen im Allgemeinen nicht wünschenswert.
  • Die vorliegende Erfindung hat zum Ziel, die vorgenannten Probleme zu lösen und die Erzeugung einer selbsttragenden Schicht zu ermöglichen, die elektronische Bauelemente und/oder Schaltkreise trägt, insbesondere einer Schicht, deren Dicke in einer Größenordnung von 30 μm liegt.
  • Zu diesem Zweck betrifft die Erfindung ein Verfahren gemäß Anspruch 1.
  • Dank dieser Merkmale der Erfindung wird es möglich, Dünnschichten mit hohen Ausbeuten herzustellen, die mit den bekannten Techniken nur schwer zu erzeugen sind, wobei das Verfahren zur Herstellung der elektronischen Bauelemente nicht verändert werden muß oder kein spezifisches Plättchen hergestellt werden muß, wie es im Stand der Technik oft der Fall war.
  • Gemäß weiterer vorteilhafter aber nicht einschränkender Merkmale der Erfindung, einzeln oder miteinander kombiniert
    • – besteht das Verfahren vor dem ersten Implantationsschritt a) darin, das Plättchen durch ein auf seiner Rückseite durchgeführtem mechanischen und/oder chemischen Dünnungsverfahren abzudünnen;
    • – besteht es darin, vor dem ersten Implantationsschritt mindestens ein elektronisches Bauelement und/oder einen elektronischen Schaltkreis auf der Vorderseite des Plättchens auszubilden;
    • – wird der Schritt des Ablösens des Rückteils durch Anwendung einer Wärmebehandlung und/oder äußerer mechanischer Belastungen durchgeführt;
    • – wird der Schritt des Ablösens des Rückteils durch Aufblasen eines Fluidstrahls durchgeführt;
    • – wird der Schritt des Ablösens des Rückteils durch Bürsten durchgeführt;
    • – wird der Schritt des Ablösens des Rückteils durch Auftragen eines Verstärkungsmittels auf die Rückseite des Plättchens und anschließende Anwendung einer Wärmebehandlung und/oder äußerer mechanischer Belastungen auf dieses Verstärkungsmittel durchgeführt;
    • – wird das Verstärkungsmittel durch Abscheidung aufgetragen;
    • – ist das Verstärkungsmittel eine Siliziumoxidschicht;
    • – ist das Verstärkungsmittel eine feste Platte;
    • – besteht die feste Platte aus monokristallinem oder polykristallinem Silizium oder aus Glas;
    • – ist das Verstärkungsmittel eine elastische Folie;
    • – ist das Verstärkungsmittel eine Klebefolie;
    • – ist das Verstärkungsmittel eine Wachsschicht;
    • – wird vor dem Schritt des Ablösens des Rückteils ein Verstärkungsmittel auf der Vorderseite des Plättchens aufgetragen und dieses Verstärkungsmittel wird nach Erhalt der selbsttragenden Dünnschicht abgelöst;
    • – besteht das Plättchen aus Silizium;
    • – ist das Plättchen ein "Silicon-on-Insulator"-Plättchen;
    • – wird das Plättchen aus einem Material hergestellt, das aus Germanium, einer Silizium-Germanium-Legierung (Si-Ge), Siliziumkarbid, Galliumarsenid, Indiumphosphat (InP), Galliumnitrid (GaN) oder Aluminiumnitrid (AlN) ausgewählt ist.
  • Andere Merkmale und Vorteile der Erfindung ergeben sich aus der Lektüre der folgenden Beschreibung von drei bevorzugten Ausführungsformen der Erfindung, die als veranschaulichende aber nicht einschränkende Beispiele angeführt werden. Diese Beschreibung wird mit Bezug auf die beigefügten Zeichnungen gegeben, in welchen:
  • die 1 bis 6 Schemata sind, welche die verschiedenen aufeinanderfolgenden Schritte einer ersten Ausführungsform des erfindungsgemäßen Verfahrens veranschaulichen;
  • die 7 bis 12 Schemata sind, welche die verschiedenen aufeinanderfolgenden Schritte einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens veranschaulichen, und
  • die 13 bis 17 Schemata sind, welche die aufeinanderfolgenden Schritte einer dritten Ausführungsform des Verfahrens gemäß der Erfindung veranschaulichen;
  • die 18 bis 21 Schemata sind, welche die aufeinanderfolgenden Schritte einer Variante der Verfahrensausführung veranschaulichen.
  • Es ist anzumerken, dass in den drei beschriebenen Ausführungsformen des erfindungsgemäßen Verfahrens die beiden ersten Schritte (die jeweils für die erste Ausführungsform in den 1 und 2, für die zweite Ausführungsform in den 7 und 8 und für die dritte Ausführungsform in den 13 und 14 veranschaulicht sind) identisch sind. Folglich werden sie nur für die erste Ausführungsform ausführlich beschrieben.
  • 1 veranschaulicht ein Plättchen 1, das eine erste flache Seite 2, die sogenannte "Vorderseite", die mindestens ein elektronisches Bauelement und/oder einen elektronischen Schaltkreis 3 trägt – oder dazu bestimmt ist, diese zu tragen, und eine zweite gegenüberliegende flache Seite 4, die sogenannte "Rückseite", aufweist.
  • Unter elektronischem Bauelement und/oder Schaltkreis versteht man jede Struktur oder jedes Element einer Struktur, die vollständig oder teilweise ausgebildet und mit dem Ziel ausgearbeitet wurde, Bauelemente, Schaltkreise und Vorrichtungen in den Bereichen der Elektronik, der Optik, der Optoelektronik oder der Sensoren, und allgemeiner in den Anwendungsbereichen, die mit Halbleitern in Bezug stehen, zu realisieren.
  • Mit dem Ausdruck "mindestens ein elektronisches Bauelement und/oder einen elektronischen Schaltkreis trägt – oder dazu bestimmt ist, diese zu tragen" ist gemeint, dass das bzw. die Bauelement(e) und/oder der bzw. die Schaltkreis(e) entweder bereits auf der Vorderseite 2 des Plättchens 1 ausgebildet sind, bevor die Schritte des Verfahrens der Erfindung begonnen werden, oder später ausgebildet werden, aber dennoch auf der Vorderseite 2, während alle anderen Schritte des erfindungsgemäßen Verfahrens auf der entgegengesetzten Seite, der sogenannten "Rückseite", durchgeführt werden.
  • Zur Vereinfachung wird in der weiteren Beschreibung (und wie in den Figuren dargestellt) der Fall beschrieben, bei dem die Bauelemente und/oder Schaltkreise 3 auf dem Plättchen 1 vor dem Ablauf der verschiedenen Dünnungsschritte des erfindungsgemäßen Verfahrens ausgebildet wurden.
  • Es sei bemerkt, dass in den Verfahren aus dem Stand der Technik, in denen die Bauelemente 3 nach der Dünnung ausgebildet werden, diese Dünnung auf der Vorderseite 2 durchgeführt wurde.
  • Das Plättchen 1 wird aus einem Halbleitermaterial gefertigt, wobei dieses monokristallin, polykristallin oder amorph und insbesondere ein Material auf Basis von Silizium sein kann.
  • Dieses Silizium kann massiv sein oder durch Epitaxie auf einem Substrat erhalten werden.
  • Dieses Plättchen 1 kann auch ein "Silicon-on-Insulator"-Plättchen sein, das heißt eine dünne Isolierschicht (zum Beispiel aus Siliziumoxid) enthalten, die zwischen eine Schicht aus aktivem Silizium, auf welche der elektronische Schaltkreis aufgeprägt ist, und einem Substrat, das als mechanischer Träger dient, eingefügt ist. Ein Plättchen dieser Art ist unter dem Akronym "SOI" bekannt.
  • Gemäß einer Variante kann dieses Plättchen auch aus einem Material gefertigt sein, das aus Germanium, einer Silizium-Germanium-Legierung (Si-Ge), Siliziumkarbid, Galliumarsenid, Indiumphosphat (InP), Galliumnitrid (GaN) oder Aluminiumnitrid (AlN) ausgewählt ist.
  • Dieses Plättchen 1 weist eine Dicke von mehreren hundert Mikrometern auf (zum Beispiel weist ein Siliziumplättchen von 200 mm Durchmesser eine Dicke von ungefähr 725 μm auf). Folglich ist das Plättchen 1 in 1 nicht maßstabsgetreu dargestellt.
  • Die Rückseite 4 dieses Plättchens 1 wird dann durch eines der vorgenannten klassischen Verfahren gedünnt, das heißt durch mechanisches Schleifen und/oder durch chemischen Säureangriff, wie durch den Pfeil A symbolisiert ist. Es könnte auch eine Dünnung durch Plasmaätzung verwendet werden. Die Rückseite ist die, die keine elektronischen Bauelemente trägt.
  • Man erhält auf diese Weise das in 2 veranschaulichte gedünnte Plättchen von einer Dicke zwischen 80 und 120 μm, oder sogar 50 μm.
  • Die Rückseite dieses gedünnten Plättchens wird durch das Bezugszeichen 4' bezeichnet.
  • Dieser Schritt ist insofern vorteilhaft, als er es ermöglicht, eine große Menge Material gemäß einer dem Fachmann gut bekannten und gängig eingesetzten Technik zu geringen Kosten zu entfernen. Jedoch kann er nicht bis zum Erhalt der Dünnschicht der gewünschten Dicke fortgesetzt werden, da man dann, wie vorstehend erklärt, mit einer starken Verminderung der Ausbeute konfrontiert ist.
  • Tatsächlich erhöht die Fortsetzung dieses Verfahrens über die vorgenannten Dicken von 50 μm hinaus stark die Gefahr von Plättchenbrüchen und -spaltungen.
  • Darüber hinaus ist die erhaltene Dicke insbesondere nach einem chemischen Angriff nicht mehr einheitlich.
  • Zudem hinterläßt die mechanische Dünnung durch Schleifen einen Oberflächenbereich von einigen Mikrometern Dicke leicht beschädigt. Nähert man sich der gewünschten Enddicke, ist dies jedoch nicht annehmbar.
  • Schließlich ist das Plättchen nach einem chemischen Angriff an seinen Rändern stärker angegriffen als in seiner Mitte. Wenn man geringe Dicken erreicht, ergibt sich daraus einer Verringerung des Durchmessers und somit eine Verringerung der Oberfläche, die von den Bauelementen eingenommen werden kann.
  • Es ist jedoch anzumerken, dass dieser erste Schritt der mechanischen und/oder chemischen Dünnung, obwohl er aus wirtschaftlicher Sicht vorteilhaft ist, fakultativ ist und dass der nachfolgende Schritt der Implantation von Atomarten auch direkt auf der Rückseite 4 des nicht gedünnten Plättchens 1 durchgeführt werden könnte.
  • Der in 3 veranschaulichte dritte Schritt des Verfahrens besteht darin, Atomarten (Pfeile I) ins Innere des Plättchens 1 zu implantieren, so dass in einer Tiefe, die nahe der durchschnittlichen Tiefe P der Implantation der Atomarten liegt, ein Versprödungsbereich 5 oder Defektbereich erhalten wird.
  • Gemäß einem grundlegenden Merkmal der Erfindung wird diese Implantation von der Rückseite 4' (oder 4, wenn das Plättchen zuvor nicht gedünnt wurde) aus durchgeführt.
  • Unter Implantation von Atomarten versteht man jeden Beschuß mit Atom-, Molekül- oder Ionenarten, der dazu geeignet ist, diese Arten in ein Material mit einem Konzentrationsmaximum dieser Arten in diesem Material einzubringen, wobei dieses Maximum in einer bestimmten Tiefe bezüglich der beschossenen Fläche liegt. Die Atom-, Molekül- oder Ionenarten werden mit einer Energie in das Material eingebracht, die ebenfalls um ein Maximum verteilt ist.
  • Die Implantation der Atomarten in das Material kann zum Beispiel mit Hilfe eines Ionenstrahlimplantators oder eines Plasmaimmersionimplantators durchgeführt werden.
  • Diese Implantation wird bevorzugt durch Ionenbeschuß durchgeführt. Dieser besteht in einem Schritt der Ionenimplantation, in welchem die Rückseite des Plättchens 1 mit Atomarten beschossen wird. Diese werden bevorzugt aus den Ionen von Edelgasen (vom Typ Helium, Neon, Krypton, Xenon) und von Wasserstoffgas, einzeln oder miteinander kombiniert, ausgewählt, um im Substratvolumen und in einer durchschnittlichen Eindringtiefe der Ionen einen Versprödungsbereich 5 zu bilden.
  • Bevorzugt bestehen jedoch die implantierten Atomarten nur aus Wasserstoff.
  • Der auf diese Weise gebildete Versprödungsbereich grenzt einen Vorderteil (bzw. vorderen Bereich) 6 ab, der dem oberen Teil des Plättchens 1 entspricht und sich von der die Bauelemente 3 tragenden Vorderseite 2 bis zu diesem Versprödungsbereich 5 erstreckt, und einen Rückteil (bzw. hinteren Bereich) 7, der vom Rest des Plättchens 1 gebildet wird.
  • Mittels der Energie der implantierten Atomarten ist es möglich, die durchschnittliche Tiefe P der Implantation dieser Arten zu bestimmen, die von der Oberfläche der Rückseite 4' aus berechnet wird, während es die durchschnittliche implantierte Dosis ermöglicht, die Menge der in dieser Tiefe P gebildeten Strukturdefekte zu bestimmen. Der Fachmann wird diese beiden Parameter entsprechend anpassen. Der Ausdruck "durchschnittliche Tiefe P" bedeutet, dass diese nicht einen einzelnen Wert aufweist, sondern mehrere benachbarte Werte aufweisen kann.
  • In der in 3 veranschaulichten bevorzugten Ausführungsform verwendet man eine Implantation bei hoher Energie, das heißt die bei ungefähr 1 MeV durchgeführt wird.
  • Als veranschaulichendes Beispiel ist es mit einer derartigen Implantationsenergie und durch Implantation von monoatomarem Wasserstoff in ein Siliziumplättchen gemäß einer geeigneten Dosis (zum Beispiel in einer Größenordnung von 1017 Wasserstoffatomen) möglich, eine Implantationstiefe von ungefähr 15 μm zu erreichen.
  • Vorrichtungen, die es erlauben, eine derartige Implantationsenergie zu erhalten, sind derzeit bekannt. Zum Beispiel hat das Japan Atomic Energy Research Institute (JAERI) in Japan einen Wasserstoffimplantator mit Energiebereichen von 1 MeV entwickelt und verwendet, mit der Besonderheit, für die Wasserstoffionen einen Ladungszustand –1 ("H-"-Ionen) aufrechtzuerhalten. Für den Fall von Helium verwendet das Dokument WO 00/61 841 beispielsweise eine Implantationsenergie von 3,8 MeV.
  • Die nachfolgenden Schritte des Verfahrens, die in den 4 und 5 beschrieben sind, bestehen darin, das Ablösen des Rückteils 7 des Plättchens 1 durchzuführen.
  • Im vorliegenden Fall hat dieser Rückteil 7 eine ausreichende Dicke, um in der Form einer Monoblockschicht vorzuliegen, das heißt, dass die Schicht eine Gesamtheit bildet.
  • Ihre Ablösung vom Vorderteil 6 wird dann durch Anwendung einer Wärmebehandlung und/oder durch Anwendung von äußeren mechanischen Belastungen durchgeführt.
  • Genauer kann diese Ablösung entweder allein unter der Wirkung der Zufuhr einer geeigneten Wärmemenge durch Erhitzen des Plättchens 1 auf eine Temperatur erfolgen, die ausreicht, um ein Lösen (Pfeile S, siehe 5) der beiden Teile 6 und 7 des Plättchens zu bewirken, oder allein durch Anwendung von äußeren mechanischen Belastungen ohne Wärmebehandlung.
  • Gemäß einer Variante kann diese Ablösung auch mit Hilfe einer äußeren mechanischen Belastung erfolgen, die während oder nach dem Schritt der Wärmebehandlung angewandt wird.
  • Die Anwendung einer äußeren mechanischen Belastung kann darin bestehen, eine Biegekraft und/oder eine Zugkraft oder eine Scherkraft auf die beiden Teile 6 und 7 auszuüben oder darin, zwischen diese im Bereich der Schnittstelle der zu lösenden Schichten eine Schneide oder einen kontinuierlichen oder zeitlich variablen (flüssigen oder gasförmigen) Fluidstrahl einzuführen.
  • Es kann sich auch um eine Ultraschallbehandlung handeln.
  • Die äußeren mechanischen Belastungen können auch auf elektrische Energie zurückgehen (Anwendung eines elektrostatischen oder elektromagnetischen Feldes).
  • Die Belastungen, die ihren Ursprung in einer Wärmeenergie haben, können aus der Anwendung eines elektromagnetischen Feldes, eines Elektronenstrahls, einer thermoelektrischen Erwärmung, eines kryogenen Fluids, einer supergekühlten Flüssigkeit usw. stammen.
  • Der auf diese Weise erhaltene Vorderteil 6 bildet eine Dünnschicht mit einer Dicke von ungefähr 35 μm. Diese Dünnschicht trägt die Bauelemente und/oder die Schaltkreise 3.
  • Die Rückseite 4'' dieser Dünnschicht kann in bestimmten Fällen poliert sein (siehe 6) oder verschiedene geeignete Oberflächenbehandlungen erfahren, um völlig eben zu werden. Die Ebenheit ist jedoch nicht zwingend erforderlich, da es sich nur um die Rückseite handelt.
  • Die auf diese Weise erhaltene Dünnschicht weist eine ausreichende Dicke auf, um selbsttragend zu sein. Sie kann dann zerschnitten und Chip für Chip zum Beispiel auf eine Trägerkarte aus Kunststoff übertragen werden. Das Zerschneiden in Chips kann auch vor der Dünnung erfolgen.
  • Wenn die abgenommene Dicke, das heißt die Dicke des Rückteils 7, unzureichend ist, werden die in den 3, 4 und 5 veranschaulichten Implantations- und Ablösungsschritte auf der Rückseite 4'' des Vorderteils 6 (oder Dünnschicht 6) wiederholt, bis dieser die gewünschte Dicke aufweist, das heißt eine Dicke, die nahe an 30 μm liegt.
  • Es sei bemerkt, dass eine Implantation mit sehr hoher Energie, das heißt über 1 MeV (zum Beispiel 5 MeV) es ermöglichen könnte, die Tiefe P der Implantation der Ionen zu erhöhen und eine noch dickere Materialschicht zu entfernen.
  • Dank des erfindungsgemäßen Verfahrens ist es möglich, das Plättchen 1 abzudünnen, ohne die elektronischen Bauelemente 3 zu beschädigen, wenn sich diese bereits vor der Implantation auf der Vorderseite 2 befinden.
  • Darüber hinaus wird es bei Kenntnis der Dicke des ursprünglichen Plättchens 1 und bei geeigneter Wahl der Parameter für die Implantation der Atomarten möglich sein, die Dicke dieses Plättchens 1 auf ein oder mehrere Male durch Entfernen einer bestimmten Dicke so zu verringern, dass die gewünschte Enddicke für die Schicht 6 relativ genau erhalten wird.
  • Das erfindungsgemäße Verfahren ermöglicht es, die Implantationsgeräte bestmöglich zu verwenden. Im Allgemeinen wird die Dünnung durch Implantation mit hoher Energie begonnen, um einen Rückteil 7 von wesentlicher Dicke zu entfernen, woraufhin durch Implantation mit schwächerer Energie eine Verfeinerung durchgeführt wird, bei der eine geringere Dicke entfernt wird.
  • Eine zweite Ausführungsform des Verfahrens gemäß der Erfindung ist in den 7 bis 12 veranschaulicht.
  • 9 veranschaulicht den Schritt der auf der Rückseite 4' des gedünnten Plättchens (oder sogar direkt auf der Rückseite 4 des zuvor nicht gedünnten Plättchens 1) durchgeführten Implantation der Atomarten.
  • In diesem Fall erfolgt die Implantation mit Hilfe der derzeit in der Mikroelektronik geläufig verwendeten Implantierer. Die Implantationsenergie ist schwach, das heißt sie beträgt etwa einige hundert keV.
  • Für die Implantation ist auf das zu Verweisen, was bereits zuvor für die erste Ausführungsform dargelegt wurde.
  • Beispielsweise kann für eine Implantation von monoatomarem Wasserstoff in Silizium bei einer Implantationsenergie von 210 keV mit einer Implantationsdosis zwischen 2·1016 und 1017 monoatomaren Wasserstoffatomen pro cm2 ein Versprödungsbereich 5 in einer Implantationstiefe P von ungefähr 1,5 bis 2 μm realisiert werden.
  • Die 10 und 11 veranschaulichen den Schritt des Ablösens des Rückteils 7.
  • In diesem Bereich wenig tiefer Implantationsdicke blättert der Rückteil 7 nicht oder nur teilweise ab. Er weist keine einheitliche Erscheinungsform auf. Es bilden sich Blasen 10, und der Rückteil 7 liegt eher als Vielzahl von Materialspänen (kleinen Teilchen) vor.
  • Wie in 7 veranschaulicht, wird dieser Rückteil 7 dann zum Beispiel durch Bürsten 11 oder durch Aufblasen eines Fluidstrahls (zum Beispiel eines Flüssigkeitsstrahls unter Druck oder eines Gasstrahls, wie komprimierter Luft) abgelöst. Das angewendete Bürsten 11 ist zum Beispiel ein Bürsten ("scrubber" gemäß dem entsprechenden angelsächsischen Ausdruck), wie diejenigen, die in der Mikroelektronik geläufig in Verbindung mit Schritten des chemisch-mechanischen Polierens (CPM für "chemical mechanical polishing" gemäß dem entsprechenden angelsächsischen Ausdruck) verwendet werden. Unter Bürsten ist auch jede andere dem Fachmann bekannte entsprechende Technik zu verstehen, die es ermöglicht, Partikel oder andere Materialspäne zu entfernen, wie ein Polieren oder die Verwendung eines Schabers.
  • Die in den 9, 10 und 11 veranschaulichten Schritte der Implantation und des Ablösens des Rückteils 7 werden auf der Rückseite 4'' des Vorderteils 6 bis zum Erhalt der in 12 dargestellten selbsttragenden Dünnschicht wiederholt.
  • Die 13 bis 17 veranschaulichen eine dritte Ausführungsform des Verfahrens gemäß der Erfindung.
  • Der in 15 veranschaulichte Schritt der Implantation von Atomarten mit niedriger Energie ist mit dem identisch, was vorstehend für die 9 beschrieben wurde.
  • Nach diesem Implantationsvorgang wird auf die Rückseite 4' des gedünnten Plättchens (oder die Rückseite 4 des nicht gedünnten Plättchens) ein Verstärkungsmittel 12 aufgetragen.
  • Unter dem Begriff "Auftragung" versteht man sowohl eine Auftragung durch Abscheidung wie durch Pulverisierung oder durch chemische Gasphasenabscheidung (im Englischen CVD für "chemical vapor deposition") als auch eine "physikalische" Auftragung, die darin besteht, eine feste Platte oder eine elastische Folie auf der Vorderseite 2 anzubringen. Diese Techniken sind dem Fachmann bekannt.
  • Im Fall der festen Platte kann es sich um eine Platte aus Glas oder aus monokristallinem oder polykristallinem Silizium handeln.
  • Im Fall der elastischen Folie kann es sich um eine Folie aus Kunststoff oder aus Polytetrafluorethylen, das unter der eingetragenen Marke "Teflon" bekannt ist", oder um ein Klebeband handeln.
  • Das Verstärkungsmittel kann auch eine Wachsschicht sein.
  • Im Fall einer Abscheidung handelt es sich vorteilhafterweise zum Beispiel um eine Siliziumdioxidschicht (SiO2).
  • Wenn das Verstärkungsmittel 12 eine feste Platte oder eine elastische Folie ist, kann es durch molekulare Adhäsion oder durch eutektisches Bonden aufgeklebt werden. In diesem Fall muss die Rückseite des Substrates einen guten Oberflächenzustand aufweisen oder poliert sein.
  • Dieses Verstärkungsmittel 12 kann auch mit einem Klebstoff aufgeklebt werden.
  • Anschließend wird es durch die Anwendung von mechanischen Belastungen (Pfeile S) oder, wenn es aufgeklebt ist, durch eine Wärmebehandlung entfernt, die es ermöglicht, den Klebstoff, der es mit dem Plättchen verbindet, zu beseitigen, oder durch eine chemische Behandlung, die unter dem englischen Begriff "left-off" (Auflösung des Klebstoffes durch die Wirkung eines geeigneten Lösungsmittels) bekannt ist.
  • Die in den 15, 16 und 17 veranschaulichten Vorgänge können auf der Rückseite 4'' des Vorderteils 6 (oder Dünnschicht 6) mehrmals wiederholt werden, bis dieser die gewünschte Dicke aufweist (in 6 oder 12 veranschaulichter Schritt).
  • Schließlich veranschaulichen die 18 bis 21 eine Ausführungsvariante des Verfahrens der Erfindung, gemäß der entweder vor dem Schritt der Implantation von Atomarten (siehe 18) oder unmittelbar nach diesem Schritt (siehe 19) ein Verstärkungsmittel 9 auf der Vorderseite 2 des Plättchens 1 aufgetragen wird, so dass dieses Verstärkungsmittel 9 zum Zeitpunkt des Ablösens des Rückteils 7 vorliegt.
  • Was hinsichtlich der Eigenschaft und der Auftragung des Verstärkungsmittels 12 dargelegt wurde gilt auch für das Verstärkungsmittel 9, und dieses letztere wird nicht weiter beschrieben.
  • Dieses Verstärkungsmittel 9 hat nur die Funktion, die Manipulierung des erhaltenen Vorderteils 6 vorübergehend zu erleichtern, insbesondere wenn die Dünnungsvorgänge von der Rückseite aus mehrmals wiederholt werden.
  • Nach Erhalt der selbsttragenden Schicht 6 in der gewünschten Dicke kann dieses Verstärkungsmittel 9 durch eine geeignete Behandlung im letzten Schritt des Verfahrens (siehe 21) entfernt werden. Es kann gegebenenfalls nach dem Zerschneiden und der Kartenintegrierung der Schicht 6 entfernt werden.
  • Das Dünnungsverfahren, das soeben beschrieben wurde, hat (unabhängig von der gewählten Ausführungsform) den Vorteil, dass es auf Standardplättchen, die in der Mikroelektronik geläufig verwendet werden, durchgeführt wird, auf welche die elektronischen Bauelemente und/oder Schaltkreise mit Hilfe von gebräuchlichen Geräten angeordnet werden. Es ist demnach völlig unnötig, diese Vorschritte zur Herstellung des Plättchens vor Durchführung des erfindungsgemäßen Verfahrens zu modifizieren.
  • Allgemeiner kann dieses Verfahren auf jedes Substrat angewendet werden, das auf seiner Vorderseite elektronische Bauelemente trägt oder dazu bestimmt ist, solche zu tragen.
  • Nachstehend werden sieben spezielle Ausführungsbeispiele des Verfahrens gemäß der Erfindung gegeben.
  • Beispiel 1:
  • Ein Plättchen aus monokristallinem Silizium 1 mit einem Durchmesser von 200 mm und einer Dicke von 725 μm, deren Vorderseite 2 elektronische Bauelemente und/oder Schaltkreise 3 trägt, wird einem ersten mechanischen und/oder chemischen Dünnungsschritt unterzogen. Auf diese Weise wird ein gedünntes Plättchen von 50 μm Dicke erhalten.
  • Dann wird auf der Rückseite 4' dieses gedünnten Plättchens ein H+-Ionenimplantationsschritt mit einer Energie von 1 MeV entsprechend einer Implantationsdosis von 1,8·1017 H+/cm2 durchgeführt. Diese Implantation wird bei Raumtemperatur durchgeführt. Die durchschnittliche Implantationstiefe P beträgt 15 μm.
  • Daraufhin wird das Plättchen durch Erhitzen auf 400°C einer Wärmebelastung ausgesetzt, was es erlaubt, die Schichtablösung des Rückteils 7 mit einer Dicke von ungefähr 15 μm vorzunehmen.
  • Die erhaltene Dünnschicht 6 weist eine Dicke von 35 μm auf.
  • Beispiel 2:
  • Es wird auf gleiche Weise vorgegangen, wie obenstehend für Beispiel 1 beschrieben wurde, außer dass die Wärmebehandlung bei 350°C ausgeführt wird und das Ablösen des Rückteils 7, der in Form eines kontinuierlichen Monoblockfilms vorliegt, durch Abziehen mit Hilfe eines Klebebandes vorgenommen wird (temporäres Verstärkungsmittel).
  • Die erhaltene Dünnschicht 6 weist eine Dicke von 35 μm auf.
  • Beispiel 3:
  • Die Schritte der vorherigen Dünnung und der Implantation sind identisch mit dem, was für Beispiel 2 beschrieben wurde, ausser dass vor dem ersten Schritt der mechanischen und/oder chemischen Dünnung ein Verstärkungsmittel 9 auf die Vorderseite 2 des Plättchens aufgebracht wird. Dabei ist dieses Verstärkungsmittel 9 eine Siliziumplatte, die durch eine Oxidschicht von 5 μm Dicke gebondet ist und vor dem Bonden planarisiert wird, wobei dieses Bonden durch Direktbonden erfolgt (unter dem angelsächsischen Ausdruck "wafer bonding" bekannt).
  • Die erhaltene Dünnschicht 6 weist eine Dicke von 35 μm auf.
  • Beispiel 4:
  • Dieses Beispiel greift das Beispiel 1 auf, abgesehen davon, dass die Dicke des Plättchens 1 nach der mechanischen und/oder chemischen Dünnung 35 μm beträgt, die Implantation eine Plasmaimplantation ist, die Implantationsenergie 200 keV beträgt, die durchschnittliche Implantationstiefe P 2 μm beträgt, die Implantationsdosis 1·1017 H+/cm2 beträgt und die Wärmebehandlung bei 400°C ausgeführt wird.
  • Danach wird das Bürsten vorgenommen, um den Rückteil 7 abzulösen.
  • Der erhaltene Vorderteil 6 weist eine Dicke von 33 μm auf.
  • Dieser Bearbeitungszyklus wird nochmals wiederholt, bis eine Dünnschicht 6 mit einer Enddicke von 31 μm erhalten wird.
  • Beispiel 5:
  • Die Schritte der vorherigen Dünnung und der Implantation sind identisch mit dem, was für Beispiel 1 beschrieben wurde, ausser dass die Dicke des Plättchens 1 nach der mechanischen und/oder chemischen Dünnung 35 μm beträgt, die Implantationsenergie 200 keV beträgt, die durchschnittliche Implantationstiefe P 2 μm beträgt und die Implantationsdosis 1·1017 H+/cm2 beträgt.
  • Vor der Implantation wird das Bonden eines temporären Verstärkungsmittels 9, welches aus einer Glasplatte besteht, auf die Vorderseite 2 vorgenommen. Dieses Bonden wird mit Hilfe eines Klebstoffes durchgeführt, der sich unter UV-Licht reversibel verhält.
  • Der nach Ablösen des Rückteils 7 erhaltene Vorderteil 6 weist eine Dicke von 33 μm auf.
  • Dieser Bearbeitungszyklus wird zweimal wiederholt, bis nach Entfernung des Verstärkungsmittels 9 eine Dünnschicht 6 mit einer Enddicke von 29 μm erhalten wird, nötigenfalls unter Erneuerung des Verstärkungsmittels 9 auf der Vorderseite 2 zwischen jedem Zyklus.
  • Beispiel 6:
  • Die Schritte der vorherigen Dünnung und der Implantation sind identisch mit dem, was für Beispiel 1 beschrieben wurde, ausser dass die Dicke des Plättchens 1 nach der mechanischen und/oder chemischen Dünnung 40 μm beträgt, die Implantationsenergie 750 keV beträgt, die durchschnittliche Implantationstiefe P 10 μm beträgt und die Implantationsdosis 1,3·1017 H+/cm2 beträgt.
  • Darüber hinaus wird vor dem Implantationsschritt das Bonden eines Verstärkungsmittels 9, welches aus einer Glasplatte besteht, auf die Vorderseite 2 vorgenommen. Dieses Bonden wird mit Hilfe eines Klebstoffes durchgeführt, der sich unter UV-Licht reversibel verhält.
  • Nach der Implantation wird das Bonden eines Verstärkungsmittels 12, welches aus einer Glasplatte besteht, auf die Rückseite vorgenommen. Das Bonden wird mit Hilfe eines Klebstoffes durchgeführt, der sich unter UV-Licht reversibel verhält.
  • Dann erfolgt das mechanische Abziehen des Rückteils 7 durch Einführen einer Schneide oder eines Hochdruck-Luft- oder Wasserstrahls zwischen die beiden Glasplatten im Bereich des Versprödungsbereichs 5.
  • Die erhaltene selbsttragende Schicht 6 weist eine Dicke von 30 μm auf.
  • Beispiel 7:
  • Ein Plättchen aus monokristallinem Silizium 1 mit einem Durchmesser von 200 mm und einer Dicke von 725 μm, deren Vorderseite 2 elektronische Bauelemente und/oder Schaltkreise 3 trägt, wird einem ersten mechanischen und/oder chemischen Dünnungsschritt unterzogen. Auf diese Weise wird ein gedünntes Plättchen von 40 μm Dicke erhalten.
  • Dann wird auf der Rückseite 4' ein H+-Ionenimplantationsschritt mit einer Energie von 750 keV entsprechend einer Implantationsdosis von 1,3·1017 H+/cm2 durchgeführt. Diese Implantation wird bei Raumtemperatur durchgeführt. Die durchschnittliche Implantationstiefe P beträgt 10 μm.
  • Vor dem ersten Schritt der mechanischen und/oder chemischen Dünnung wird ein Verstärkungsmittel 9 auf die Vorderseite 2 des Plättchens aufgebracht. Dieses Verstärkungsmittel 9 ist eine Siliziumplatte, die durch eine Oxidschicht von 5 μm Dicke gebondet ist und vor dem Bonden planarisiert wird, wobei dieses Bonden durch Direktbonden erfolgt (unter dem angelsächsischen Ausdruck "wafer bonding" bekannt). Dieses Verstärkungsmittel wird bis zum Ende des Verfahrens so belassen und wird entfernt, wenn die Schicht 6 mit der gewünschten Dicke erhalten ist.
  • Daraufhin wird das Plättchen durch Erhitzen auf 400°C einer Wärmebelastung und anschließend einem Bürsten ausgesetzt, was es erlaubt, die Schichtablösung des Rückteils 7 vorzunehmen.
  • Der erhaltene Vorderteil 6 weist eine Dicke von 30 μm auf und bildet eine selbsttragende Schicht.
  • In den vorstehend beschriebenen Beispielen besteht das Plättchen 1 aus Silizium.
  • Es könnte jedoch auch aus einem Material realisiert sein, das aus Germanium, einer Silizium-Germanium-Legierung (Si-Ge), Siliziumkarbid, Galliumarsenid, Indiumphosphat, Galliumnitrid oder Aluminiumnitrid ausgewählt ist. Das Plättchen 1 könnte auch ein Substrat vom Typ SOI (vom Englischen "Silicon On Insulator" abgeleitet) sein.

Claims (18)

  1. Verfahren zur Dünnung eines Plättchens (1) aus Halbleitermaterial, das eine erste Seite (2), die sogenannte "Vorderseite", die zumindest ein elektronisches Bauelement und/oder einen elektronischen Schaltkreis (3) trägt – oder dazu bestimmt ist, es/ihn zu tragen, und eine zweite gegenüberliegende Seite (4), die sogenannte "Rückseite", aufweist, dadurch gekennzeichnet, dass es folgende Schritte umfasst: a) Atomsorten von dessen Rückseite (4, 4') aus in das Innere des Plättchens (1) zu implantieren, so dass ein Versprödungsbereich (5) erhalten wird, der einen vorderen Bereich (6), der sich von der Vorderseite (2) zu diesem Versprödungsbereich (5) erstreckt, und einen hinteren Bereich (7), der vom Rest des Plättchens (1) gebildet wird, abgrenzt, b) den hinteren Bereich (7) vom vorderen Bereich (6) zu lösen, um das Plättchen (1) abzudünnen, c) die Schritte a) und b) auf der Rückseite (4'') des vorderen Bereichs (6) so lange zu wiederholen, bis dieser die gewünschte Dicke aufweist, um eine selbsttragende Dünnschicht (6) darzustellen.
  2. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 1, dadurch gekennzeichnet, dass das Plättchen (1) vor dem ersten Implantationsschritt a) durch ein an der Rückseite (4) vorgenommenes mechanisches und/oder chemisches Dünnungsverfahren abgedünnt wird.
  3. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass vor dem ersten Implantationsschritt a) zumindest ein elektronisches Bauelement und/oder ein elektronischer Schaltkreis (3) auf der Vorderseite (2) des Plättchens (1) realisiert wird.
  4. Verfahren zur Dünnung eines Plättchens (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Ablösens des hinteren Bereichs (7) durch Anwendung einer Wärmebehandlung und/oder äußerer mechanischer Belastungen erfolgt.
  5. Verfahren zur Dünnung eines Plättchens (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Ablösens des hinteren Bereichs (7) durch Aufblasen eines Fluidstrahls erfolgt.
  6. Verfahren zur Dünnung eines Plättchens (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Ablösens des hinteren Bereichs (7) durch Bürsten (11) erfolgt.
  7. Verfahren zur Dünnung eines Plättchens (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Ablösens des hinteren Bereichs (7) durch Auftragen eines Verstärkungsmittels (12) auf die Rückseite (4, 4', 4'') des Plättchens (1) und anschließende Anwendung einer Wärmebehandlung und/oder äußerer mechanischer Belastungen auf dieses Verstärkungsmittel (12) erfolgt.
  8. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 7, dadurch gekennzeichnet, dass das Verstärkungsmittel (12) durch Abscheidung aufgetragen wird.
  9. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 8, dadurch gekennzeichnet, dass das Verstärkungsmittel (12) eine Siliziumoxidschicht ist.
  10. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 7, dadurch gekennzeichnet, dass das Verstärkungsmittel (12) eine feste Platte ist.
  11. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 10, dadurch gekennzeichnet, dass die feste Platte (12) aus monokristallinem oder polykristallinem Silizium oder aus Glas besteht.
  12. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 7, dadurch gekennzeichnet, dass das Verstärkungsmittel (12) eine elastische Folie ist.
  13. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 7, dadurch gekennzeichnet, dass das Verstärkungsmittel (12) eine Klebefolie ist.
  14. Verfahren zur Dünnung eines Plättchens (1) nach Anspruch 7, dadurch gekennzeichnet, dass das Verstärkungsmittel (12) eine Wachsschicht ist.
  15. Verfahren zur Dünnung eines Plättchens (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Schritt des Ablösens des hinteren Bereichs (7) ein Verstärkungsmittel (9) auf der Vorderseite (2) des Plättchens (1) aufgetragen wird und dadurch, dass dieses Verstärkungsmittel (9) nach Erhalt der selbsttragenden Dünnschicht abgelöst wird (6).
  16. Verfahren zur Dünnung eines Plättchens (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Plättchen (1) aus Silizium besteht.
  17. Verfahren zur Dünnung eines Plättchens (1) nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Plättchen (1) ein "Silicon-on-Insulator"-Plättchen ist.
  18. Verfahren zur Dünnung eines Plättchens (1) nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Plättchen (1) aus einem Material realisiert wird, das gewählt ist aus Germanium, einer Silizium-Germanium-Legierung (Si-Ge), Siliziumkarbid, Galliumarsenid, Indiumphosphat, Gallium- oder Aluminiumnitrid.
DE60209802T 2001-08-14 2002-08-14 Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen Expired - Lifetime DE60209802T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0110813 2001-08-14
FR0110813A FR2828762B1 (fr) 2001-08-14 2001-08-14 Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
PCT/FR2002/002879 WO2003017357A1 (fr) 2001-08-14 2002-08-14 Procede d'obtention d'une couche mince semiconductrice auto-portee pour circuits electroniques

Publications (2)

Publication Number Publication Date
DE60209802D1 DE60209802D1 (de) 2006-05-04
DE60209802T2 true DE60209802T2 (de) 2006-11-09

Family

ID=8866530

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60209802T Expired - Lifetime DE60209802T2 (de) 2001-08-14 2002-08-14 Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen

Country Status (9)

Country Link
US (1) US20040175902A1 (de)
EP (1) EP1423873B1 (de)
JP (1) JP2005500692A (de)
KR (1) KR100753741B1 (de)
CN (1) CN100511635C (de)
AT (1) ATE320083T1 (de)
DE (1) DE60209802T2 (de)
FR (1) FR2828762B1 (de)
WO (1) WO2003017357A1 (de)

Families Citing this family (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962340A3 (de) 2004-11-09 2009-12-23 S.O.I. TEC Silicon Verfahren zur Herstellung von zusammengesetzten Wafern
US7387946B2 (en) * 2005-06-07 2008-06-17 Freescale Semiconductor, Inc. Method of fabricating a substrate for a planar, double-gated, transistor process
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP5388503B2 (ja) * 2007-08-24 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR100940660B1 (ko) * 2007-12-24 2010-02-05 주식회사 동부하이텍 반도체칩의 제조방법
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
CN105551943A (zh) * 2016-02-26 2016-05-04 上海华力微电子有限公司 晶圆背面减薄方法
CN105895576B (zh) * 2016-07-06 2020-04-03 中国科学院上海微系统与信息技术研究所 一种离子注入剥离制备半导体材料厚膜的方法
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US10388526B1 (en) 2018-04-20 2019-08-20 Semiconductor Components Industries, Llc Semiconductor wafer thinning systems and related methods
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN114284131A (zh) * 2020-09-28 2022-04-05 东莞新科技术研究开发有限公司 晶圆的加工方法
CN114695233A (zh) * 2020-12-29 2022-07-01 隆基绿能科技股份有限公司 一种超薄硅片的切片方法、超薄硅片以及太阳能电池
CN114695232A (zh) * 2020-12-29 2022-07-01 隆基绿能科技股份有限公司 一种超薄硅片的制备方法、超薄硅片以及太阳能电池
TWI831435B (zh) * 2022-10-24 2024-02-01 台亞半導體股份有限公司 基板研磨方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
US6291314B1 (en) * 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates

Also Published As

Publication number Publication date
US20040175902A1 (en) 2004-09-09
CN100511635C (zh) 2009-07-08
FR2828762A1 (fr) 2003-02-21
CN1568540A (zh) 2005-01-19
EP1423873B1 (de) 2006-03-08
KR100753741B1 (ko) 2007-08-31
WO2003017357A1 (fr) 2003-02-27
JP2005500692A (ja) 2005-01-06
FR2828762B1 (fr) 2003-12-05
WO2003017357A8 (fr) 2003-04-03
EP1423873A1 (de) 2004-06-02
KR20040028993A (ko) 2004-04-03
ATE320083T1 (de) 2006-03-15
DE60209802D1 (de) 2006-05-04

Similar Documents

Publication Publication Date Title
DE60209802T2 (de) Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen
DE19962763C2 (de) Verfahren zum Vereinzeln eines Wafers
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69231328T2 (de) Verfahren zur Herstellung dünner Schichten aus Halbleitermaterial
DE69738608T2 (de) Verfahren zur Herstellung einer Halbleiter-Dünnschicht
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE602004008941T2 (de) Verfahren zur herstellung einer epitaktischen schicht
DE69701571T2 (de) Realisierungsmethode einer dünnschicht aus festem material und anwendung dieser methode
DE60127402T2 (de) Verfahren zur herstellung von substraten und dadurch hergestellte substrate
DE69817118T2 (de) Einkristalline Siliciumscheibe mit einer erhöhten mechanischen Festigkeit
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE69807054T2 (de) Ein ionen-implantierungsschritt vervendentes verfahren zur herstellung von einem-insbesondere halbleiter- dünnschicht mit einem gegen ionen geschüzte gebiet
DE69629094T2 (de) Verfahren zur Herstellung eines SOI-Substrates
DE69710031T2 (de) Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie
DE69930583T2 (de) Verbundbauteil, Verfahren zu seiner Trennung, und Herstellungsverfahren eines Halbleitersubstrates unter Verwendung desselben
DE69333152T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE60133649T2 (de) Verfahren zur trennung eines materialblocks und bildung eines dünnen films
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112019006396T5 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE102004030612B3 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE19936941B4 (de) Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
DE102019102323A1 (de) Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
DE19654791A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1423873

Country of ref document: EP

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

R081 Change of applicant/patentee

Ref document number: 1423873

Country of ref document: EP

Owner name: SOITEC, FR

Free format text: FORMER OWNER: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES, BERNIN, FR

Effective date: 20120905

R082 Change of representative

Ref document number: 1423873

Country of ref document: EP

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Effective date: 20120905