DE102011002546B4 - Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen - Google Patents

Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen Download PDF

Info

Publication number
DE102011002546B4
DE102011002546B4 DE102011002546.4A DE102011002546A DE102011002546B4 DE 102011002546 B4 DE102011002546 B4 DE 102011002546B4 DE 102011002546 A DE102011002546 A DE 102011002546A DE 102011002546 B4 DE102011002546 B4 DE 102011002546B4
Authority
DE
Germany
Prior art keywords
wafer
trimming
layer
bonding
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011002546.4A
Other languages
English (en)
Other versions
DE102011002546A1 (de
Inventor
Alexandre Vaufredaz
Sebastien Molinari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE102011002546A1 publication Critical patent/DE102011002546A1/de
Application granted granted Critical
Publication of DE102011002546B4 publication Critical patent/DE102011002546B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Abstract

Verfahren zum Herstellen einer mehrschichtigen Struktur (130), das umfasst: Bonden eines ersten Wafers (110) auf einen zweiten Wafer (120a), wobei wenigstens der erste Wafer eine abgefaste Kante (117a, 177b) hat; und Verdünnen des ersten Wafers (110), um eine übertragene Schicht (115) auszubilden, wobei das Verdünnen einen Schritt des Schleifens und einen Schritt des chemischen Ätzens umfasst, wobei das Verfahren nach dem Schritt des Schleifens und vor dem Schritt des chemischen Ätzens einen Schritt des Trimmens der Kante des ersten Wafers (110) umfasst, der unter Verwendung einer Schleifscheibe (150) ausgeführt wird, deren Bearbeitungsfläche (151) Kornteilchen mit einer durchschnittlichen Größe von 18 μm oder mehr umfasst, wobei der Schritt des Trimmens bis zu einer festgelegten Tiefe (Pd110) in dem ersten Wafer (110) ausgeführt wird, um eine Dicke (e1110) des ersten Wafers (110) von 35 μm oder weniger in dem Trimmen unterzogenen Bereich zu belassen, so dass der Abschnitt der übertragenen Schicht, der nach dem teilweisen Trimmen verbleibt, mechanisch geschwächt wird.

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung mehrschichtiger Halbleiterstrukturen bzw. -substrate (auch als mehrschichtige Halbleiter-Wafer bezeichnet), die hergestellt werden, indem wenigstens eine Schicht auf einen Träger übertragen wird.
  • Stand der Technik
  • Die Herstellung mehrschichtiger Strukturen umfasst im Allgemeinen Waferdirektbonden eines ersten Wafers, beispielsweise eines Silizium- oder eines SOI(silicon-on-insulator)-Wafers, auf einen zweiten Wafer bzw. Träger, der beispielsweise aus Silizium oder Saphir besteht, ein Ausheilen zum Stärken der Bindung sowie ein Verdünnen des ersten Wafers, um eine auf den zweiten Wafer übertragene Schicht auszubilden. Ein solches Verfahren wird in der EP 0 854 500 A1 beschrieben.
  • Die Erfindung betrifft speziell mehrschichtige Strukturen, die aufgrund der Einschränkungen hinsichtlich der Temperatur bei der Ausheilung zum Stärken der Bindung eine Grenzfläche mit relativ schwacher Bindung haben. Nach dem Waferdirektbonden wird die Struktur normalerweise ausgeheilt, um die Bindung zwischen den zwei Wafern zu stärken, d. h. die Oberflächenenergie der Bindung zwischen ihnen zu erhöhen. Je höher die Temperatur bei der Ausheilung zum Stärken der Bindung ist, umso stärker ist die entstehende Bindung bzw. Adhäsionsenergie.
  • Es gibt einige Fälle mehrschichtiger Strukturen, bei denen die Bindungsausheiltemperatur auf relativ niedrige Werte beschränkt werden muss.
  • Ein erster Fall betrifft die Herstellung sog. ”heterogener” mehrschichtiger Strukturen, die in sofern heterogen sind, als die zwei zusammenzusetzenden Wafer unterschiedliche Wärmeausdehnungskoeffizienten haben, die sich beispielsweise um wenigstens 10% oder 20% bei Raumtemperatur (20°C) unterscheiden. Derartige Heterostrukturen sind insbesondere aus SOS (silicon-on sapphire (Al2O3)) bestehende Strukturen, die speziell in der Mikroelektronik oder Optoelektronik eingesetzt werden. Bei steigender Temperatur, beispielsweise ab 200°C und darüber, bewirken die Änderungen des Verhaltens eines der zwei Wafer relativ zu dem anderen Spannungen und/oder Verzerrung in der Heterostruktur, die zu Aufspaltung oder Lösung der Wafer oder Schichten, falls vorhanden, und/oder plastischen Verformungen und/oder Rissen und/oder Bruch eines/einer der Substrate bzw. Schichten, wenn vorhanden, führen. Daher wird die Temperatur der Ausheilung zum Stärken der Bindung bei derartigen Strukturen beschränkt.
  • Ein zweiter Fall betrifft mehrschichtige Strukturen, bei denen der erste Wafer des Weiteren ganz oder teilweise eine Komponente oder eine Vielzahl von Mikrokomponenten umfasst, wie dies bei 3D-Integrations-Technologie der Fall ist, bei der eine oder mehrere Schichten von Mikrokomponenten auf einen abschließenden Träger übertragen werden müssen, jedoch auch bei der Schaltkreisübertragung (circuit transfer), so beispielsweise bei der Herstellung von Displays mit Hintergrundbeleuchtung. In diesem Fall muss die Temperatur der Ausheilung zum Stärken der Bindung beschränkt werden, um die Mikrokomponenten nicht zu schädigen.
  • Die Kanten der Wafer, die insbesondere zum Ausbilden der übertragenen Schichten und der Träger eingesetzt werden, sind im Allgemeinen abgefast oder haben abgerundete Kanten, wobei dies dazu dient, die Handhabung zu vereinfachen und das Abblättern an Kanten zu verhindern, das auftreten könnte, wenn diese Kanten scharf wären, wobei dieses Abblättern eine Ursache für Teilchenverunreinigung der Oberflächen der Wafer ist. Die Fasen können eine abgerundete und/oder abgeschrägte Form haben.
  • Das Vorhandensein dieser Fasen verhindert jedoch einen guten Kontakt zwischen den Wafern an ihrem Rand, wobei diese schwache Haftung noch ausgeprägter ist, wenn die Bindung an der Grenzfläche aufgrund der Beschränkung der Temperatur der Ausheilung zum Stärken der Bindung gering ist, wie dies oben beschrieben ist. Daher gibt es einen Randbereich, an dem der erste Wafer bzw. die übertragene Schicht nur schwache oder gar keine Bindung aufweist. Dieser Randbereich des ersten Wafers bzw. der übertragenen Schicht muss entfernt werden, da es möglich ist, dass er unkontrolliert abbricht und die Struktur mit unterwünschten Bruchstücken oder Teilchen verunreinigt.
  • Daher wird, wie aus der US 5 937 312 A bekannt, wenn der Wafer auf den Träger gebondet ist und nachdem der Wafer verdünnt worden ist, die übertragene Schicht beschnitten bzw. Trimmen unterzogen, um den Randbereich zu entfernen, über den die Fasen verlaufen. Das Trimmen wird normalerweise durch mechanische Bearbeitung, insbesondere durch Abtragen, der freiliegenden Fläche der übertragenen Schicht bis auf den tragenden zweiten Wafer ausgeführt.
  • Ein tiefes mechanisches Trimmen führt jedoch zu Ablöseproblemen sowohl an der Bond-Grenzfläche zwischen der übertragenen Schicht und dem Träger als auch in der übertragenen Schicht selbst. Das heißt, an der Bond-Grenzfläche entsprechen die Ablöseprobleme Schichtenspaltung der übertragenen Schicht in bestimmten Bereichen in der Nähe des Randes der Schicht, die als ”Makro-Ablösung” bezeichnet werden kann. Die Bindungsenergie ist aufgrund des Vorhandensein der Fasen in der Nähe des Randes der Schicht schwächer. Daher kann dieses Trimmen an dieser Stelle zu einem teilweisen Lösen der Bindung der Schicht an ihren Bond-Grenzflächen mit dem tragenden Substrat führen.
  • Daher besteht das Problem darin, ein Verfahren zu entwickeln, das es zulässt, den ersten Wafer bzw. die übertragene Schicht in einer mehrschichtigen Struktur ohne die erwähnten Nachteile Trimmen zu unterziehen.
  • Zusammenfassung der Erfindung
  • Die Aufgabe der Erfindung besteht darin, die erwähnten Nachteile zu verringern, indem ein Verfahren zum Herstellen einer mehrschichtigen Struktur geschaffen wird, das umfasst:
    Bonden eines ersten Wafers auf einen zweiten Wafer, wobei wenigstens der erste Wafer eine abgefaste Kante hat; und
    Verdünnen des ersten Wafers, um eine übertragene Schicht auszubilden, wobei das Verdünnen einen Schritt des Schleifens und einen Schritt des chemischen Ätzens umfasst,
    wobei in dem Verfahren nach dem Schritt des Schleifens und vor dem Schritt des chemischen Ätzens ein Schritt des Trimmens der Kante des ersten Wafers unter Verwendung einer Schleifscheibe durchgeführt wird, deren Bearbeitungsfläche Kornteilchen mit einer Durchschnittsgröße von 18 μm oder mehr (bzw. 800 mesh oder weniger) umfasst, und der Schritt des Trimmens bis zu einer festgelegten Tiefe in dem ersten Wafer ausgeführt wird, um eine Dicke des ersten Wafers von 35 μm oder weniger in dem Trimmen unterzogenen Bereich zu belassen.
  • So werden, indem vor dem Schritt des chemischen Ätzens ein teilweises mechanisches Trimmen (d. h. es erstreckt sich nicht bis zu der Bond-Grenzfläche des ersten Wafers) unter den oben definierten Bedingungen ausgeführt wird, die erwähnten Ablösungsprobleme vermieden, während gleichzeitig der verbleibende, Trimmen zu unterziehende Abschnitt ausreichend geschwächt wird, so dass er dann bei dem Schritt des chemischen Ätzens leicht entfernt werden kann.
  • Gemäß einem Aspekt der Erfindung wird der Schritt des Beschneidens über eine Breite ausgeführt, die wenigstens der Breite gleich ist, über die sich die abgefaste Kante erstreckt.
  • Gemäß einem weiteren Aspekt der Erfindung kann, wenn der erste Wafer ein Silizium-Wafer oder eine SOI-Struktur ist, die Flanke der ersten Schicht insbesondere auf einen Winkel von ungefähr 45° zur Ebene des Wafers bearbeitet werden, so dass verhindert wird, dass die Flanke während des anschließenden Schrittes des chemischen Ätzens geätzt wird.
  • Gemäß einer speziellen Ausführungsform der Erfindung umfasst das Verfahren vor dem Schritt des Bondens wenigstens einen Schritt des Herstellens einer Schicht von Komponenten an einer Seite des ersten Wafers, wobei die Seite des ersten Wafers, die die Schicht von Komponenten umfasst, auf den zweiten Wafer gebondet wird. Des Weiteren kann ein Schritt des Herstellens einer zweiten Schicht von Mikrokomponenten an der Seite des ersten Wafers ausgeführt werden, die der Seite gegenüberliegt, die die erste Schicht von Komponenten umfasst.
  • Der Einsatz des Trimmverfahrens der Erfindung ermöglicht es, dreidimensionale Strukturen durch bereinanderschichten von zwei oder mehr Wafern herzustellen, wobei gleichzeitig die Gefahren der Schichtenspaltung sowohl an den Bond-Grenzflächen zwischen den Wafern als auch in den Schichten der Komponenten auf ein Minimum verringert werden. Eine der Schichten von Komponenten kann insbesondere Bildsensoren umfassen.
  • Kurze Beschreibung der Zeichnungen
  • Andere Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung spezieller Ausführungsformen der Erfindung, die als nicht einschränkendes Beispiel dienen, unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich, wobei:
  • 1A bis 1E schematische Ansichten eines Verfahrens zum Herstellen einer mehrschichtigen Struktur gemäß einer Ausführungsform der Erfindung sind;
  • 2 ein Flussdiagramm der Schritte ist, die während des in 1A bis 1E dargestellten Verfahrens ausgeführt werden;
  • 3A bis 3G schematische Ansichten sind, die die Herstellung einer dreidimensionalen Struktur gemäß einer Ausführungsform der Erfindung zeigen; und
  • 4 ein Flussdiagramm der Schritte ist, die während der in 3A bis 3G dargestellten Herstellung der dreidimensionalen Struktur ausgeführt werden.
  • Ausführliche Beschreibung der Ausführungsformen der Erfindung
  • Die vorliegende Erfindung kann im Allgemeinen beim Trimmen einer mehrschichtigen Struktur eingesetzt werden, die wenigstens zwei Wafer umfasst, die durch Bonden zusammengefügt werden, und bei der die Oberflächenenergie der Bindung, d. h. die Bindungsenergie, auf 1 J/m2 oder weniger beschränkt ist, wobei wenigstens einer der zwei Wafer Fasen oder abgerundete Kanten an seinem Rand hat. Derartige mehrschichtige Strukturen entsprechen insbesondere Strukturen, die aus wenigstens zwei Wafern hergestellt werden, die unterschiedliche Wärmeausdehnungskoeffizienten haben oder Mikrokomponenten umfassen und bei denen die Temperatur der Ausheilung zum Stärken der Bindung, die Erhöhung der Bindungsenergie zulässt, begrenzt werden muss. Die Erfindung könnte ebenso gut bei mehrschichtigen Strukturen eingesetzt werden, bei denen die Wafer durch ein anderes Bondverfahren zusammengefügt werden, so beispielsweise anodisches Bonden, durch metallische Bindung oder durch Verkleben, vorausgesetzt die Bindungsenergie bleibt begrenzt.
  • Die Wafer sind im Allgemeinen kreisförmig und können verschiedene Durchmesser haben, insbesondere Durchmesser von 100 mm, 150 mm, 200 mm oder 300 mm.
  • Es ist möglich, dass bereits Komponenten in einem der Wafer ausgebildet worden sind, der dann auf den anderen Wafer gebondet wird, der als ein Träger dient. Der Begriff ”Komponenten” bezieht sich hier auf jedes beliebige Element, das mit Materialien hergestellt wird, die sich von denen des Wafers unterscheiden und die empfindlich für die hohen Temperaturen sind, die üblicherweise eingesetzt werden, um die Bond-Grenzfläche zu stärken. Diese Komponenten entsprechen insbesondere Elementen, die insgesamt oder teilweise eine elektronische Komponente oder eine Vielzahl elektronischer Komponenten bilden, so beispielsweise Schaltkreise oder Kontakte oder auch aktive Schichten.
  • Die Erfindung kann insbesondere, jedoch nicht ausschließlich, bei SOS-Heterostrukturen eingesetzt werden, die ausgebildet werden, indem ein erster Saphir-Wafer bzw. ein Substrat und ein zweiter Wafer bzw. ein zweites Substrat, der/das Silizium umfasst, wie beispielsweise eine SOI-Struktur, zusammengesetzt werden. Heterostrukturen, die eine Siliziumschicht auf einem Saphir-Substrat umfassen, weisen spezielle Vorteile auf. SOS-Strukturen ermöglichen es, Hochfrequenz-Vorrichtungen mit niedrigem Stromverbrauch herzustellen. Der Einsatz von Saphir-Substraten ermöglicht des Weiteren sehr gute Wärmeableitung, die besser ist als die, die beispielsweise beim Einsatz von Quarz-Substraten erzielt wird.
  • Die vorliegende Erfindung schlägt vor, nur ein teilweises Trimmen der übertragenen Schicht auszuführen, d. h. ein Trimmen, bei dem die übertragene Schicht Trimmen auf eine Tiefe unterzogen wird, die geringer ist als die Gesamtdicke der Schicht, wobei die verbleibende Dicke der übertragenen Schicht in dem Trimmen unterzogenen Bereich weniger als 35 μm beträgt und vorzugsweise 10 μm oder mehr. Die übertragene Schicht entspricht einem der zwei Wafer der Struktur, der nach dem Bonden verdünnt wurde. Das Verdünnen umfasst einen ersten Schleifschritt, in dem der Großteil des Materials entfernt wird, und einen zweiten Schritt des chemischen Ätzens, der einem Schritt des Abschließens des Verdünnens entspricht und insbesondere dazu dient, die Bearbeitungsoberfläche der überführten Schicht zu glätten, die durch das Schleifen entsteht. Gemäß der vorliegenden Erfindung wird das teilweise Trimmen während des Schrittes des Schleifens und des Schrittes des chemischen Ätzens beim Verdünnen durchgeführt, wobei das Trimmen mit einer ”groben” Schleifscheibe ausgeführt wird, d. h. einer Schleifscheibe, deren Bearbeitungsfläche bzw. aktiver Teil Kornteilchen mit einem durchschnittlichen Durchmesser von 18 μm oder mehr (bzw. 800 mesh oder weniger) umfasst. Die Kornteilchen können insbesondere Diamantteilchen sein. Ein Bezugsbeispiel für eine Schleifscheibe ist ein von Saint-Gobain vertriebenes Erzeugnis, das Diamant-Kornteilchen mit einer durchschnittlichen Größe von 44 μm (bzw. 325 mesh) umfasst, das heißt COARSE WHEEL STD – 223599: 1866-11-32B69S 11,034 X 1-1/8 X 9,001 MD15219669014111620 COARSE #3R7B69 – 1/8.
  • Das so ausgeführte teilweise Trimmen ermöglicht, dass der Ring bzw. Abschnitt der übertragenen Schicht, der nach dem teilweisen Trimmen verbleibt, mechanisch geschwächt wird, insbesondere, indem Mikrorisse in letzterem erzeugt werden. Dieser Ring, der dem Rest der übertragenen Schicht entspricht, die Trimmen zu unterziehen ist, wird dann vorzugsweise während des abschließenden Schrittes des chemischen Ätzens beim Verdünnen aufgrund seiner mechanischen Schwäche geätzt, beispielsweise durch Eindringen der Ätzlösung bzw. reaktiver Verbindungen in die Mikrorisse, die bei dem teilweisen Trimmen erzeugt werden.
  • Eine Umsetzungsform eines Verfahrens zum Trimmen wird im Folgenden unter Bezugnahme auf 1A bis 1E sowie 2 beschrieben.
  • Unter Bezugnahme auf 1A bis 1E sowie 2 wird ein Verfahren zum Herstellen einer SOS-Heterostruktur aus einem ersten Wafer bzw. einem (oberen) Ursprungssubstrat 110 und einem zweiten Wafer bzw. einer (unteren) Träger-Struktur 120 beschrieben. Der erste Wafer 110 umfasst an seinem Rand eine obere Fase 117a und eine untere Fase 117b. Desgleichen umfasst der zweite Wafer 120 an seinem Rand eine obere Fase 127a und eine untere Fase 127b. Der erste Wafer 110 hat eine Dicke zwischen ungefähr 600 und 900 μm.
  • Der erste Wafer 110 besteht, wie in 1A gezeigt, aus einer SOI-Struktur, die eine Siliziumschicht 111 auf einem Träger 113, der ebenfalls aus Silizium besteht, und eine vergrabene Oxidschicht 112 umfasst, die beispielsweise aus SiO2 besteht und zwischen der Schicht 111 und dem Träger 113 angeordnet ist. Die Außenfläche des ersten Wafers 110 ist des Weiteren zuvor mit einer Schicht 114 aus thermischem Oxid überzogen worden, die beispielsweise durch Oxidation der Oberfläche des Wafers ausgebildet worden ist, um diesen während des folgenden Schrittes des chemischen Ätzens zu schützen. Der erste Wafer 110 kann auch aus einem monolithischen Silizium-Wafer bestehen, der Komponenten enthalten kann oder auch nicht.
  • Der zweite Wafer 120 besteht aus einem Saphir-Wafer (1A).
  • Die untere Seite 111a (hier mit der Oxidschicht 114 überzogen) des ersten Wafers 110 und die obere Seite 120a des zweiten Wafers 120 werden in engem Kontakt miteinander angeordnet, und Druck wird auf einen der zwei Wafer ausgeübt, um die Ausbreitung einer Bond-Welle (bonding wave) zwischen den in Kontakt befindlichen Flächen auszulösen (Schritt S1, 1B).
  • Es ist bekannt, dass das Prinzip des Waferdirektbondens bzw. Direktbondens auf direktem Kontakt zwischen zwei Flächen basiert, d. h. es wird kein spezielles Material (Klebstoff, Wachs, Lot usw.) verwendet. Um einen solchen Vorgang auszuführen, müssen die Bondflächen ausreichend glatt, frei von Teilchen und Verunreinigungen sein, und die Bondflächen müssen ausreichend nahe zueinander angeordnet sein, so dass ein Kontakt hergestellt wird, d. h. üblicherweise ist ein Abstand von weniger als einigen Nanometern erforderlich. In diesem Fall sind die Anziehungskräfte zwischen den zwei Flächen stark genug, damit es zum Direktbonden kommt, d. h. Bonden, das durch die Van-der-Waalsschen Kräfte zwischen den Atomen oder Molekülen der zwei zu bondenden Flächen induziert wird.
  • Das so ausgeführte Bonden ist erst dann stabil, wenn eine Ausheilung zum Stärken der Bindung ausgeführt worden ist. Es ist möglich, die Anordnung der zwei Wafer einer Ausheilung zu unterziehen, die Temperatur dieser Ausheilung muss jedoch aufgrund des Unterschieds zwischen den Wärmeausdehnungskoeffizienten der zwei Wafer beschränkt werden. Bei dem hier beschriebenen Beispiel kann die Heilung 180°C über eine Zeit von weniger als ungefähr zehn Stunden nicht übersteigen. Eine derartige Ausheilung ermöglicht die Stabilisierung der Bindung lediglich soweit, dass die Oberflächenenergie der Bindung 700 mJ/m2 nicht übersteigt.
  • Die Herstellung der Heterostruktur wird mit dem Verdünnen des ersten Wafers 110 zum Ausbilden einer übertragenen Schicht fortgesetzt, die einem Abschnitt des ersten Wafers entspricht. Das Verdünnen wird ausgeführt, indem zunächst ein Großteil des Trägers 113 des ersten Wafers 110 abgeschliffen wird (Schritt S2, 1C). Das Schleifen wird ausgeführt, indem die Bearbeitungsfläche einer Schleifscheibe an die freiliegende Seite des ersten Wafers 110 (in 1C nicht gezeigt) gehalten wird. Während des Schleifens wird die Anordnung aus zwei Wafern mit einem Halter (in 1C nicht gezeigt), der auch als Aufspannvorrichtung bezeichnet wird und eine Platte umfasst, die den zweiten Wafer 120 beispielsweise durch Sog oder mittels eines elektrostatischen Systems halten kann, an der Rückseite des zweiten Wafers 120 gehalten. Während des Schleifens kann die Aufspannvorrichtung stationär sein, während die Schleifscheibe gedreht wird. Als Alternative dazu kann sich die Aufspannvorrichtung auch um eine Achse drehen, und die Schleifscheibe kann gedreht werden oder auch nicht.
  • Das Schleifen wird im Abstand von 65 μm von der Oberfläche 120a des Saphir-Trägersubstrats unterbrochen.
  • In dieser Phase des Verdünnens, d. h. bevor der zweite Verdünnungsschritt chemisch ausgeführt wird, weist der verbleibende Teil 113a des Trägers 113 des ersten Wafers 110 eine Bearbeitungsoberfläche (1C) auf.
  • Gemäß der Erfindung wird der erste Wafer 110 vor dem zweiten Verdünnungsschritt, d. h. dem chemischen Ätzen, teilweisem Trimmen unterzogen, d. h. ein ringförmiger Abschnitt des ersten Wafers, der sich am Rand bzw. der Kante desselben befindet und sich über einen Teil der Dicke des ersten Wafers erstreckt, wird entfernt (Schritt S3, 1D).
  • Eine minimale Breite Id110 von der Kante des ersten Wafers 110 her wird, wie in 1D dargestellt, Trimmen unterzogen. Bei Wafern mit einem Durchmesser von 100 mm, 200 mm und 300 mm beträgt die Trimmen unterzogene Breite Id110 im Allgemeinen zwischen 2 mm und 10 mm, vorzugsweise zwischen 2 mm und 6 mm.
  • Trimmen wird mittels mechanischer Wirkung bzw. maschineller Bearbeitung (Kantenschleifen) von der Oberseite des ersten Wafers 110 her ausgeführt. Die mechanische Wirkung kann mit einer Schleifscheibe (Abtragen) oder einem beliebigen anderen Werkzeug ausgeübt werden, das in der Lage ist, das Material der Schicht mechanisch abzutragen.
  • Bei dem hier beschriebenen Beispiel wird das Trimmen mittels einer Schleifscheibe 150 ausgeführt, die eine Bearbeitungsfläche bzw. einen aktiven Teil 151 hat, d. h. die Fläche, die Kornteilchen umfasst, die in der Lage sind, das Material des Wafers abzuschleifen und die durch einen ersten Abschnitt 151a parallel zur Ebene des Wafers sowie einen zweiten Abschnitt 151b gebildet wird, der der Flanke der Schleifscheibe 150 entspricht. Der Abschnitt 151b bildet, wie in 1D gezeigt, einen Winkel θ von ungefähr 45° zu dem Abschnitt 151a, so dass bei dem ersten Wafer eine Flanke 110c Trimmen unterzogen wird, die ebenfalls einen Winkel θ von ungefähr 45° zu der Ebene des ersten Wafers bildet. Gemäß der Erfindung umfasst die Bearbeitungsfläche 151 der Schleifscheibe 150 Kornteilchen, wie beispielsweise Diamantteilchen, mit einer durchschnittlichen Größe von 18 μm oder mehr (bzw. 800 mesh oder weniger).
  • Während des Trimmens wird der erste Wafer 110 auf eine Tiefe Pd110 geschliffen, die von einer Bezugsebene her definiert ist, die der Bond-Grenzfläche entspricht (hier die Kontaktebene zwischen der Schicht 114 aus thermischem Oxid und der gebondeten Seite 120a des zweiten Wafers 120). Die Tiefe Pd110 wird so gewählt, dass an der Kante des ersten Wafers nur ein Teil der Dicke desselben entfernt wird (teilweises Trimmen). Bei dem hier beschriebenen Beispiel wird die Tiefe Pd110 beim Trimmen so gewählt, dass an der Kante des ersten Wafers ein ringförmiger Abschnitt bzw. Ring 1110 verringerter Dicke e1110 verbleibt. Gemäß der Erfindung beträgt die Dicke e1110 des nach dem teilweisen Trimmen ausgebildeten ringförmigen Abschnitts 35 μm oder weniger, da über diese Dicke hinaus das mit einer groben Schleifscheibe, wie sie oben definiert ist, ausgeführte Trimmen bewirkt, dass der ringförmige Abschnitt 1110 mechanisch geschwächt wird, insbesondere indem Risse 1111 in letzterem erzeugt werden (1D). In bestimmten Fällen kann das so ausgeführte Trimmen zu örtlich begrenztem Abheben des ringförmigen Abschnitts 1110 führen.
  • Verdünnen des ersten Wafers 110 wird mit chemischen Ätzen, das auch als Nassätzen bezeichnet wird, des verbleibenden Abschnitts 113a (Schritt S4, 1E) fortgesetzt, beispielsweise mittels einer Ätzlösung aus TMAH (Tetramethylammoniumhydroxid) oder KOH (Kaliumhydroxid), oder auch mittels Trockenätzen, wie beispielsweise reaktivem Ionenätzen.
  • Zusätzlich zum Entfernen des verbleibenden Abschnitts 113a hat das chemische Ätzen den Effekt, dass der verbleibende ringförmige Abschnitt 1110 entfernt wird. Dieses chemische Entfernen des verbleibenden ringförmigen Abschnitts 1110 wird durch die mechanische Schwächung dieses ringförmigen Abschnitts beim Trimmen erleichtert, und insbesondere durch die Schaffung von Rissen, in die die Ätzlösung oder reaktive Verbindungen (beim reaktiven Ionenätzen) eindringt/eindringen. Der Rest des ersten Wafers 110 wird durch das Ätzen nicht oder nur kaum geätzt, und zwar einerseits aufgrund des Vorhandenseins der Schicht 114 aus thermischen Oxid sowie der Oxidschicht 112, die hier als eine Ätzstoppschicht dient. Andererseits hängt, da bei dem hier beschriebenen Beispiel der Wafer Trimmen so unterzogen werden kann, dass die Flanke des Trimmen unterzogenen Abschnitts einen Winkel von 45° zu der Ebene des Wafers bildet, der Wirkungsgrad des Ätzens von der Kristallebene ab, die sich an den freigelegten Flächen bietet (die Ätzlösung ätzt im Vergleich zu einer (100)-Kristallebene eine (110)-Kristallebene kaum).
  • Nach dem Ätzen ist somit eine mehrschichtige SOS-Struktur 130 entstanden, die einen Saphir-Träger, der durch den zweiten Wafer 120 gebildet wird, und eine überführte Schicht 115 umfasst, die wenigstens der Silizium-Schicht 111 des ersten Wafers 110 entspricht, wobei die Oxidschicht 112, wie erforderlich, beibehalten oder entfernt werden kann, so beispielsweise durch Deoxidation mit HF.
  • Ein Verfahren zum Herstellen einer dreidimensionalen Struktur durch Übertragung einer Schicht aus Mikrokomponenten, die in einem ersten Wafer bzw. einen Ausgangs-Struktur 200 ausgebildet ist, auf einen zweiten Wafer bzw. (unteren) Träger-Struktur 300 gemäß einer Ausführungsform der Erfindung wird im Folgenden im Zusammenhang mit 3A bis 3G sowie 4 beschrieben.
  • Die Herstellung der dreidimensionalen Struktur beginnt mit der Ausbildung einer ersten Reihe von Mikrokomponenten 204 auf der Oberfläche des ersten Wafers 200, dessen Umfangskante eine obere Fase 206a und eine untere Fase 206b aufweist (3A, Schritt S1). Bei dem hier beschriebenen Beispiel ist der erste Wafer 200 eine mehrschichtige SOI-Struktur, d. h. er umfasst eine Silizium-Schicht 201, die auf einem Substrat 203 angeordnet ist, das ebenfalls aus Silizium besteht, und eine vergrabene Oxidschicht 202 (beispielsweise eine Schicht aus SiO2), die zwischen der Schicht 201 und dem Substrat 203 vorhanden ist. Der erste Wafer 200 hat eine Dicke zwischen ungefähr 600 und 900 μm.
  • Die Mikrokomponenten 204 werden durch Fotolithographie mittels einer Maske ausgebildet, die die Bereiche bestimmt, in denen die Strukturen, die den herzustellenden Mikrokomponenten entsprechen, ausgebildet werden.
  • Die Außenfläche des ersten Wafers 200 wird dann, wie in 3A gezeigt, mit einer Schicht 205 aus thermischem Oxid überzogen, die beispielsweise durch Oxidation der Oberfläche des Wafers ausgebildet wird, um letzteren während des anschließenden Schrittes des chemischen Ätzens (Schritt S2) zu schützen. Der erste Wafer 200 kann auch aus einem monolithischen Silizium-Wafer bestehen.
  • Der zweite Wafer bzw. das Trägersubstrat 300 ist ein Silizium-Wafer, dessen Umfangskante eine obere Fase 306a und eine untere Fase 306b aufweist. Die Außenfläche des Wafers 300 wird mit einer Schicht 305 aus thermischen Oxid überzogen (3B, Schritt S3).
  • Die Seite des ersten Wafers 200, die die Mikrokomponenten 204 umfasst, wird dann über die Schichten 205 und 305 aus thermischen Oxid in engen Kontakt mit einer Seite des zweiten Wafers 300 gebracht, und Druck wird auf einen der zwei Wafer ausgeübt, um die Ausbreitung einer Bond-Welle zwischen den in Kontakt befindlichen Flächen auszulösen (Schritt S4, 3C).
  • Adhäsion der zwei Wafer wird bei einer nicht zu hohen Temperatur ausgeführt, um die Komponente und/oder den ersten Wafer nicht zu beschädigen. Das heißt, nachdem die Wafer bei Raumtemperatur in Kontakt gebracht worden sind, kann eine Ausheilung zum Stärken der Bindung ausgeführt werden, jedoch bei einer Temperatur unterhalb 450°C, da oberhalb dieser Temperatur bestimmte Metalle, wie beispielsweise Aluminium oder Kupfer, zu schmelzen beginnen. Eine derartige Ausheilung ermöglicht Stabilisierung der Bindung nur soweit, dass die Oberflächenenergie der Bindung 1 J/m2 nicht übersteigt.
  • Nach dem Bonden wird, wie in 3D gezeigt, der erste Schritt zum Verdünnen des ersten Wafers 200 ausgeführt, d. h. ein Teil desselben, der oberhalb der Schicht von Mikrokomponenten 204 vorhanden ist und hier der größte Teil des Substrats 203a ist, wird abgeschliffen (Schritt S5). Das Schleifen wird unter den gleichen Bedingungen wie oben beschrieben ausgeführt.
  • Das Schleifen wird in einem Abstand von ungefähr 65 μm von der Oberfläche 300a des zweiten Wafers 300 her beendet.
  • Auf dieser Stufe des Verdünnens, d. h. bevor der zweite Schritt des Verdünnens chemisch ausgeführt wird, weist der verbleibende Teil 203a des Trägers 203 des ersten Wafers 200 eine Bearbeitungsoberfläche auf (3D).
  • Gemäß der Erfindung wird vor dem zweiten Verdünnungsschritt, d. h. dem chemischen Ätzen, der erste Wafer 200 teilweisem Trimmen unterzogen, d. h., ein ringförmiger Abschnitt des ersten Wafers, der sich am Rand bzw. an der Kante desselben befindet und sich über einen Teil der Dicke des ersten Wafers erstreckt, wird entfernt (Schritt S6, 3E).
  • Bei dem hier beschriebenen Beispiel wird Trimmen mit einer Schleifscheibe 400 ausgeführt, die eine Bearbeitungsfläche bzw. einen aktiven Teil 401 aufweist, d. h. die Fläche, die Kornteilchen umfasst, die das Material des Wafers abschleifen können, die durch einen ersten Abschnitt 401a parallel zu der Ebene des Wafers und einen zweiten Abschnitt 401b gebildet wird, der der Flanke der Schleifscheibe 400 entspricht. Der Abschnitt 401b ist, wie in 3E gezeigt, hier senkrecht zu dem Abschnitt 401a, so dass eine Flanke 200c durch Trimmen an dem ersten Wafer ausgebildet wird, die im Wesentlichen senkrecht zu der Ebene des ersten Wafers ist. Gemäß der Erfindung umfasst die Bearbeitungsfläche 401 der Schleifscheibe 400 Kornteilchen, wie beispielsweise Diamantteilchen, mit einer durchschnittlichen Größe von 18 μm oder mehr (bzw. 800 mesh oder weniger).
  • Trimmen wird, wie in 3E dargestellt, über eine minimale Breite Id200 von der Kante des ersten Wafers 110 her ausgeführt. Bei Wafern mit einem Durchmesser von 100 mm, 200 mm und 300 mm beträgt die Breite Id200 beim Trimmen im Allgemeinen zwischen 2 mm und 10 mm, vorzugsweise zwischen 2 mm und 6 mm. Im Unterschied zu dem oben unter Bezugnahme auf 1A bis 1E beschriebenen Beispiel bildet die Trimmen unterzogene Flanke 200c des ersten Silizium-Wafers 200 keinen 45°-Winkel zu der Ebene des Wafers, sondern im Wesentlichen einen 90°-Winkel.
  • Während des Trimmens wird der erste Wafer 200 Trimmen auf eine Tiefe Pd200, definiert von einer Bezugsebene her, unterzogen, die der Bond-Grenzfläche entspricht (hier die Ebene des Kotaktes zwischen den Schichten 205 und 305 aus thermischem Oxid). Die Tiefe Pd200 wird so gewählt, dass an der Kante des Wafers nur ein Teil der Dicke desselben entfernt wird (teilweises Trimmen). Bei dem hier beschriebenen Beispiel wird die Trimm-Tiefe Pd200 so gewählt, dass an der Kante des ersten Wafers ein ringförmiger Abschnitt bzw. Ring 210 verringerter Dicke e210 zurückbleibt. Gemäß der Erfindung beträgt die Dicke e210 des nach dem teilweisen Trimmen ausgebildeten ringförmigen Abschnitts 35 μm oder weniger, da über diese Dicke hinaus das mit einer groben Schleifscheibe, wie sie oben definiert ist, ausgeführte Trimmen bewirkt, dass der ringförmige Abschnitt 210 mechanisch geschwächt wird, insbesondere durch Erzeugung von Rissen in letzterem (3E). In bestimmten Fällen kann auf diese Weise ausgeführtes Trimmen zu örtlich begrenztem Abheben des ringförmigen Abschnitts 210 führen.
  • Wenn das teilweise Trimmen ausgeführt worden ist, wird Verdünnen des ersten Wafers 200 durch chemisches Ätzen des verbleibenden Abschnitts 203a (Schritt S7, 3F), beispielsweise mittels einer Ätzlösung aus TMAH oder KOH, oder reaktivem Ionenätzen, fortgesetzt.
  • Zusätzlich zum Entfernen des verbleibenden Abschnitts 203a hat das chemische Ätzen den Effekt, dass der verbleibende ringförmige Abschnitt 210 aufgrund der mechanischen Schwächung dieses ringförmigen Abschnitts beim Trimmen und insbesondere der Erzeugung von Rissen, in die die Ätzlösung eindringt, entfernt wird.
  • Wenn die Oxidschicht 202 entfernt worden ist, wird eine zweite Schicht von Mikrokomponenten 214 auf der freiliegenden Fläche der Schicht 201 ausgebildet (3G, Schritt S8). Bei dem hier beschriebenen Beispiel werden die Mikrokomponenten 214 auf die vergrabenen Mikrokomponenten 204 ausgerichtet ausgebildet, da eine Fotolithographiemaske verwendet wird, die derjenigen gleicht, die zum Ausbilden der Mikrokomponenten verwendet wurde.
  • So wird eine Verbundstruktur 500 gewonnen, die aus dem zweiten Wafer 300 und einer übertragenen Schicht 215 besteht, die dem verbleibenden Teil des ersten Wafers 200 entspricht und die Mikrokomponenten 204 und 214 umfasst.
  • Als eine Variante wird die dreidimensionale Struktur mittels einer mehrschichtigen Anordnung ausgebildet, d. h. indem ein oder mehr zusätzliche Wafer oder Substrate auf die Schicht 201 gebondet werden, wobei jeder zusätzliche Wafer auf die direkt angrenzende/n Schicht/en ausgerichtet ist. Ein teilweises Trimmen, das zwischen den zwei Verdünnungsschritten gemäß der Erfindung wie oben beschrieben ausgeführt wird, wird für jeden Wafer durchgeführt, um eine übertragene Schicht auszubilden. Des Weiteren ist es vor jeder Übertragung eines zusätzlichen Wafers möglich, auf der freiliegenden Schicht eine Oxidschicht, beispielsweise eine Schicht aus TEOS, abzuscheiden, um die Montage zu vereinfachen und die Trimmen unterzogenen Bereiche (in denen das Material des darunterliegenden Wafers freiliegt) vor dem folgenden chemischen Ätzen zu schützen.
  • Gemäß einer speziellen Ausführungsform kann eine der Schichten Mikrokomponenten insbesondere Bildsensoren umfassen.
  • Gemäß einer weiteren Ausführungsform sind Komponenten bereits in dem tragenden zweiten Wafer ausgebildet worden, bevor er mit dem ersten Wafer zusammengesetzt wird, der die übertragene Schicht bildet.

Claims (13)

  1. Verfahren zum Herstellen einer mehrschichtigen Struktur (130), das umfasst: Bonden eines ersten Wafers (110) auf einen zweiten Wafer (120a), wobei wenigstens der erste Wafer eine abgefaste Kante (117a, 177b) hat; und Verdünnen des ersten Wafers (110), um eine übertragene Schicht (115) auszubilden, wobei das Verdünnen einen Schritt des Schleifens und einen Schritt des chemischen Ätzens umfasst, wobei das Verfahren nach dem Schritt des Schleifens und vor dem Schritt des chemischen Ätzens einen Schritt des Trimmens der Kante des ersten Wafers (110) umfasst, der unter Verwendung einer Schleifscheibe (150) ausgeführt wird, deren Bearbeitungsfläche (151) Kornteilchen mit einer durchschnittlichen Größe von 18 μm oder mehr umfasst, wobei der Schritt des Trimmens bis zu einer festgelegten Tiefe (Pd110) in dem ersten Wafer (110) ausgeführt wird, um eine Dicke (e1110) des ersten Wafers (110) von 35 μm oder weniger in dem Trimmen unterzogenen Bereich zu belassen, so dass der Abschnitt der übertragenen Schicht, der nach dem teilweisen Trimmen verbleibt, mechanisch geschwächt wird.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Trimmens über eine Breite (Id110) ausgeführt wird, die wenigstens der Breite gleich ist, über die sich die abgefaste Kante (117a, 117b) erstreckt.
  3. Verfahren nach Anspruch 2, wobei der Schritt des Trimmens über eine Breite (Id110) zwischen 2 mm und 8 mm ausgeführt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der erste Wafer (110) ein Silizium-Wafer oder eine SOI-Struktur ist.
  5. Verfahren nach Anspruch 4, wobei vor dem Schritt des Bondens eine Oxidschicht (114) auf der freiliegenden Fläche des ersten Wafers (110) ausgebildet wird.
  6. Verfahren nach einem der Ansprüche 4 und 5, wobei während des Schrittes des Trimmens die Flanke des ersten Wafers (110) auf einen Winkel von ungefähr 45° zu der Ebene des Wafers bearbeitet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der erste Wafer (110) Komponenten umfasst, wobei Komponenten sich hier auf jedes beliebige Element bezieht, das mit Materialien hergestellt wird, die sich von denen des Wafers unterscheiden und die empfindlich für die hohen Temperaturen sind, die üblicherweise eingesetzt werden, um die Bond-Grenzfläche zu stärken.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei der zweite Wafer (120) ein Saphir-Wafer ist.
  9. Verfahren nach einem der Ansprüche 1 bis 7, wobei der zweite Wafer (120) ein Silizium-Wafer ist.
  10. Verfahren nach Anspruch 9, wobei vor dem Schritt des Bondens eine Oxidschicht auf der freiliegenden Fläche des zweiten Wafers (120) ausgebildet wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei es vor dem Schritt des Bondens wenigstens einen Schritt des Herstellens einer Schicht aus Komponenten (204) an einer Seite des ersten Wafers (200) umfasst, wobei die Seite des ersten Wafers die Schicht aus Komponenten umfasst, die auf den zweiten Wafer (300) gebondet wird.
  12. Verfahren nach Anspruch 11, wobei es des Weiteren einen Schritt des Herstellens einer zweiten Schicht aus Mikrokomponenten (214) an der Seite des ersten Wafers (200) gegenüber der Seite umfasst, die die erste Schicht aus Komponenten (214) umfasst.
  13. Verfahren nach einem der Ansprüche 11 und 12, wobei die erste Schicht aus Komponenten (214) Bildsensoren umfasst.
DE102011002546.4A 2010-03-02 2011-01-12 Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen Expired - Fee Related DE102011002546B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR1051485 2010-03-02
FR1051485A FR2957189B1 (fr) 2010-03-02 2010-03-02 Procede de realisation d'une structure multicouche avec detourage post meulage.

Publications (2)

Publication Number Publication Date
DE102011002546A1 DE102011002546A1 (de) 2011-09-08
DE102011002546B4 true DE102011002546B4 (de) 2017-10-12

Family

ID=42710764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011002546.4A Expired - Fee Related DE102011002546B4 (de) 2010-03-02 2011-01-12 Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen

Country Status (3)

Country Link
US (1) US8298916B2 (de)
DE (1) DE102011002546B4 (de)
FR (1) FR2957189B1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
US10464184B2 (en) * 2014-05-07 2019-11-05 Applied Materials, Inc. Modifying substrate thickness profiles
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
JP2017004989A (ja) * 2015-06-04 2017-01-05 株式会社ディスコ ウエーハの製造方法及びウエーハ製造装置
KR20180090494A (ko) 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
US10580823B2 (en) 2017-05-03 2020-03-03 United Microelectronics Corp. Wafer level packaging method
FR3076073B1 (fr) * 2017-12-22 2020-06-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de detourage de plaque
TWI668739B (zh) * 2018-04-03 2019-08-11 環球晶圓股份有限公司 磊晶基板及其製造方法
US10553474B1 (en) 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
US11923205B2 (en) 2021-12-17 2024-03-05 United Microelectronics Corporation Method for manufacturing semiconductor device
CN115579374B (zh) * 2022-12-12 2023-04-07 合肥新晶集成电路有限公司 背照式图像传感器的制备方法及背照式图像传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854500A1 (de) * 1997-01-17 1998-07-22 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung eines geklebten Substrates
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5942445A (en) * 1996-03-25 1999-08-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafers
EP0964436A2 (de) * 1998-06-04 1999-12-15 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung einer SOI Scheibe und SOI Scheibe
US20020077039A1 (en) * 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
US20070072393A1 (en) * 2003-10-14 2007-03-29 Tracit Technologies Method for preparing and assembling substrates

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389519A (ja) 1989-08-31 1991-04-15 Sony Corp 半導体基板の製法
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 S01基板の製造方法
JPH0636413B2 (ja) 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP2662495B2 (ja) 1993-06-28 1997-10-15 住友シチックス株式会社 接着半導体基板の製造方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
JPH0917984A (ja) 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせsoi基板の製造方法
JP3352902B2 (ja) 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JP3132425B2 (ja) 1997-06-20 2001-02-05 日本電気株式会社 衛星イントラネットサービスにおける通信時間短縮方式
SG78332A1 (en) 1998-02-04 2001-02-20 Canon Kk Semiconductor substrate and method of manufacturing the same
JPH11354761A (ja) 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Soi基板及びその製造方法
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
EP1170801B1 (de) 1999-10-14 2006-07-26 Shin-Etsu Handotai Company Limited Verbundscheiben-herstellungsmethode
JP3632531B2 (ja) 1999-11-17 2005-03-23 株式会社デンソー 半導体基板の製造方法
WO2001073831A1 (fr) 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Sumco 張り合わせ誘電体分離ウェーハの製造方法
JP2003163335A (ja) * 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
CN1639869B (zh) 2002-05-20 2010-05-26 三菱住友硅晶株式会社 粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
KR101151458B1 (ko) 2005-02-28 2012-06-01 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP4918229B2 (ja) 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
JP5028845B2 (ja) * 2006-04-14 2012-09-19 株式会社Sumco 貼り合わせウェーハ及びその製造方法
JP2007317988A (ja) 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
EP2075830A3 (de) * 2007-10-11 2011-01-19 Sumco Corporation Verfahren zur Herstellung eines gebundenen Wafers
FR2935535B1 (fr) 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
US20120028439A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Semiconductor And Solar Wafers And Method For Processing Same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5942445A (en) * 1996-03-25 1999-08-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafers
EP0854500A1 (de) * 1997-01-17 1998-07-22 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung eines geklebten Substrates
EP0964436A2 (de) * 1998-06-04 1999-12-15 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung einer SOI Scheibe und SOI Scheibe
US20020077039A1 (en) * 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
US20070072393A1 (en) * 2003-10-14 2007-03-29 Tracit Technologies Method for preparing and assembling substrates

Also Published As

Publication number Publication date
US20110230003A1 (en) 2011-09-22
US8298916B2 (en) 2012-10-30
FR2957189A1 (fr) 2011-09-09
DE102011002546A1 (de) 2011-09-08
FR2957189B1 (fr) 2012-04-27

Similar Documents

Publication Publication Date Title
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69836707T2 (de) Behandlungsverfahren zum Molekularkleben und Ablösen von zwei Strukturen
EP1568071B1 (de) Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
DE60209802T2 (de) Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE102014117236B4 (de) Verfahren für die verarbeitung eines halbleiterwerkstücks
DE60205358T2 (de) Verfahren zum selektiven transferieren von halbleiter-chips von einem träger zu einem empfangssubstrat
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112013005128T5 (de) Produktion mikromechanischer Vorrichtungen
DE102014215187B4 (de) Verfahren zum Bearbeiten eines geschichteten Wafers
DE60029578T2 (de) Verbundscheiben-herstellungsmethode
DE19752404C1 (de) Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
EP1997137A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE102015106064A1 (de) Halbleiterbauelement und verfahren
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112005000448T5 (de) Verfahren zur Umsetzung eines Wafers
WO2005083779A1 (de) Rückseitenbeschichteter, dünner halbleiterchip und verfahren zu seiner herstellung
DE10355728B4 (de) Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
DE102017130929A1 (de) Verfahren zum Produzieren einer funktionalen Dünnfilmschicht
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats

Legal Events

Date Code Title Description
R016 Response to examination communication
R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: SOITEC, FR

Free format text: FORMER OWNER: S.O.I.TEC. SILICON ON INSULATOR TECHNOLOGIES S.A., CROLLES, FR

Effective date: 20120905

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120905

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120905

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee