TWI668739B - 磊晶基板及其製造方法 - Google Patents

磊晶基板及其製造方法 Download PDF

Info

Publication number
TWI668739B
TWI668739B TW107111728A TW107111728A TWI668739B TW I668739 B TWI668739 B TW I668739B TW 107111728 A TW107111728 A TW 107111728A TW 107111728 A TW107111728 A TW 107111728A TW I668739 B TWI668739 B TW I668739B
Authority
TW
Taiwan
Prior art keywords
substrate
processing
epitaxial
item
element substrate
Prior art date
Application number
TW107111728A
Other languages
English (en)
Other versions
TW201942953A (zh
Inventor
施英汝
莊志遠
李奇澤
范俊一
徐文慶
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW107111728A priority Critical patent/TWI668739B/zh
Priority to CN201910085205.7A priority patent/CN110350021B/zh
Priority to US16/354,188 priority patent/US11201080B2/en
Application granted granted Critical
Publication of TWI668739B publication Critical patent/TWI668739B/zh
Publication of TW201942953A publication Critical patent/TW201942953A/zh
Priority to US17/375,008 priority patent/US11688628B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/001—Joining burned ceramic articles with other burned ceramic articles or other articles by heating directly with other burned ceramic articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/003—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/003—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
    • C04B37/005—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts consisting of glass or ceramic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04—Ceramic interlayers
    • C04B2237/06—Oxidic interlayers
    • C04B2237/062—Oxidic interlayers based on silica or silicates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04—Ceramic interlayers
    • C04B2237/08—Non-oxidic interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/16—Silicon interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/365—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/52—Pre-treatment of the joining surfaces, e.g. cleaning, machining
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/76—Forming laminates or joined articles comprising at least one member in the form other than a sheet or disc, e.g. two tubes or a tube and a sheet or disc
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/80—Joining the largest surface of one substrate with a smaller surface of the other substrate, e.g. butt joining or forming a T-joint

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種磊晶基板及其製造方法。所述磊晶基板包括元件基板與處理基板。元件基板具有相對的第一表面與第二表面以及介於第一與第二表面之間的斜面。所述處理基板則接合於所述元件基板的第二表面，其中元件基板的氧含量小於處理基板的氧含量，且所述元件基板的斜面與處理基板之間具有大於90°的接合角度。

Description

磊晶基板及其製造方法
本發明是有關於一種基板及其製造方法，且特別是有關於一種磊晶基板及其製造方法。
磊晶（Epitaxy）是指在晶圓上長出新結晶，以形成半導體層的技術。由於以磊晶製程所形成的膜層具有純度高、厚度控制性佳等優點，因此已經廣泛應用於射頻元件或功率元件的製造中。
目前使用SOI(矽絕緣體)晶圓來進行磊晶的技術，但又因機台高速旋轉會使其SOI晶圓接面處容易和載台碰撞造成碎邊和汙染問題，並且在晶圓邊緣產生缺陷。這種缺陷會影響到後續形成的元件，而導致元件品質不佳。
由於磊晶製程中，基板邊緣往往會受到最大的應力，無論是磊晶裂縫(crack)或是基板的滑移線(slip line)皆會從基板的邊緣向磊晶面中心延伸。
另外，在磊晶和基板界面常有本身磊晶材料引發自發極化或者因磊晶和基板晶格不匹配引發壓電極化或磊晶層原子擴散至基板，而產生磊晶和基板界面電阻降低（interface loss）的問題。
除此之外，若是磊晶基板與磊晶層之間的應力過大，更嚴重還有可能導致基板破裂。
另外，若是需求的磊晶基板為SOI基板，則於內埋氧化物層(BOX)及基板界面處易形成高導電性電荷反轉層或累積層，其會降低基板電阻率且產生寄生功率損失。
一般而言，高電阻率基板的抗折強度較差，所以容易發生破損，而且後續的高溫製程可能導致含有如氧原子的基板產生熱致施體（thermal donor），造成基板電阻下降，故為了符合後續客戶需求，設計一種「高阻且高強度且低氧」之晶片。
本發明提供一種磊晶基板，可以防止晶圓接面處有碎邊和汙染問題，進而改善磊晶時容易於晶圓邊緣產生缺陷之問題，同時具有高阻且高強度且低氧的特性。
本發明另提供一種磊晶基板的製造方法，適於製作出高阻、高強度以及低氧的磊晶基板。
本發明的磊晶基板包括元件基板與處理基板，所述元件基板具有相對的第一表面與第二表面以及介於所述第一表面與所述第二表面之間的斜面。而處理基板則接合於所述元件基板的所述第二表面，其中所述元件基板的氧含量小於所述處理基板的氧含量，且元件基板的所述斜面與處理基板之間具有大於90°的接合角度。
在本發明的一實施例中，上述元件基板的電阻率大於上述處理基板的電阻率。
在本發明的一實施例中，上述元件基板的電阻率大於100 ohm-cm。
在本發明的一實施例中，上述元件基板的厚度介於100微米至200微米之間。
在本發明的一實施例中，上述元件基板的晶向誤差小於±0.05度。
在本發明的一實施例中，上述接合角度為100°至170°。
在本發明的一實施例中，上述斜面朝向上述處理基板的投影長度介於600微米至800微米之間。
在本發明的一實施例中，上述元件基板的氧含量小於5 ppma。
在本發明的一實施例中，上述磊晶基板還可包括接合層，設置於所述處理基板與所述元件基板之間。
在本發明的一實施例中，上述磊晶基板還可包括電荷捕捉層，設置於所述處理基板與所述接合層之間。
在本發明的一實施例中，上述磊晶基板還可包括保護層，設置於所述處理基板未接合於所述元件基板的表面上。
在本發明的一實施例中，於450°C一小時退火後，上述元件基板的電阻率大於所述處理基板的電阻率。
在本發明的一實施例中，於720°C兩分鐘熱處理後，上述元件基板的電阻率大於所述處理基板的電阻率。
在本發明的一實施例中，上述處理基板的直徑與上述元件基板的所述第二表面的直徑之間相差0.2mm以上。
在本發明的一實施例中，上述磊晶基板還可包括佈植區，位於所述元件基板的所述第一表面內，且佈植區與第一表面之間的距離約10nm~95nm。
在本發明的一實施例中，上述處理基板的變形量小於6.5mm。
本發明的磊晶基板的製造方法包括提供一處理基板，另外對元件基板的邊緣進行斜邊處理，使所述元件基板的所述邊緣形成斜面。對所述元件基板的第一表面進行離子佈植製程，以於所述第一表面內形成佈植區。將所述元件基板的第二表面與所述處理基板接合，以形成磊晶基板，其中元件基板的所述斜面與處理基板之間具有大於90°的接合角度。
在本發明的另一實施例中，上述佈植區與上述第一表面之間的距離約10nm~95nm。
在本發明的另一實施例中，上述提供處理基板的方法包括於長晶時摻雜碳、氮或其組合。
在本發明的另一實施例中，上述提供處理基板之後，還可於所述處理基板未接合於所述元件基板的表面上形成保護層。
在本發明的另一實施例中，上述將元件基板的第二表面與處理基板接合的方法，還可於所述元件基板的所述第二表面與所述處理基板之間藉由接合層進行所述接合。
在本發明的另一實施例中，在上述將元件基板的第二表面與處理基板接合之前，還可於所述處理基板接合於所述元件基板的表面上形成電荷捕捉層。
基於上述，本發明的磊晶基板由於在元件基板設計斜面，所以能藉由斜面來防止晶圓接面處和載台碰撞造成碎邊和汙染問題，藉此改善晶圓磊晶時，容易於晶圓邊緣產生缺陷之問題。而且，本發明由於元件基板的氧含量小於處理基板的氧含量，元件基板的電阻率能大於處理基板的電阻率，處理基板為高強度基板，所以能實現高阻、高強度以及低氧的磊晶基板。此外，若是在元件基板內具有佈植區，還能解決在磊晶界面因自發或壓電極化或磊晶層原子擴散至基板而產生的界面電阻降低的問題。而在元件基板與處理基板之間設置接合層，能使元件絕緣，以降低漏電流；在上述接合層與處理基板之間設置電荷捕捉層，則可避免元件基板因為接合層而帶有負電荷，而降低基板電阻率。另外，在處理基板背面設置保護層則可降低在磊晶製程中所產生的應力效應，避免磊晶基板破裂的現象發生。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1為依照本發明的第一實施例的一種磊晶基板的剖面示意圖。
請參照圖1，第一實施例的磊晶基板10包括元件基板100以及處理基板102。元件基板100具有相對的第一表面100a與第二表面100b以及介於第一表面100a與第二表面100b之間的斜面100c。而處理基板102是接合於元件基板100的第二表面100b，其中元件基板100的氧含量小於處理基板102的氧含量，且斜面100c與處理基板102之間具有大於90°的接合角度 θ，且接合角度 θ例如介於100°至170°之間。在一實施例中，元件基板100的氧含量例如是小於5ppma；在另一實施例中，元件基板100的氧含量介於3ppma至4ppma之間。在第一實施例中，由於斜面100c的存在，能防止晶圓接面處，亦即處理基板102與元件基板100接合處發生碎邊和汙染問題，並改善晶圓磊晶時，容易於晶圓邊緣產生缺陷之問題。上述斜面100c朝向處理基板102的投影長度L例如介於600微米至800微米之間。
此外，處理基板102的直徑d1與元件基板100的第二表面102b的直徑d2之間例如相差0.2mm以上。在一實施例中，處理基板102的直徑d1與元件基板100的第二表面102b的直徑d2之間相差0.2mm~6mm；也就是說，處理基板102與元件基板100的第二表面102b的單邊直徑差會在0.1mm~3mm，但本發明並不限於此。
在圖1中，元件基板100的電阻率（resistivity）大於處理基板102的電阻率，且元件基板100的電阻率例如大於100 ohm-cm。在另一實施例中，元件基板100的電阻率大於500 ohm-cm；在又一實施例中，元件基板100的電阻率大於5000 ohm-cm。至於處理基板102的電阻率並不需特別限定，例如可應用RF(1800至4000 ohm-cm)或高電子移動率電晶體（high electron mobility transistor，HEMT）元件(＜1 mohm-cm)的電阻率範圍即可。
元件基板100的厚度T可介於100微米至200微米之間，如大於100微米且小於200微米。當元件基板100的厚度T大於100微米，其元件基板100厚度足夠，後續客戶需可依照需求在製程中進一步將處理基板102移除。上述元件基板100可依後續磊晶需求選用晶向為(111)較佳，但本發明並不限於此。至於元件基板100的晶向誤差例如小於±0.05度；較佳是小於±0.03度。當元件基板100的晶向誤差小於±0.05度，可使磊晶品質變佳。
藉由本發明之元件基板100的氧含量小於處理基板200的氧含量，其元件基板100的氧含量例如小於5 ppma，更優選3ppma-4 ppma之間或者可選用氧含量極低之懸浮區熔法（Floating Zone method，FZ法）形成的矽晶圓，而位於下方之處理基板102的氧含量並不特別限制，如此一來可以避免熱處理後，氧原子和矽原子反應產生熱致施體（thermal donor），而降低元件基板100之電阻率。因此，在一實施例中，於450°C一小時退火後，元件基板100的電阻率仍大於處理基板102的電阻率；在另一實施例中，於720°C兩分鐘熱處理後，元件基板100的電阻率仍大於處理基板102的電阻率。
根據本實施例，元件基板100和處理基板102的材料例如矽、碳化矽、氧化鋁(藍寶石)、氮化鎵、氮化鋁或是其他的材料。此外，本實施例的元件基板100及處理基板102的材料可以是同質的（homogeneous）或異質的（heterogeneous）。如果處理基板102的材料是矽，其晶向沒有特別限定，可為(100)、(110)或(111)等。
圖2為依照本發明的第二實施例的一種磊晶基板的剖面示意圖，其中使用與第一實施例相同或相似的元件符號表示相同或相似的構件，並且省略了相同技術內容的說明。
請參照圖2，第二實施例的磊晶基板20與第一實施例的差別在於，在處理基板102與元件基板100之間還設置有接合層（bonding layer）200，其可使元件絕緣，以降低漏電流。接合層200的材料例如矽、二氧化矽(SiO 2)、氮化矽(Si 3N 4)或是氮化鋁(AlN)。
請參照圖3，第三實施例的磊晶基板30與第二實施例的差別在於，在處理基板102與接合層200之間還設置有電荷捕捉層（charge trapping layer）300。由於接合層200可能會在接合層200和處理基板102界面處形成高導電性電荷反轉層或累積層，而降低元件基板100的電阻率，所以藉由電荷捕捉層300的存在，能避免上述問題發生。
在一些實施例中，電子捕捉層300為低電子親和力層，所謂的「低電子親和力」是指電子親和力比處理基板200要低，所以低電子親和力層能抑制N型反轉層的形成。所述低電子親和力層的材料例如多晶、非晶形、奈米晶或單晶結構，且可選自由Si 1-xGe x、Si 1-xC x、Si 1-x-yGe xSn y、Si 1-x-y-zGe xSn yC z、Ge 1-xSn x、IIIA族氮化物以及金屬氧化物中所組成之群，其中x、y及z為具有0與1之間的值之莫耳比。上述IIIA族氮化物例如GaN、AlN、InN、BN或Al 1-x-y-zGe xIn yB zN；上述金屬氧化物例如SnO 2、TiO 2或ZnO。在一實施例中，電荷捕捉層300材質為多晶矽層，其可作為高缺陷層設置於處理基板102與接合層200之間。此高缺陷層也可改為在處理基板102的表面102a植入重離子，所形成的表面損傷層來替代，但本發明不以此為限。
請參照圖4，第四實施例的磊晶基板40與第一實施例的差別在於，在處理基板102未接合於元件基板100的表面(如背面102b)上設置有保護層400。保護層400的存在能降低在後續磊晶製程中所產生的應力效應，避免磊晶基板40破裂的現象發生。因此，除了圖4以外，保護層400也可施加於圖2或圖3的磊晶基板。保護層400的材料例如SiO 2、金屬矽化物、多晶矽或Si 3N 4。上述金屬矽化物可為過渡金屬矽化物，例如矽化鎳、鎳化二矽、二鎳化矽、矽化鎢、矽化鈦、矽化鉭或矽化鉬。保護層400會降低磊晶基板40與磊晶層之間的應力效應，避免基板破裂的現象產生。另外，由於多晶矽或金屬矽化物材料具有良好的熱機械效應，因此可具有較佳的保護力。
請參照圖5，第五實施例的磊晶基板50與第一實施例的差別在於，在處理基板102未接合於元件基板100的表面(包含側面102c與背面102b)上設置有保護層500。保護層500的材料與第四實施例中的保護層一樣，故不贅述。由於保護層500延伸至處理基板102的側面102c，所以即使處理基板102是重摻基板，也能同時避免磊晶基板40破裂以及自行摻雜（auto doping）至元件基板100的現象發生。因此，除了圖5以外，保護層500也可施加於圖1至3的任一磊晶基板。
請參照圖6，第六實施例的磊晶基板60與第一實施例的差別在於，磊晶基板60還可包括位於元件基板100的第一表面100a內的佈植區600。在本實施例中，佈植區600與第一表面100a之間的距離d3約10nm~95nm，如10nm、15nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm、55nm、60nm、65nm、70nm、75nm、80nm、85nm、90nm或95nm。藉由佈植區600的存在能產生缺陷，用以捕捉電子，解決在磊晶界面(即元件基板100的第一表面100a)因自發或壓電極化而產生的界面電阻降低（interface loss）的問題。因此，除了圖6以外，佈植區600也可施加於圖2至圖5中的任一個磊晶基板。
圖7為依照本發明的第七實施例的一種磊晶基板的製程步驟圖。
請參照圖7，由於處理基板與元件基板是分開進行處理，所以步驟700、步驟702和步驟704並無先後關連。也就是說，於一實施例中，可先進行步驟700再進行步驟702至704，最後進行步驟706；於另一實施例中，先進行步驟702至704再進行步驟700，最後進行步驟706。此外，於再一實施例中，也可先進行步驟700再進行步驟702與步驟706，最後進行步驟704；於又一實施例中，可先進行步驟702再進行步驟700與步驟706，最後進行步驟704。
在步驟700中，提供一處理基板，所述處理基板的材料例如矽、碳化矽、氧化鋁(藍寶石)、氮化鎵、氮化鋁或是其他的材料。在一實施例中，處理基板例如是使用柴可拉斯基法（Czochralski method，CZ法）或磁控拉晶法（Magnetic-Field Applied Czochralski Method，MCZ法）形成的矽基板，但本發明不以此為限。在另一實施例中，於長晶時摻雜碳、氮或其組合，可強化處理基板。詳細而言，藉由長晶時摻雜碳、氮或其組合，能於熱退火(RTA/RTP)後促進沉澱物（precipitate）析出，如SiO 2，從而產生體內微缺陷(bulk micro defect，BMD)來強化處理基板。然而，若是處理基板的氧含量足夠（例如大於14 ppma），則不需於長晶時摻雜碳、氮或其組合。
在另一實施例中，於步驟700之後，還可於處理基板不與元件基板接合的表面上形成一保護層。保護層有助於降低在後續磊晶製程中所產生的應力效應，用以防止磊晶基板破裂。形成所述保護層的方法例如化學氣相沉積法(chemical vapor deposition, CVD)、電化學沉積法、氣液固沉積法、氣相傳輸沉積法、溶膠凝膠法(Sol-gel)、原子層沉積法(atomic layer deposition, ALD)或電漿增強原子層沉積法(plasma-enhanced ALD)。以保護層的品質而言，原子層沉積法較佳。而且保護層可從處理基板的底面延伸至處理基板的側面，所以即使處理基板是重摻基板，也能同時避免磊晶基板破裂以及自行摻雜（auto doping）至元件基板的現象發生。至於保護層的詳細內容可參照第四與第五實施例所述，故不再贅述。
在步驟702中，對元件基板的邊緣進行斜邊處理，使元件基板的邊緣形成斜面。上述斜邊處理例如雷射加工、砂輪研磨或電腦數值控制（Computer Numerical Control，CNC）加工。而且，斜邊處理後的元件基板如圖8A或圖8B所示，其中圖8A的元件基板800具有斜面800c，且其相對於第一表面800a的第二表面800b就是與處理基板接合的表面。至於圖8B的元件基板802例如使用T形45度圓邊砂輪進行處理，且其斜面802c與預定成為第一表面802a的夾角等於後續元件基板的第二表面802b與處理基板之間的接合角度 θ。若是步驟702(斜邊處理)後的元件基板是圖8B的元件基板802，則在後續步驟706之後，應加上一道薄化元件基板802的步驟，以將第一表面802a（虛線）以下去除。在本實施例中，元件基板的材料例如矽、碳化矽、氧化鋁(藍寶石)、氮化鎵、氮化鋁或是其他的材料。此外，元件基板及處理基板的材料可以是同質的或異質的。在一實施例中，元件基板例如是使用懸浮區熔法（Floating Zone method，FZ法）形成的矽基板，處理基板例如是使用CZ法或MCZ法形成的矽基板。使用FZ法形成的矽基板與使用CZ法或MCZ法形成的矽基板相比，可具有極低的氧含量，因此元件基板的氧含量能藉此小於處理基板的氧含量，但本發明並不限於此。
然後，根據實際製程需求，選擇先進行離子佈植製程(步驟704)或者待元件基板與處理基板接合後再進行離子佈植製程(步驟704)。
在步驟704中，對元件基板的第一表面進行離子佈植製程，以於第一表面內形成佈植區。所述離子佈植製程例如植入IV族元素或惰性氣體。在本實施例中，佈植區與第一表面之間的距離例如約10nm~95nm。而且，在形成所述佈植區之後，還可對元件基板進行退火製程，用以修補元件基板的第一表面。由於佈植區能產生缺陷，用以捕捉電子，因此能解決在磊晶界面因自發或壓電極化或磊晶層原子擴散至基板而產生的界面電阻降低（interface loss）的問題。至於佈植區的詳細內容可參照第六實施例所述，故不再贅述。
在步驟706中，將元件基板的第二表面與處理基板接合，以形成磊晶基板，其中元件基板的斜面與處理基板之間具有大於90°的接合角度，例如介於100°至170°之間。所述接合的方法包括預先接合（pre-bonding）與退火（anneal），但本發明並不限於此。在一實施例中，接合處理基板與元件基板的方法還可於元件基板的第二表面與處理基板之間藉由一接合層進行所述接合。接合層可使元件絕緣，以降低漏電流，至於接合層的詳細內容可參照第二實施例所述，故不再贅述。另外，由於接合層可能帶有正電荷，可能會在接合層和處理基板之界面處形成高導電性電荷反轉層或累積層，而降低磊晶基板電阻率且產生寄生功率損失等問題，所以在設置有接合層的情況下，可在接合處理基板與元件基板之前，於處理基板預定接合於元件基板的表面上形成一電荷捕捉層。電子捕捉層可參照第三實施例所述，故不再贅述。
此外，若是尚未進行步驟704，則需在步驟706之後進行步驟704，以於元件基板的第一表面內形成佈植區。
以下提供實驗例來證實本實施例的處理基板為高強度的處理基板。
〈實驗組〉
使用電阻率2.5~4.5 mohm-cm且厚度為725 ±5μm的矽晶片，將其切割成2±0.1cm × 6±0.1cm試片，將試片放置於兩塊藍寶石柱的中央，藍寶石柱的長寬高為8mm、8 mm、100 mm。在試片的上方再放置配重塊，共置重500±1g，經高溫1100±5℃/4hrs後，以千分表量測「最大晶片變形量」三次取平均得到6.45 mm。
〈對照組1〉
除了改用電阻率1-15 ohm-cm的矽晶片，其於實驗參數均與實驗組一樣。經量測其「最大晶片變形量」三次取平均得到6.84 mm。
〈對照組2〉
除了改用電阻率4000-6000 ohm-cm的矽晶片，其於實驗參數均與實驗組一樣。經量測其「最大晶片變形量」三次取平均得到8.10 mm。
由以上實驗結果可以得到，處理基板的電阻率越小，其最大變形量越小，則處理基板的強度越強，若是以上述實驗組來看，本發明的處理基板的最大變形量例如是小於6.5 mm，較佳是6.45 mm以下。
綜上所述，本發明的磊晶基板中，由於元件基板具有斜面，且此一斜面與處理基板之間的角度，能防止元件基板與處理基板之間的接面處發生碎邊和汙染問題，並改善晶圓磊晶時，容易於晶圓邊緣產生缺陷之問題。而且，本發明的元件基板的氧含量小於處理基板的氧含量，元件基板的氧含量夠小(如小於5 ppma)，可避免熱致施體產生而降低元件基板電阻率。另，元件基板的電阻率夠大(如大於100 ohm-cm)而達到高阻的特性，可應用於RF元件。此外，藉由長晶時摻雜，能強化處理基板；或者處理基板氧含量夠大（如大於14 ppma）也能具有足夠的強度，從而實現高阻、高強度以及低氧的磊晶基板。此外，位於元件基板內的佈植區，能解決在磊晶界面因自發或壓電極化或磊晶層原子擴散至基板而產生的界面電阻降低的問題。而在元件基板與處理基板之間設置的接合層，可降低漏電流。而為了避免在接合層和處理基板界面處形成高導電性電荷反轉層，本發明在上述接合層與處理基板之間可設置電荷捕捉層。另外，在處理基板背面或側面設置保護層，能降低在磊晶製程中所產生的應力效應，避免磊晶基板破裂的現象發生。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30、40、50、60‧‧‧磊晶基板
100、800、802‧‧‧元件基板
100a、800a、802a‧‧‧第一表面
100b、800b、802b‧‧‧第二表面
100c、800c、802c‧‧‧斜面
102‧‧‧處理基板
102a、102b‧‧‧表面
102c‧‧‧側面
200‧‧‧接合層
300‧‧‧電荷捕捉層
400、500‧‧‧保護層
600‧‧‧佈植區
700、702、704、706‧‧‧步驟
d1、d2‧‧‧直徑
d3‧‧‧距離
L‧‧‧投影長度
T‧‧‧厚度
θ‧‧‧接合角度
圖1為依照本發明的第一實施例的一種磊晶基板的剖面示意圖。 圖2為依照本發明的第二實施例的一種磊晶基板的剖面示意圖。 圖3為依照本發明的第三實施例的一種磊晶基板的剖面示意圖。 圖4為依照本發明的第四實施例的一種磊晶基板的剖面示意圖。 圖5為依照本發明的第五實施例的一種磊晶基板的剖面示意圖。 圖6為依照本發明的第六實施例的一種磊晶基板的剖面示意圖。 圖7為依照本發明的第七實施例的一種磊晶基板的製程步驟圖。 圖8A是第七實施例中的一種斜邊處理後的元件基板的剖面示意圖。 圖8B是第七實施例中的另一種斜邊處理後的元件基板的剖面示意圖。

Claims (22)

  1. 一種磊晶基板，包括：元件基板，具有相對的第一表面與第二表面以及介於所述第一表面與所述第二表面之間的斜面；以及處理基板，接合於所述元件基板的所述第二表面，其中所述元件基板的氧含量小於所述處理基板的氧含量，且所述元件基板的所述斜面與所述處理基板之間具有大於90°的接合角度。
  2. 如申請專利範圍第1項所述的磊晶基板，其中所述元件基板的電阻率大於所述處理基板的電阻率。
  3. 如申請專利範圍第1項所述的磊晶基板，其中所述元件基板的電阻率大於100ohm-cm。
  4. 如申請專利範圍第1項所述的磊晶基板，其中所述元件基板的厚度介於100微米至200微米之間。
  5. 如申請專利範圍第1項所述的磊晶基板，其中所述元件基板的晶向誤差小於±0.05度。
  6. 如申請專利範圍第1項所述的磊晶基板，其中所述接合角度為100°至170°。
  7. 如申請專利範圍第1項所述的磊晶基板，其中所述斜面朝向所述處理基板的投影長度介於600微米至800微米之間。
  8. 如申請專利範圍第1項所述的磊晶基板，其中所述元件基板的所述氧含量小於5ppma。
  9. 如申請專利範圍第1項所述的磊晶基板，更包括接合層，設置於所述處理基板與所述元件基板之間。
  10. 如申請專利範圍第9項所述的磊晶基板，更包括電荷捕捉層，設置於所述處理基板與所述接合層之間。
  11. 如申請專利範圍第1項所述的磊晶基板，更包括保護層，設置於所述處理基板未接合於所述元件基板的表面上。
  12. 如申請專利範圍第2項所述的磊晶基板，其中於450℃一小時退火後，所述元件基板的電阻率大於所述處理基板的電阻率。
  13. 如申請專利範圍第2項所述的磊晶基板，其中於720℃兩分鐘熱處理後，所述元件基板的電阻率大於所述處理基板的電阻率。
  14. 如申請專利範圍第1項所述的磊晶基板，其中所述處理基板的直徑與所述元件基板的所述第二表面的直徑之間相差0.2mm以上。
  15. 如申請專利範圍第1項所述的磊晶基板，更包括佈植區，位於所述元件基板的所述第一表面內，且所述佈植區與所述第一表面之間的距離為10nm~95nm。
  16. 如申請專利範圍第1項所述的磊晶基板，其中所述處理基板的最大變形量小於6.5mm。
  17. 一種磊晶基板的製造方法，包括：提供處理基板；對元件基板的邊緣進行斜邊處理，使所述元件基板的所述邊緣形成斜面；對所述元件基板的第一表面進行離子佈植製程，以於所述第一表面內形成佈植區；以及將所述元件基板的第二表面與所述處理基板接合，以形成磊晶基板，其中所述元件基板的所述斜面與處理基板之間具有大於90°的接合角度。
  18. 如申請專利範圍第17項所述的磊晶基板的製造方法，其中所述佈植區與所述第一表面之間的距離為10nm~95nm。
  19. 如申請專利範圍第17項所述的磊晶基板的製造方法，其中提供所述處理基板的方法包括於長晶時摻雜碳、氮或其組合。
  20. 如申請專利範圍第17項所述的磊晶基板的製造方法，其中提供所述處理基板之後，更包括於所述處理基板未接合於所述元件基板的表面上形成保護層。
  21. 如申請專利範圍第17項所述的磊晶基板的製造方法，其中將所述元件基板的所述第二表面與所述處理基板接合的方法，更包括於所述元件基板的所述第二表面與所述處理基板之間藉由接合層進行所述接合。
  22. 如申請專利範圍第21項所述的磊晶基板的製造方法，其中在將所述元件基板的所述第二表面與所述處理基板接合之前，更包括於所述處理基板接合於所述元件基板的表面上形成電荷捕捉層。
TW107111728A 2018-04-03 2018-04-03 磊晶基板及其製造方法 TWI668739B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107111728A TWI668739B (zh) 2018-04-03 2018-04-03 磊晶基板及其製造方法
CN201910085205.7A CN110350021B (zh) 2018-04-03 2019-01-29 外延基板及其制造方法
US16/354,188 US11201080B2 (en) 2018-04-03 2019-03-15 Epitaxy substrate and method of manufacturing the same
US17/375,008 US11688628B2 (en) 2018-04-03 2021-07-14 Method of manufacturing epitaxy substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107111728A TWI668739B (zh) 2018-04-03 2018-04-03 磊晶基板及其製造方法

Publications (2)

Publication Number Publication Date
TWI668739B true TWI668739B (zh) 2019-08-11
TW201942953A TW201942953A (zh) 2019-11-01

Family

ID=68055150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111728A TWI668739B (zh) 2018-04-03 2018-04-03 磊晶基板及其製造方法

Country Status (3)

Country Link
US (2) US11201080B2 (zh)
CN (1) CN110350021B (zh)
TW (1) TWI668739B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437016A (zh) * 2021-06-25 2021-09-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423294A (en) * 2002-07-17 2004-11-01 Soitec Silicon On Insulator A method of increasing the area of a useful layer of material transferred onto a support
TW201721710A (zh) * 2015-09-28 2017-06-16 Shin-Etsu Handotai Co Ltd 貼合式soi晶圓的製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
AU6395700A (en) * 1999-08-10 2001-03-05 Silicon Genesis Corporation Method and apparatus for cleaving a substrate
FR2935537B1 (fr) * 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
US9299556B2 (en) * 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
US20130049178A1 (en) * 2011-08-25 2013-02-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
WO2017142849A1 (en) * 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
JP6740084B2 (ja) * 2016-10-25 2020-08-12 株式会社ニューフレアテクノロジー 気相成長装置、環状ホルダ、及び、気相成長方法
US10388518B2 (en) 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423294A (en) * 2002-07-17 2004-11-01 Soitec Silicon On Insulator A method of increasing the area of a useful layer of material transferred onto a support
TW201721710A (zh) * 2015-09-28 2017-06-16 Shin-Etsu Handotai Co Ltd 貼合式soi晶圓的製造方法

Also Published As

Publication number Publication date
CN110350021B (zh) 2022-11-08
US11201080B2 (en) 2021-12-14
US11688628B2 (en) 2023-06-27
CN110350021A (zh) 2019-10-18
US20210343583A1 (en) 2021-11-04
US20190304831A1 (en) 2019-10-03
TW201942953A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
TWI747512B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
US10381261B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
JP7451777B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US9233844B2 (en) Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
US9824886B2 (en) Stress mitigating amorphous SiO2 interlayer
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법
TW201539651A (zh) 高電阻率絕緣層上矽（ｓｏｉ）晶圓及其製造方法
JP2012243792A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
TWI668739B (zh) 磊晶基板及其製造方法
US20140038329A1 (en) Epitaxial growth on thin lamina
CN108807284B (zh) 一种外延接合基板及其制造方法
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
CN112530803B (zh) GaN基HEMT器件的制备方法
WO2022038826A1 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
TW202140843A (zh) 氣相沉積用之矽單晶基板、氣相沉積基板及此等基板的製造方法
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
US20220319911A1 (en) Silicon-on-insulator wafer and low temperature method to make thereof
JP2024001751A (ja) 窒化物半導体ウェーハ、及びその製造方法