DE112013005128T5 - Produktion mikromechanischer Vorrichtungen - Google Patents

Produktion mikromechanischer Vorrichtungen Download PDF

Info

Publication number
DE112013005128T5
DE112013005128T5 DE112013005128.1T DE112013005128T DE112013005128T5 DE 112013005128 T5 DE112013005128 T5 DE 112013005128T5 DE 112013005128 T DE112013005128 T DE 112013005128T DE 112013005128 T5 DE112013005128 T5 DE 112013005128T5
Authority
DE
Germany
Prior art keywords
wafer
etching
semiconductor
dielectric layer
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112013005128.1T
Other languages
English (en)
Inventor
Raviv Erlich
Yuval GERSON
Alexander Shpunt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of DE112013005128T5 publication Critical patent/DE112013005128T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/085—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by electromagnetic means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00484—Processes for releasing structures not provided for in group B81C1/00476
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/10—Scanning systems
    • G02B26/101—Scanning systems with both horizontal and vertical deflecting means, e.g. raster or XY scanners
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109—Bridges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Ein Verfahren zur Herstellung einer Vorrichtung (206) aus einem Wafer (170) aus Halbleitermaterial schließt das lokale Dünnen des Wafers in einem Bereich der Vorrichtung auf eine vordefinierte Dicke, indem das Halbleitermaterial unter Verwendung eines Nassätzprozesses von mindestens einer ersten Seite des Wafers entfernt wird, und das Durchätzen des gedünnten Wafers im Bereich der Vorrichtung ein, sodass ein beweglicher Teil (202) der Vorrichtung freigegeben wird. Zudem werden weitere Verfahren und Systeme zur Herstellung beschrieben.

Description

  • QUERVERWEIS ZU VERWANDTEN ANMELDUNGEN
  • Diese Anmeldung beansprucht die Vorteile der am 23. Oktober 2012 eingereichten vorläufigen US-Patentanmeldung Nr. 61/717 427, die hiermit durch Bezugnahme hierin aufgenommen wird.
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein die Produktion von Halbleitervorrichtungen und insbesondere Prozesse, die beim Produzieren mikromechanischer Vorrichtungen verwendet werden.
  • HINTERGRUND
  • Vielfältige Techniken wurden zum Produzieren mikromechanischer Vorrichtungen aus Halbleiterwafern entwickelt. Diese Techniken nutzen Ausrüstung und Verfahren, die für die Herstellung von Mikroelektronik entwickelt wurden, wie beispielsweise Dünnschichtabscheidung und Fotolithografie, um bewegliche mechanische Vorrichtungen im Maßstab von Mikrometern zu erzeugen.
  • Zum Beispiel beschreibt die US-Patentschrift 7 952 781 , deren Offenbarung durch Bezugnahme hierin aufgenommen wird, ein Verfahren zum Abtasten eines Lichtstrahls und ein Verfahren zum Herstellen eines mikroelektromechanischen Systems (microelectromechanical system (MEMS)), das in einer Abtastvorrichtung ausgebildet sein kann. Das offenbarte Herstellungsverfahren verwendet einen Wafer mit Silizium auf einem Isolator (silicon-on-insulator (SOI) wafer), der typischerweise eine Siliziumschicht auf seiner Vorderseite, eine weitere Siliziumschicht auf seiner Rückseite und eine dünne „Stopp”-Schicht dazwischen umfasst. Die Schritte des Verfahrens schließen Dünnen des Siliziums, Abscheiden von Siliziumdioxid (SiO2), Lithografie, Ätzen und Metallabscheidung ein. Es werden zwei Ätzprozesse verwendet: reaktives Ionenätzen (reactive ion etching (RIE)) und reaktives Ionentrockenätzen (dry reactive ion etching (DRIE, auch bekannt als reaktives Ionentiefenätzen)), um die „Stopp”-Schicht freizulegen. Das Substrat wird dann in Chips separiert und durchläuft einen Reinigungsprozess, woraufhin ein drehbarer Mikrospiegel ausgebildet wird.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Erfindung, die hierin nachstehend beschrieben werden, stellen neuartige Verfahren zur Produktion mikromechanischer Vorrichtungen aus Halbleiterwafern sowie gemäß solcher Verfahren produzierte Vorrichtungen und Systeme zum Implementieren der Verfahren bereit.
  • Ein Verfahren zur Herstellung einer Vorrichtung aus einem Wafer aus Halbleitermaterial mit einer ersten und einer zweiten Seite. Das Verfahren schließt das lokale Dünnen des Wafers in einem Bereich der Vorrichtung auf eine vordefinierte Dicke durch Entfernen des Halbleitermaterials von mindestens der ersten Seite des Wafers unter Verwendung eines Nassätzprozesses ein. Der gedünnte Wafer wird in dem Bereich der Vorrichtung durchgeätzt, um einen beweglichen Teil der Vorrichtung freizugeben.
  • In manchen Ausführungsformen schließt das Verfahren das Ätzen eines Musters von Merkmalen der Vorrichtung in das Halbleitermaterial auf der ersten Seite des Wafers unter Verwendung eines Trockenätzprozesses ein, typischerweise vor dem lokalen Dünnen des Wafers. In einer Ausführungsform schließt das Ätzen des Musters das Abscheiden einer dielektrischen Schicht auf mindestens der ersten Seite des Wafers, das Ätzen des Musters von Merkmalen der Vorrichtung durch die dielektrische Schicht in das Halbleitermaterial und nach dem Ätzen des Musters das Entfernen der dielektrischen Schicht von mindestens dem Bereich der Vorrichtung ein. Das Abscheiden der dielektrischen Schicht kann das Abscheiden jeweils einer ersten und einer zweiten dielektrischen Schicht auf der ersten und der zweiten Seite des Wafers einschließen, wobei die erste dielektrische Schicht vor dem Dünnen des Wafers vom Wafer entfernt wird und die zweite dielektrische Schicht erst nach dem Dünnen des Wafers vom Wafer entfernt wird.
  • Alternativ dazu oder zusätzlich schließt das Entfernen der dielektrischen Schicht das Belassen der dielektrischen Schicht an Ort und Stelle um einen Umfang der Vorrichtung herum ein, um das Dünnen des Umfangsbereichs während des Nassätzprozesses zu verhindern. In diesem Fall kann das Abscheiden der dielektrischen Schicht das Abscheiden einer ersten dielektrischen Schicht über der ersten Seite des Wafers, das Wegätzen der ersten dielektrischen Schicht von dem Bereich des Wafers, der das Muster enthalten soll, um das Halbleitermaterial in dem Bereich freizulegen, während die erste dielektrische Schicht um den Umfang der Vorrichtung herum an Ort und Stelle bleibt, und das Abscheiden einer zweiten dielektrischen Schicht über dem freigelegten Halbleitermaterial und über dem verbleibenden ersten dielektrischen Material ein, wobei das Muster durch die zweite dielektrische Schicht in das Halbleitermaterial geätzt wird.
  • In einer offenbarten Ausführungsform handelt es sich bei dem Halbleitermaterial um Silizium, und die dielektrische Schicht schließt eine erste Teilschicht aus Siliziumdioxid und eine zweite Teilschicht aus Siliziumnitrid neben der ersten Teilschicht ein.
  • In einer Ausführungsform schließt das Dünnen des Wafers das Entfernen des Halbleitermaterials von sowohl der ersten als auch der zweiten Seite des Wafers unter Verwendung eines Nassätzprozesses ein.
  • Das Verfahren kann das Abscheiden einer reflektierenden Schicht auf der zweiten Seite des Wafers nach dem Dünnen des Wafers einschließen, wobei die Vorrichtung eingerichtet ist, um als ein Abtastspiegel zu dienen.
  • In manchen Ausführungsformen schließt das Durchätzen des gedünnten Wafers das Abscheiden eines Fotoresists auf der zweiten Seite des Wafers und das Anwenden eines fotolithografischen Prozesses ein, um den gedünnten Wafer durchlaufende Öffnungen zu definieren und zu ätzen. Typischerweise schließen die Öffnungen Freigabeöffnungen ein, wodurch der bewegliche Teil der Vorrichtung entlang der Freigabeöffnungen von einem verbleibenden Abschnitt der Vorrichtung separiert wird. Zusätzlich oder alternativ dazu schließen die Öffnungen Vereinzelungsöffnungen um einen Bereich der Vorrichtung ein, und das Verfahren schließt das Separieren der Vorrichtung von einem verbleibenden Abschnitt des Wafers entlang der Vereinzelungsöffnungen ein. Das Anwenden des fotolithografischen Prozesses kann das Ätzen der Vereinzelungsöffnungen einschließen, um Zungen zurückzulassen, die sich über die Vereinzelungsöffnungen zwischen der Vorrichtung und dem verbleibenden Abschnitt des Wafers erstrecken, wobei das Separieren der Vorrichtung das Durchbrechen der Zungen einschließt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird zudem ein Verfahren zur Herstellung einer Vorrichtung bereitgestellt, das das Bereitstellen eines ersten und eines zweiten Wafers aus Halbleitermaterial einschließt, wobei beide Wafer jeweils eine erste und eine zweite Seite besitzen, wobei der erste Wafer mehrere Kavitäten besitzt, die sich durch dessen erste Seite öffnen. Eine dielektrische Schicht wird auf der ersten Seite des ersten und/oder des zweiten Wafers ausgebildet. Der erste und der zweite Wafer werden durch Bonden der ersten Seite des ersten Wafers an die erste Seite des zweiten Wafers entlang der dielektrischen Schicht zusammengefügt. Während der erste und der zweite Wafer zusammengefügt sind, wird der zweite Wafer bearbeitet, um Merkmale der Vorrichtung auszubilden. Nach Bearbeiten des zweiten Wafers werden der erste Wafer und die dielektrische Schicht vom zweiten Wafer entfernt, indem ein Ätzmittel durch die Kavitäten auf die dielektrische Schicht aufgetragen wird.
  • Typischerweise schließt das Bearbeiten des zweiten Wafers das Dünnen des zweiten Wafers ein. Das Bearbeiten des zweiten Wafers kann zudem ein Ätzen eines Musters der Merkmale der Vorrichtung in den zweiten Wafer einschließen.
  • Nach Entfernen des ersten Wafers kann der erste Wafer wiederverwendet werden, indem der erste Wafer zum Bearbeiten weiterer Wafer mit einem oder mehreren weiteren Wafern zusammengefügt wird.
  • In einer offenbarten Ausführungsform definieren die Kavitäten im ersten Wafer erste und zweite Vorsprünge zwischen den Kavitäten auf der ersten Seite des Wafers, wobei die Vorsprünge unterschiedliche jeweilige erste und zweite Größen besitzen, wobei die ersten und zweiten Größen so gewählt werden, dass das Auftragen des Ätzmittels die dielektrische Schicht von den ersten Vorsprüngen entfernt, während die zweiten Vorsprünge an den zweiten Wafer gebondet bleiben. Typischerweise schließt das Bearbeiten des zweiten Wafers das Ausbilden der Merkmale der Vorrichtung in einem Bereich des zweiten Wafers, der mit den ersten Vorsprüngen in Kontakt steht, und das Ätzen von Vereinzelungsöffnungen durch den zweiten Wafer um den Bereich ein, und das Verfahren schließt das Separieren der Vorrichtung von einem verbleibenden Abschnitt des Wafers entlang der Vereinzelungsöffnungen ein, während der verbleibende Abschnitt des Wafers an die zweiten Vorsprünge gebondet bleibt.
  • In manchen Ausführungsformen schließt das Ätzen der Vereinzelungsöffnungen das Zurücklassen von Zungen nach dem Ätzen ein, die sich über die Vereinzelungsöffnungen zwischen der Vorrichtung und dem verbleibenden Abschnitt des Wafers erstrecken, und wobei das Separieren der Vorrichtung das Durchbrechen der Zungen einschließt.
  • Typischerweise schließt das Bereitstellen des ersten Wafers das Strukturieren und Ätzen der Kavitäten von der ersten Seite des ersten Wafers aus in den ersten Wafer ein. In einer offenbarten Ausführungsform schließt das Halbleitermaterial Silizium ein, und das dielektrische Material schließt Siliziumdioxid ein, und das Ätzmittel schließt Flusssäure ein.
  • In einer Ausführungsform schließt das Verfahren nach dem Ätzen des Musters, jedoch vor dem Entfernen des ersten Wafers und der dielektrischen Schicht, das Montieren der zweiten Seite des zweiten Wafers auf eine Tragstruktur ein, wodurch der zweite Wafer nach dem Entfernen des ersten Wafers und der dielektrischen Schicht durch die Tragstruktur gestützt wird. Das Verfahren kann dann nach dem Montieren der zweiten Seite des zweiten Wafers auf der Tragstruktur das Durchätzen des zweiten Wafers um die Merkmale einschließen, um die Vorrichtung von der Tragstruktur freizugeben.
  • Des Weiteren wird gemäß einer Ausführungsform der vorliegenden Erfindung ein Verfahren zur Herstellung einer Vorrichtung bereitgestellt, das das Bonden einer ersten Seite eines Wafers aus Halbleitermaterial, der eine erste und eine zweite Seite besitzt, an ein Tragsubstrat unter Verwendung eines Haftmittels einschließt. Während der Wafer an das Tragsubstrat gebondet ist, werden um einen Bereich der Vorrichtung Freigabeöffnungen durch den Wafer bis zum Tragsubstrat geätzt. Nach dem Ätzen der Freigabeöffnungen wird das Haftmittel debondet, um einen beweglichen Teil der Vorrichtung freizugeben.
  • Das Verfahren kann einschließen, ein Muster von Merkmalen der Vorrichtung in die zweite Seite des Wafers zu ätzen, während der Wafer an das Tragsubstrat gebondet ist.
  • Zusätzlich oder alternativ dazu kann das Verfahren einschließen, Vereinzelungsöffnungen durch den Wafer um die Freigabeöffnungen zu ätzen, während der Wafer an das Tragsubstrat gebondet ist, und die Vorrichtung von einem verbleibenden Abschnitt des Wafers entlang der Vereinzelungsöffnungen zu separieren, während der verbleibende Abschnitt des Wafers an das Tragsubstrat gebondet bleibt.
  • Typischerweise schließt das Verfahren das Dünnen des Wafers ein, während der Wafer an das Tragsubstrat gebondet ist.
  • In einer offenbarten Ausführungsform ist das Tragsubstrat für optische Strahlung transparent, und das Debonden des Haftmittels schließt ein Bestrahlen des Haftmittels mit der optischen Strahlung, wie beispielsweise ultravioletter Strahlung, durch das Tragsubstrat ein.
  • Alternativ dazu schließt das Debonden des Haftmittels das Erwärmen des Haftmittels durch das Tragsubstrat ein.
  • Ferner wird gemäß einer Ausführungsform der vorliegenden Erfindung ein Verfahren zur Herstellung einer Vorrichtung unter Verwendung eines ersten Halbleiterwafers bereitgestellt, der eine erste und eine zweite Seite besitzt. Das Verfahren schließt das Bereitstellen eines zweiten Halbleiterwafers mit einer darin befindlichen Kavität ein. Die erste Seite des ersten Halbleiterwafers wird an den zweiten Halbleiterwafer gebondet, sodass die Kavität über einem Bereich der Vorrichtung im ersten Halbleiterwafer positioniert ist. Während die erste Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer gebondet ist, wird die zweite Seite des ersten Halbleiterwafers auf eine vordefinierte Dicke gedünnt. Freigabeöffnungen werden in den ersten Halbleiterwafer geätzt, sodass die Freigabeöffnungen nach dem Dünnen durch den ersten Halbleiterwafer verlaufen, um einen beweglichen Teil der Vorrichtung freizugeben. Die Vorrichtung wird dann vom zweiten Halbleiterwafer.
  • In manchen Ausführungsformen schließt das Separieren der Vorrichtung das Ätzen von Vereinzelungsöffnungen durch den ersten Halbleiterwafer um die Freigabeöffnungen, während die erste Seite des Halbleiterwafers an den zweiten Halbleiterwafer gebondet ist, und das Separieren der Vorrichtung entlang der Vereinzelungsöffnungen von einem Rest des ersten Halbleiterwafers, der an den zweiten Halbleiterwafer gebondet bleibt, ein.
  • In manchen Ausführungsformen schließt das Ätzen der Freigabeöffnungen das Ausbilden der Freigabeöffnungen in der ersten Seite des ersten Halbleiterwafers vor dem Bonden der ersten Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer ein. In einer Ausführungsform wird ein Muster der Vorrichtung bis zu einer ersten Tiefe geätzt, und die Freigabeöffnungen werden bis zu einer zweiten Tiefe geätzt, die größer als die erste Tiefe, jedoch geringer als eine Dicke des ersten Halbleiterwafers vor dem Dünnen ist.
  • Alternativ dazu schließt das Ätzen der Freigabeöffnungen das Ausbilden der Freigabeöffnungen durch die zweite Seite des ersten Halbleiterwafers nach dem Bonden der ersten Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer und dem Dünnen der zweiten Seite des ersten Halbleiterwafers ein.
  • In einer offenbarten Ausführungsform wird die Kavität in einer nahen Seite des zweiten Halbleiterwafers bis zu einer solchen Tiefe ausgebildet, dass eine ferne Seite der Kavität gegenüber der nahen Seite geschlossen bleibt, wobei die erste Seite des ersten Halbleiterwafers dann an die nahe Seite des zweiten Halbleiterwafers gebondet wird.
  • Alternativ dazu schließt das Bereitstellen des zweiten Halbleiterwafers das Anwenden eines Nassätzprozesses auf sowohl die nahe als auch die ferne Seite des zweiten Halbleiterwafers ein, um die Kavität auszubilden.
  • In einer Ausführungsform schließt das Verfahren vor dem Bonden der ersten Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer das Ätzen eines Musters von Merkmalen der Vorrichtung in die erste Seite des ersten Halbleiterwafers ein.
  • Darüber hinaus wird gemäß einer Ausführungsform der vorliegenden Erfindung ein System zur Herstellung einer Vorrichtung aus einem Wafer aus Halbleitermaterial bereitgestellt, der eine erste und eine zweite Seite besitzt. Das System schließt eine Dünnungsstation ein, die eingerichtet ist, den Wafer in einem Bereich der Vorrichtung lokal auf eine vordefinierte Dicke zu dünnen, indem das Halbleitermaterial unter Verwendung eines Nassätzprozesses von mindestens der ersten Seite des Wafers entfernt wird. Mindestens eine Ätzstation ist eingerichtet, den gedünnten Wafer im Bereich der Vorrichtung durchzuätzen, um einen beweglichen Teil der Vorrichtung freizugeben.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird des Weiteren ein System zur Herstellung einer Vorrichtung bereitgestellt, das eine Abscheidungsstation einschließt, die eingerichtet ist, eine dielektrische Schicht auf der ersten Seite eines ersten Wafers und/oder eines zweiten Wafers aus Halbleitermaterial auszubilden, wobei beide Wafer jeweils eine erste und eine zweite Seite besitzen, wobei der erste Wafer mehrere Kavitäten besitzt, die sich durch dessen erste Seite öffnen. Eine Bondingstation ist eingerichtet, den ersten und den zweiten Wafer zusammenzufügen, indem die erste Seite des ersten Wafers entlang der dielektrischen Schicht an die erste Seite des zweiten Wafers gebondet wird. Mindestens eine erste Ätzstation ist eingerichtet, den zweiten Wafer zu bearbeiten, während der erste und der zweite Wafer zusammengefügt sind, um Merkmale der Vorrichtung auszubilden. Eine zweite Ätzstation ist eingerichtet, nach dem Ausbilden der Merkmale im zweiten Wafer den ersten Wafer und die dielektrische Schicht vom zweiten Wafer zu entfernen, indem ein Ätzmittel durch die Kavitäten auf die dielektrische Schicht aufgetragen wird.
  • Zudem wird gemäß einer Ausführungsform der vorliegenden Erfindung ein System zur Herstellung einer Vorrichtung bereitgestellt, das eine Bondingstation einschließt, die eingerichtet ist, eine erste Seite eines Wafers aus Halbleitermaterial, der eine erste und eine zweite Seite besitzt, unter Verwendung eines Haftmittels an ein Tragsubstrat zu bonden. Mindestens eine Ätzstation ist eingerichtet, um einen Bereich der Vorrichtung herum Freigabeöffnungen durch den Wafer auf das Tragsubstrat zu ätzen, während der Wafer an das Tragsubstrat gebondet ist. Eine Debondingstation ist eingerichtet, das Haftmittel nach dem Ätzen der Freigabeöffnungen zu debonden, um einen beweglichen Teil der Vorrichtung freizugeben.
  • Zusätzlich wird gemäß einer Ausführungsform der vorliegenden Erfindung ein System zur Herstellung einer Vorrichtung bereitgestellt, das eine Bondingstation einschließt, die eingerichtet ist, eine erste Seite eines ersten Halbleiterwafers so an einen zweiten Halbleiterwafer zu bonden, der eine Kavität darin besitzt, dass die Kavität über einem Bereich des ersten Halbleiterwafers positioniert ist, der das Muster enthält. Eine Dünnungsstation ist eingerichtet, eine zweite Seite des ersten Halbleiterwafers auf eine vordefinierte Dicke zu dünnen, während die erste Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer gebondet ist. Mindestens eine Ätzstation ist eingerichtet, Freigabeöffnungen in den ersten Halbleiterwafer in einem Bereich der Vorrichtung im ersten Halbleiterwafer zu ätzen, sodass die Freigabeöffnungen nach dem Dünnen durch den ersten Halbleiterwafer verlaufen, um einen beweglichen Teil der Vorrichtung freizugeben.
  • Die vorliegende Erfindung wird vollständiger anhand der folgenden detaillierten Beschreibung ihrer Ausführungsformen in Verbindung mit den Zeichnungen verstanden, in denen:
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 eine schematische bildliche Darstellung einer kardanischen MEMS-Spiegelvorrichtung darstellt, die gemäß einer Ausführungsform der vorliegenden Erfindung produziert wurde;
  • 2 eine schematische bildliche Darstellung eines Halbleiterwafers darstellt, die ein Stadium in der Produktion von kardanischen MEMS-Spiegelvorrichtungen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 3A bis 3J schematische Schnittdarstellungen sind, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
  • 4A bis 4I schematische Schnittdarstellungen sind, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen;
  • 5A bis 5I schematische Schnittdarstellungen sind, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung zeigen;
  • 6A bis 6E schematische Schnittdarstellungen sind, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen;
  • 7A und 7B schematische Schnittdarstellungen sind, die Stadien in der Produktion eines beim Produzieren einer mikromechanischen Vorrichtung verwendeten Tragwafers gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
  • 8A bis 8H schematische Schnittdarstellungen sind, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zeigen;
  • 9A bis 9J schematische Schnittdarstellungen sind, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer weiteren alternativen Ausführungsform der vorliegenden Erfindung zeigen;
  • 10A bis 10E schematische Schnittdarstellungen sind, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung zeigen;
  • 11 ein Blockdiagramm ist, das schematisch ein System zum Produzieren von MEMS-Vorrichtungen gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 12A bis 12J schematische Schnittdarstellungen sind, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen; und
  • 13 eine schematische Schnittdarstellung ist, die ein Stadium in der Produktion einer mikromechanischen Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Überblick
  • Mikromechanische Vorrichtungen, die aus Halbleiterwafern produziert werden, wie beispielsweise MEMS-Vorrichtungen, erfordern oftmals einen großen Bewegungsbereich. Zu diesem Zweck ist der bewegliche Teil typischerweise dünn ausgeführt und daher unter Umständen nicht stabil, wenn es auf Waferebene produziert wird. Um mit dieser Instabilität umgehen, ist zusätzlich zu der Vorrichtungsschicht, aus der die tatsächliche Vorrichtung hergestellt wird, oftmals eine dicke Tragschicht nötig, um während der Produktion für zusätzliche mechanische Festigkeit zu sorgen. Die Tragschicht ist üblicherweise mit der Vorrichtungsschicht in einer Silizium-auf-Isolator(SOI)-Konfiguration zusammengefügt, wobei eine dielektrische (Oxid-)Schicht dazwischen gebondet wird, wie zum Beispiel in der vorstehend erwähnten US-Patentschrift 7 952 781 .
  • Die Produktion von MEMS-Vorrichtungen aus SOI unter Verwendung von Prozessen die im Stand der Technik bekannt sind, erfordert allgemein, dass große Mengen von Halbleitermaterial, typischerweise durch DRIE und Wafer-Dünnungsprozesse, von der Vorrichtung und den Tragwafern entfernt werden. Diese Prozesse sind zeitaufwändig und somit teuer. Darüber hinaus kann es schwierig sein, die Gleichförmigkeit dieser Prozesse über den gesamten Wafer-Maßstab hinweg aufrecht zu erhalten, was die Vorrichtungsproduktion weiter kompliziert und die Ausbeute verringert.
  • Ausführungsformen der vorliegenden Erfindung, die hierin nachstehend beschrieben sind, stellen neuartige Verfahren und Systeme zur Produktion mikromechanischer Vorrichtungen auf Waferebene bereit, welche die Prozesseffizienz und Ausbeute verbessern können. Die nachstehend beschriebenen Beispielausführungsformen betreffen zum Zwecke der Klarheit und Konkretheit speziell die Produktion von MEMS-basierten Abtastspiegeln aus Siliziumwafern. Die Grundgedanken der vorliegenden Erfindung sind jedoch gleichermaßen auf andere Typen von Silizium-MEMS-Vorrichtungen und entsprechend auf mikromechanische Vorrichtungen anderer Typen anwendbar, die aus Halbleiterwafern hergestellt werden können. Obwohl die jede der Ausführungsformen veranschaulichenden Figuren zum Zwecke der Einfachheit Stadien in der Produktion einer einzelnen Vorrichtung zeigen, werden die offenbarten Techniken in der Praxis gleichzeitig auf eine große Matrix von Chips angewandt und produzieren somit verlässlich große Anzahlen reproduzierter Vorrichtungen aus jedem Wafer.
  • In manchen Ausführungsformen wird ein Nassätzprozess verwendet, um den Wafer in einem Bereich der Vorrichtung lokal auf eine vordefinierte Dicke zu dünnen, indem das Halbleitermaterial von mindestens der einen Seite des Wafers (und möglicherweise beiden) entfernt wird. Ein weiterer Ätzprozess, typischerweise Trockenätzen, wie beispielsweise RIE und/oder DRIE, wird angewandt, um den gedünnten Wafer im Bereich der Vorrichtung durchzuätzen, um das eine oder die mehreren beweglichen Teile der Vorrichtung freizugeben. Der Begriff „freigeben” bedeutet in diesem Kontext, dass diese Teile frei beweglich sind wie bei der Gestaltung der Vorrichtung vorgesehen, wenngleich sie üblicherweise durch Drehbefestigungen oder andere Verbindungen an anderen Teilen befestigt bleiben können.
  • Optional können auch Vereinzelungsöffnungen um den Bereich der Vorrichtung herum durch den gedünnten Wafer geätzt werden, und die Vorrichtung ist dann vom verbleibenden Abschnitt des Wafers entlang der Vereinzelungsöffnungen separiert. Die Vereinzelungsöffnungen können auf eine solche Weise geätzt werden, dass Zungen zurückgelassen werden, die sich zwischen der Vorrichtung und dem verbleibenden Abschnitt des Wafers über die Vereinzelungsöffnungen erstrecken, um die Vorrichtung vorübergehend an Ort und Stelle zu halten. Die Zungen werden dann durchbrochen, um die Vorrichtung zu vereinzeln.
  • In manchen Ausführungsformen wird eine dielektrische Schicht (wie beispielsweise eine Siliziumdioxidschicht) auf einer oder beiden Seiten des Halbleiterwafers abgeschieden und lithografisch strukturiert, um vor dem Dünnen ein Muster von Merkmalen der Vorrichtung zu definieren. Ein Nassätzprozess wird angewandt, um das Muster von Merkmalen durch die strukturierte dielektrische Schicht in das Halbleitermaterial zu ätzen. Nach dem Ätzen des Musters wird die dielektrische Schicht von mindestens dem Bereich des Wafers entfernt, der das Muster enthält (obwohl die dielektrische Schicht allgemein um den Umfang dieses Bereichs herum an Ort und Stelle belassen wird). Der Wafer wird dann unter Verwendung des Nassätzprozesses auf die geeignete Dicke gedünnt, wobei das Halbleitermaterial von mindestens der strukturieren Seite des Wafers, und möglicherweise von beiden Seiten, entfernt wird. Diese Sorte von Nassätzen besitzt den Vorteil, dass das geätzte Muster bewahrt wird, während die Waferdicke schnell, einheitlich und kostengünstig verringert wird und die Oberfläche am Ende des Prozesses glatt zurückbleibt. Nach dem Dünnen kann ein zusätzlicher Ätzschritt angewandt werden, um zum Zwecke des Erzeugen der Freigabe- und Vereinzelungsnuten um das geätzte Muster herum durch den Wafer zu ätzen.
  • Die vorstehend beschriebene Ausführungsform arbeitet an einem einfachen, einzelnen Siliziumwafer anstelle eines SOI-Wafers, wie allgemein bei der MEMS-Produktion verwendet. Andererseits stellt eine alternative Ausführungsform der vorliegenden Erfindung einen neuartigen Tragwafer und eine Technik zum schnellen und effizienten Entfernen des Tragwafers nach der Verwendung bereit. Zu diesem Zweck besitzt der Tragwafer mehrere Kavitäten, die sich durch mindestens eine erste Seite öffnen und unter Umständen vollständig durch den Tragwafer verlaufen Der Wafer, aus dem die Vorrichtung produziert werden soll (als „Vorrichtungswafer” bezeichnet), wird mit einer dazwischen liegenden dielektrischen Schicht, die vor denn Bonden der Wafer entweder auf der ersten Seite des Tragwafers oder der inneren Seite des Vorrichtungswafers ausgebildet wird, an die erste Seite des Tragwafers gebondet.
  • Während der Vorrichtungswafer an den Tragwafer gebondet ist, wird der Vorrichtungswafer, typischerweise unter Verwendung eines oder mehrerer Prozesse wie beispielsweise Schleifen, chemisch-mechanisches Polieren (chemical-mechanical polishing (CMP)) und Nassätzen, auf eine erforderliche Dicke reduziert. Der Tragwafer stellt die erforderliche Stabilität bereit, und das Muster von Kavitäten im Tragwafer ist typischerweise so definiert, dass während des Dünnens eine gleichmäßige Unterstützung für den Vorrichtungswafer bereitgestellt wird, während gleichzeitig das nachfolgende Eindringen des Ätzmittels für das Entfernen des Tragwafers ermöglicht wird. Optional kann dann ein Muster von Merkmalen der Vorrichtung in den Vorrichtungswafer geätzt werden. Nach dem optionalen Ätzen dieses Musters werden der Tragwafer und die dielektrische Schicht vom Vorrichtungswafer entfernt, indem ein Ätzmittel, wie beispielsweise Flusssäure (HF) durch die Kavitäten auf die dielektrische Schicht aufgetragen wird. Dieser Ansatz verringert erheblich die Komplexität und die benötigte Zeit für das Entfernen des Tragwafers, sobald er nicht mehr benötigt wird. Der Tragwafer kann dann gereinigt und wiederverwendet werden.
  • In noch einer weiteren Ausführungsform wird ein Halbleiterwafer während der Produktion unter Verwendung eines Haftmittels an ein Tragsubstrat gebondet. Während die untere Seite des Wafers an das Tragsubstrat gebondet ist, wird der Vorrichtungswafer auf eine erforderliche Dicke gedünnt, worauf ein optionales Ätzen von Merkmalen der Vorrichtung in eine obere Seite des Wafers folgt. Freigabeöffnungen und Vereinzelungsöffnungen werden um den Bereich der Vorrichtung herum durch den Wafer nach unten bis zum Tragsubstrat geätzt. Dann wird das Haftmittel debondet, um die beweglichen Teile der Vorrichtung freizugeben und das Vereinzeln der Vorrichtung zu ermöglichen. Die Reste des Vorrichtungswafers werden von dem Tragsubstrat entfernt, das nachfolgend wiederverwendet werden kann.
  • Zum Zwecke eines leichteren Debondens kann ein Tragsubstrat verwendet werden, das für optische Strahlung transparent ist, wie beispielsweise ein geeignetes Glassubstrat. Zum Beispiel kann ein Haftmittel verwendet werden, das sich unter ultravioletter Strahlung debondet, und das Debonden kann erreicht werden, indem das Haftmittel durch das transparente Tragsubstrat mit der ultravioletten Strahlung bestrahlt wird. Alternativ dazu können andere Sorten von Haftmittel durch Erwärmen des Tragsubstrats debondet werden.
  • Noch eine weitere Gruppe von Ausführungsformen nutzt einen Tragwafer, in den über jedem der Chips im Vorrichtungswafer eine Kavität vorgeätzt wird. Ein Muster von Merkmalen der Vorrichtung wird optional in eine Seite des Vorrichtungswafers geätzt. Die (optional) strukturierte Seite des Vorrichtungswafers wird dann an den Tragwafer gebondet, wobei die Kavität über dem Bereich des Vorrichtungswafers positioniert ist, der das Muster enthält. Nachdem die Wafer auf diese Weise verbondet sind, wird die andere (nicht strukturierte) Seite des Vorrichtungswafers auf eine vordefinierte Dicke gedünnt.
  • Freigabeöffnungen werden um das Muster herum in den Vorrichtungswafer geätzt, sodass die Freigabeöffnungen nach dem Dünnen durch den Vorrichtungswafer verlaufen. Diese Freigabeöffnungen können vor dem Bonden an den Tragwafer und dem Dünnen bis zu einer geeigneten Tiefe (jedoch typischerweise nicht durch die gesamte Länge hindurch) in die strukturierte Seite des Vorrichtungswafers geätzt werden. Alternativ dazu können die Freigabeöffnungen nach dem Bonden und Dünnen durch die andere (äußere) Seite des Vorrichtungswafers geätzt werden. In jedem Fall werden das oder die beweglichen Teile der Vorrichtung entlang der Freigabeöffnungen freigegeben. Vereinzelungsöffnungen können zudem um die Freigabeöffnungen durch den Vorrichtungswafer geätzt werden, während der Vorrichtungswafer an den Tragwafer gebondet bleibt, wonach die Vorrichtung entlang der Vereinzelungsöffnungen vom Rest des Vorrichtungswafers, der an den Tragwafer gebondet bleibt, separiert ist.
  • Typische Vorrichtungen
  • 1 zeigt eine schematische bildliche Darstellung einer kardanischen MEMS-Spiegelvorrichtung 20, die gemäß einer Ausführungsform der vorliegenden Erfindung produziert wurde. Spiegel dieser Art sind detailliert in der am 25 Juli 2013 eingereichten PCT-Patentanmeldung PCT/IB2013/056101 beschrieben, deren Offenbarung durch Bezugnahme hierin aufgenommen wird. Die Vorrichtung 20 wird hierin kurz als veranschaulichendes Beispiel dieser Art von Vorrichtungen beschrieben, die unter Verwendung der hierin nachstehend beschriebenen Verfahren produziert werden können. Diese Verfahren können jedoch gleichermaßen beim Produzieren von mikromechanischen Vorrichtungen anderer Arten angewandt werden.
  • Die Vorrichtung 20 ist aus einem gedünnten Siliziumwafer hergestellt, der geätzt wird, um die in der Figur gezeigten Strukturen zu produzieren. Die Vorrichtung 20 weist einen Mikrospiegel 22 auf, der mit einer reflektierenden Beschichtung 24, wie beispielsweise einer dünnen Schicht von Gold oder einem anderen Metall, beschichtet ist. Der Mikrospiegel 22 ist durch Drehbefestigungen 28 an einer kardanischen Basis 26 befestigt, die wiederum durch Drehbefestigungen 32 an einem äußeren Tragelement 30 befestigt ist. Der Mikrospiegel 22 ist typischerweise einige wenige Millimeter breit mit einer Dicke in der Größenordnung von 30 bis 150 μm, während die Drehbefestigungen 28 und 32 für eine hohe Verdrehflexibilität sogar noch dünner sein können. Die Teile der Vorrichtung 20 sind voneinander durch Nuten getrennt, die durch die gesamte Dicke der Vorrichtung hindurch verlaufen. Weitere Merkmale der Vorrichtung können Ausnehmungen und andere Strukturen umfassen, die flacher als die gesamte Dicke sind.
  • Durch das typischerweise durch einen magnetischen Antrieb, wie in der vorstehend erwähnten PCT-Patentanmeldung beschrieben, angetriebene Verdrehen der Drehbefestigungen 28 und 32, tastet der Mikrospiegel 22 um zwei orthogonale Achsen über einen Bereich ab, der einige zehn Grad erreichen kann. In dieser Ausführungsform besitzt die Basis 26 Flügel 34, an denen jeweilige magnetische Rotorstücke (nicht gezeigt) montiert sind. Ein weiteres magnetischen Rotorstück kann in einer Ausnehmung auf der Rückseite des Mikrospiegels 22 befestigt sein.
  • 2 stellt eine schematische bildliche Darstellung eines Halbleiterwafers 40 dar, die ein Stadium in der Produktion von kardanischen MEMS-Spiegelvorrichtungen 20 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. In dieser Ansicht ist die Vorrichtung 20 von der zur in 1 gezeigten Ansicht gegenüberliegenden Seite zu sehen. Der Bequemlichkeit halber wird die in 1 gezeigte Seite als die reflektierende Seite der Vorrichtung 20 bezeichnet, während die in 2 gezeigte Seite als die strukturierte Seite bezeichnet wird. Im abgebildeten Beispiel weist das Muster eine Ausnehmung 42 auf, die eingerichtet ist, ein magnetisches Rotorstück wie vorstehend erwähnt zu halten. Alternativ dazu oder zusätzlich kann das Muster weitere Merkmale wie beispielsweise Rippen umfassen, wie sie zum Beispiel in der vorstehend erwähnten US-Patentschrift 7 952 781 beschrieben sind.
  • Wie in 2 gezeigt, werden mehrere Vorrichtungen 20 gleichzeitig auf dem Wafer 40 hergestellt. Vereinzelungsnuten 44 sind durch den Wafer geätzt, um das Separieren der Vorrichtungen nach Abschluss des Prozesses zu erlauben. Im Gegensatz zu Merkmalen wie der Ausnehmung 42, die nur teilweise durch die Dicke der Vorrichtung geätzt sind, erstrecken sich die Nuten 44 durch die gesamte Dicke der Vorrichtung. Eine Anzahl dünner Zungen kann über den Nuten belassen werden, um die Vorrichtung an Ort und Stelle zu halten bis das gesamte weitere Bearbeiten abgeschlossen ist, woraufhin die Zungen durchbrochen werden, um die Vorrichtung freizugeben. Gleichermaßen können Nuten um die Struktur der Vorrichtung 20 umgebende Ausbrechstücke 46 geätzt werden, um das Entfernen der Stücke 46 zu ermöglichen, um leere Stellen in der Vorrichtung zu belassen, wo dies erforderlich ist. Wie nachstehend beschrieben, kann die Vorrichtung 20 vorübergehend über dünne zerbrechliche Zungen zwischen Teilen der Vorrichtung und Ausbrechstücken 46 mit dem Tragwafer verbunden sein.
  • Zur Klarheit der folgenden Beschreibung werden Merkmale wie beispielsweise die Ausnehmung 42 und Rippen, die fester Bestandteil der fertigen Vorrichtung bleiben, als „Merkmale der Vorrichtung” oder „Vorrichtungsmerkmale” bezeichnet, während Öffnungen, die sich durch die gesamte Dicke der fertigen Vorrichtung erstrecken, wie beispielsweise die Nuten 44, als „Durchgangsmerkmale” bezeichnet werden. Solche Durchgangsmerkmale schließen typischerweise „Freigabeöffnungen” ein, entlang derer die beweglichen Teile der Vorrichtung von den umgebenden Teilen der Vorrichtung losgelöst sind, damit sie sich bewegen können. Die Durchgangsmerkmale können zudem „Vereinzelungsöffnungen” einschließen, die verwendet werden, um die Vorrichtung vom umgebenden Wafer und/oder Tragsubstrat zu entfernen. Die Öffnungen in der Vorrichtung 20 um die Spiegeldrehbefestigungen 28 und 32 und die Nuten 44 entlang des Chipumrisses sind beide Beispiele für Durchgangsmerkmale.
  • Debondbares Tragsubstrat
  • 3A bis 3J sind schematische Schnittdarstellungen, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigen. Wie in 3A gezeigt, startet der Prozess mit einem Si-Wafer 50 mit einer stabilen Waferdicke, üblicherweise mehrere Hundert Mikrometer. Der Wafer kann durch Abscheiden einer reflektierenden Schicht auf einer Seite des Wafers, typischerweise eine Metallschicht 52 (unter der Annahme, dass die Zielvorrichtung als ein Abtastspiegel dienen soll wie in den vorstehenden Beispielen beschrieben), strukturiert werden. Die Metallschicht kann unter Verwendung irgendeines geeigneten im Stand der Technik bekannten Prozesses abgeschieden werden, wie beispielsweise eine Bearbeitung durch Lift-off-, Aufdampf- oder Lochmaskenverfahren.
  • Ein Tragsubstrat, wie beispielsweise ein Glaswafer 54, wird an den Si-Wafer 50 gebondet, wobei die Metallschicht 52 in Richtung des Glases weist, wie in 3B gezeigt. Dieses Bonden wird typischerweise unter Verwendung eines Haftmittels durchgeführt, das anschließend gelöst werden kann, zum Beispiel durch optische Strahlung, typischerweise im ultravioletten (UV) Bereich, oder durch thermische Behandlung (Erwärmung). Die Nutzung von UV ist möglich, solange das Glas von einem Typ ist, der für UV transparent ist. Durch UV debondbare Haftmittel sind im Stand der Technik bekannt, wie beispielsweise bei Nitto-Bändern, Blue Tapes oder UV-Bändern (unterschiedliche Namen für dieselbe Art von Gegenstand). Der Glaswafer 54 kann flach sein oder Kavitäten besitzen (nicht gezeigt), um die Metallschicht 52 zu schützen. Nach dem Bonden an den Glaswafer kann der Si-Wafer 50 auf eine erforderliche Dicke gedünnt werden, da der Glaswafer die strukturelle Stabilität des gedünnten Si-Wafers aufrechterhalten wird.
  • Eine dünne Schicht 56 von SiO2, typischerweise ungefähr 1 bis 2 μm dick, wird über der Rückseite des Wafers 50 gegenüber der Metallschicht 52 und dem Glaswafer 54 abgeschieden, wie in 3C gezeigt. Das SiO2 wird lithografisch strukturiert und selektiv geätzt, wobei reaktives Ionenätzen (RIE) von SiO2 verwendet wird, um ein Muster 58 auf der Waferoberfläche zu definieren, wie in 3D gezeigt. Die Stellen im Muster 58, von denen das SiO2 entfernt ist, definieren die Orte der Vorrichtungsmerkmale und der Durchgangsmerkmale. Eine Schicht von Fotoresist 60 wird über dem Muster 58 abgeschieden, wie in 3E gezeigt, und diese Schicht wird dann lithografisch strukturiert, um das Fotoresist in Bereichen 62 zu entfernen, in denen Durchgangsmerkmale erzeugt werden sollen, wie in 3F gezeigt. Die entsprechenden Durchgangsmerkmale 64 werden dann zum Beispiel durch DRIE eine Teilstrecke durch den Wafer 50 geätzt, wie in 3G gezeigt.
  • Auf diesen Schritt folgend, wird, wie in 3H gezeigt, das Fotoresist 60 von der Oberfläche des Wafers 50 entfernt. Dann wird der DRIE-Prozess über die gesamte Waferoberfläche (durch das Muster 58 geschützt) angewandt, wie in 3I gezeigt. Als ein Ergebnis werden die Merkmale 64 bis auf die Oberfläche des Glaswafers 54 hinunter geätzt, wobei Nuten 66 durch die gesamte Dicke des Wafers hindurch erzeugt werden. Vorrichtungsmerkmale in Form von Ausnehmungen 68 werden gleichzeitig in die Stellen geätzt, an denen das Si des Wafers 50 zwischen den Linien des Musters 58 freiliegt. Die Nuten 66 schließen typischerweise Freigabeöffnungen ein und können Vereinzelungsöffnungen einschließen, die sich an den Chipgrenzen durch den Wafer 50 zum Glaswafer 54 erstrecken, sodass Vorrichtungen 70 anschließend entlang dieser Nuten vereinzelt werden können.
  • Die Vorrichtungen 70 werden vom Glaswafer 54 durch eine geeignete optische (UV) oder thermische Behandlung debondet, wie in 3J gezeigt. Dieses Debonden kann entweder bei der Herstellungseinrichtung oder bei der Packungseinrichtung stattfinden. Der Glaswafer 54 bleibt intakt und kann von der Herstellungseinrichtung für die nächste Produktionsrunde wiederverwendet werden.
  • 3 stellt wie vorstehend beschrieben ein Beispiel eines Prozesses dar, der unter Verwendung eines zeitweiligen Tragsubstrates implementiert werden kann, das anschließend debondet wird. Variationen an diesem Prozess sind möglich, wie beispielsweise das Ätzen der Merkmale 68 in einen Standardwafer, das anschließende Bonden der geätzten Seite des Wafers an das Tragsubstrat, Dünnen des Wafers, Aufbringen der reflektierenden Beschichtung, dann das Strukturieren und Ätzen der Durchgangsmerkmale, was alles von der Seite des Wafers geschieht, die von einem Tragwafer entfernt ist.
  • Tragwafer mit zuvor Ausgebildeten Vorrichtungskavitäten
  • 4A bis 4I sind schematische Schnittdarstellungen, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen. Die in 4A bis 4C veranschaulichten anfänglichen Schritte des Prozesses gleichen denen in 3C bis 3I, mit der Ausnahme, dass bei der vorliegenden Ausführungsform in diesen Schritten kein Tragwafer verwendet wird. Daher werden in 4A bis 4C dieselben Bezeichnungszahlen verwendet wie in 3C bis 3I, um dieselben Strukturen zu bezeichnen, obwohl bei der vorliegenden Ausführungsform der Wafer 50 in Abwesenheit eines Tragsubstrats in diesem Stadium dicker sein kann als in der vorhergehenden Ausführungsform.
  • Nach dem Aufbringen des SiO2-Musters 58 und dem Ätzen der Merkmale 64, wie in 4B gezeigt, wird DRIE angewandt, um die Nuten 66 und die Ausnehmungen 68 zu erzeugen, wie in 4C gezeigt. Die Nuten 66 werden bis zu einer größeren Tiefe geätzt als die Ausnehmungen 68, aber bis zu einer geringeren Tiefe als die gesamte Dicke des Wafers 50 in diesem Stadium. Eine weitere SiO2-Beschichtung 72 kann dann über der gesamten strukturierten Oberfläche des Wafers 50 abgeschieden werden, wie in 4D gezeigt, um die strukturierten Merkmale bei der nachfolgenden Bearbeitung zu schützen. Die Beschichtung 72 kann durch einen thermischen Prozess aufgebracht werden, wie er im Stand der Technik bekannt ist.
  • In einem separaten Prozess, wie er in 4E gezeigt ist, wird ein zweiter Si-Wafer 74, der als ein Tragwafer bezeichnet wird, auf seinen gegenüberliegenden Oberflächen mit Schutzschichten 76 und 78 strukturiert. Die Schichten 76 und 78 können zum Beispiel Siliziumnitrid (Si3N4) umfassen. Die Schicht 78 wird lithografisch strukturiert und dann geätzt, typischerweise unter Verwendung von RIE, um das gewünschte Muster zu erzeugen, das die Orte von Kavitäten definiert, die in den Wafer 74 zu ätzen sind.
  • Dann wird ein Nassätzen auf den Wafer 74 angewandt, um die Kavitäten im Wafer zu erzeugen, wobei eine Kavität 80 jedem Chip im Wafer 50 entspricht, wie in 4F veranschaulicht. Nassätzen ist ein kostengünstiger Prozess, bei dem die Wafer in eine Ätzlösung wie beispielsweise KOH getaucht werden. Wafer können in Kassetten eingestellt und unter Verwendung von Ätzraten-Homogenisierungstechniken wie sie im Stand der Technik bekannt sind, kann die Ätzrate über jeden Wafer und zwischen unterschiedlichen Wafern in der Kassette einheitlich gestaltet werden. Die Schichten 76 und 78 schützen den Wafer 74 gegen das Nassätzen, sodass die Kavität 80 von der unteren Seite des Wafers (in der in Figuren gezeigten Ansicht) mit der strukturierten Schicht 78 zur oberen Seite hin ausgebildet wird, die durch die unstrukturierte Schicht 76 geschützt wird. Alternativ dazu kann im Falle, dass kein Strukturieren dieser Schicht erforderlich ist, anstelle der Schicht 76 ein mechanischer Schutz während des Nassätzens verwendet werden. Die Schichten 76 und 78 werden dann entfernt, nachdem die Kavitäten ausgebildet wurden.
  • Auf die separaten Ätzschritte folgend, die auf den Vorrichtungs- und den Tragwafer angewandt werden, werden die Wafer 50 und 74 dann, wie in 4G gezeigt, unter Verwendung irgendeiner geeigneten im Stand der Technik bekannten Waferbondtechnik, wie beispielsweise Fusionsbonden, miteinander verbondet. Die Seite des Wafers 50, die strukturiert und geätzt wurde, wird an den Wafer 74 gebondet, sodass die Kavität 80 über dem Bereich des Wafers 50 ausgerichtet und positioniert ist, der das Muster enthält. Alternativ dazu kann abhängig von räumlichen Beschränkungen und weiteren Überlegungen die andere Seite des Wafers 50 an den Wafer 74 gebondet werden.
  • Während die Wafer 50 und 74 auf diese Weise miteinander verbondet sind, wird die gegenüberliegende äußere Seite des Wafers 50 auf die erforderliche Dicke gedünnt, typischerweise in der Größenordnung von 30 bis 150 μm, wie in 4H veranschaulicht. Techniken des Schleifens und des chemisch-mechanischen Polierens (CMP), wie sie im Stand der Technik bekannt sind, können für diesen Zweck verwendet werden. Da die Merkmale der Vorrichtung bereits vor dem Dünnen des Wafers definiert waren, sollte dieser letzte Schritt keine physische Kraft auf die Vorrichtung ausüben und kann zum Beispiel durch Polieren gefolgt von einem nicht-mechanischen Prozess, wie beispielsweise Nassätzen, erreicht werden, um eine glatte Spiegeloberfläche sicherzustellen. Der Wafer 74 stellt während dieses Prozesses mechanische Unterstützung für den Wafer 50 bereit. Die Beschichtung 72 kann auch chemisch von der freiliegenden Oberfläche des Wafers 50 entfernt werden und damit Vorrichtungsmerkmale 84 freilegen.
  • Als ein Ergebnis des Dünnungsprozesses werden aus den Nuten 66 (in 4C und 4D markiert) nun Freigabeöffnungen, die sich durch die gesamte Dicke des Wafers 50 erstrecken. Diese Nuten werden wie vorstehend erklärt dazu verwendet, die beweglichen Teile einer Vorrichtung 82, die durch den vorstehenden Prozess erzeugt wurden, von den umgebenden Teilen zu separieren. Die Nuten 66 können auch als Vereinzelungsöffnungen dienen, um die Vorrichtung 82 vom Wafer 74 sowie vom Rest des Wafers 50 zu separieren, der an den Wafer 74 gebondet bleibt. Der Wafer 74 kann anschließend gereinigt und wiederverwendet werden.
  • Typischerweise wird eine reflektierende Schicht 86 auf der gedünnten Seite des Wafers 50 gegenüber der Seite mit dem Merkmalen 84 abgeschieden, wie in 4I gezeigt, bevor die Vorrichtung 82 vom Wafer 74 separiert wird. (Die Schicht 86 wird benötigt, wenn die Vorrichtung als Abtastspiegel dienen soll, kann aber natürlich in anderen Arten von MEMS-Vorrichtungen nicht notwendig sein.) Die Schicht 86 kann unter Verwendung irgendeiner geeigneten im Stand der Technik bekannten Technik, wie Lochmasken- oder Sprühbeschichtungstechniken, abgeschieden werden.
  • 5A bis 5I sind schematische Schnittdarstellungen, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung zeigen. Diese Ausführungsform ähnelt der von 4A bis 4I mit der Ausnahme, dass die Freigabeöffnungen nach dem Bonden und Dünnen durch die äußere Seite des Wafers 50 hindurch ausgebildet werden (d. h. die vom Tragwafer 74 wegweisende Seite).
  • In dieser Ausführungsform werden ein äußeres Muster 90 und ein Vorrichtungsmuster 92 in eine Schicht von SiO2 auf der Oberfläche des Wafers 50 geätzt, wie in 5A gezeigt. Das Vorrichtungsmuster 92 definiert die Orte von Vorrichtungsmerkmalen, während das Muster 90 den umgebenden Bereich des Wafers 50 einschließlich der Bereiche, die an den Tragwafer 74 gebondet werden sollen, und den Bereichen, in denen anschließend die Freigabeöffnungen erzeugt werden, bedeckt. Vorrichtungsmerkmale 94 werden in die durch das Muster 92 definierten Stellen unter Verwendung von zum Beispiel DRIE geätzt, wie in 5B gezeigt. Dann wird eine weitere SiO2-Beschichtung 96 über dem Wafer 50 einschließlich der Merkmale 94 abgeschieden, wie in 5C gezeigt.
  • Die Kavitäten 80 werden, wie vorstehend erklärt, im Wafer 74 ausgebildet, und dann wird der Wafer 50 an den Wafer 74 gebondet, wobei die Merkmale 94 in die Kavität 80 hineinweisen und auf sie ausgerichtet sind, wie in 5D gezeigt. Während er an den Wafer 74 gebondet ist, wird der Wafer 50 gedünnt, typischerweise durch Schleifen und CMP und/oder Nassätzen, wie in 5E gezeigt. Es kann vorteilhaft sein, in den abschließenden Schritten des Dünnens des Wafers 50 nicht-mechanische Techniken zu verwenden, um im Wafer 50 eine mögliche Entwicklung von lokaler Krümmung als Ergebnis mechanischen Drucks und Mangels an lokaler Unterstützung durch den Wafer 74 zu vermeiden.
  • Nach dem Dünnen kann eine reflektierende Schicht 98 auf der nach außen weisenden Seite des Wafers 50 abgeschieden werden, wie in 5F gezeigt (d. h. in der in den Figuren gezeigten Ansicht auf der unteren Seite des Wafers 50). Da in dieser Ausführungsform noch keine Öffnungen in dieser äußeren Seite des Wafers 50 ausgebildet wurden, kann jeder geeignete Prozess verwendet werden, um die Schicht 98 aufzubringen, einschließlich eines Beschichtens der gesamten Waferoberfläche mit Metall und eines anschließenden Strukturierens der Oberfläche, um die Metallschicht nur dort zu belassen, wo dies gewünscht ist.
  • Um die „Durchgangs”-Merkmale einschließlich Freigabeöffnungen und möglicher Vereinzelungsöffnungen auszubilden, wird eine SiO2-Beschichtung 100 über der äußeren Oberfläche des Wafers 50 abgeschieden, wie in 5G gezeigt. Die Beschichtung 100 wird durch Fotolithografie strukturiert, um die Orte von Nuten 102 zu definieren. Diese Nuten werden dann durch die gesamte Dicke des Wafers 50 hindurchgeätzt, wie in 5H gezeigt, typischerweise unter Verwendung der Techniken von RIE und DRIE, die vorstehend beschrieben sind. Die SiO2-Beschichtungen 96 und 100 schützen in allen Stadien dieses Prozesses die Bereiche, die nicht geätzt werden sollen, um das Überätzen und eine Uneinheitlichkeit auf Waferebene zu vermeiden. Die Beschichtungen 96 und 100 werden dann entfernt, wenn sie nicht länger benötigt werden (zum Beispiel durch Ätzen mit gepufferter Flusssäure), wie in 5I gezeigt. Alternativ dazu kann eine geeignete Fotoresistschicht statt der Beschichtung 100 verwendet und dann nach dem Ätzen durch geeignete Chemikalien entfernt werden. Somit wird eine sich ergebende Vorrichtung 104 freigegeben und kann zudem vom Wafer 74 sowie vom Rest des Wafers 50, der an den Wafer 74 gebondet bleibt, vereinzelt werden.
  • 6A bis 6E sind schematische Schnittdarstellungen, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen. Diese Ausführungsform ähnelt der vorhergehenden Ausführungsform mit der Ausnahme, dass in diesem Fall zunächst eine Kavität 114 nur einen Teil der Strecke durch einen Tragwafer 110 ausgebildet wird und auf einer Seite eine dünne Abdeckung 112 über der Kavität belassen wird. Wie in 6A und 6B gezeigt, sind die Wafer 50 und 110 so ausgerichtet, dass sich die Kavität 114 in Richtung der Seite des Wafers 110 öffnet, die dem Wafer 50 nahe ist, während die entfernte Seite der Kavität gegenüber der nahen Seite geschlossen bleibt. Die Seite des Wafers 50, in der die Merkmale 94 ausgebildet werden, wird dann an die nahe Seite des Wafers 110 gebondet (nach dem Aufbringen der SiO2-Beschichtung 96 wie vorstehend beschrieben).
  • Die Kavität 114 auf diese Weise während des Dünnens des Wafers 50 geschlossen zu lassen, kann eine Reihe von Vorteilen aufweisen. Das Vorhandensein der Abdeckung 112 erhöht die mechanischer Festigkeit des Wafers 110. Des Weiteren arbeiten manche Maschinen (wie beispielsweise Schleif- und Poliermaschinen mit Vakuumspannvorrichtungen) unter Umständen besser, wenn die Oberfläche des Tragwafers 110, an der sie angreifen, vakuumdicht ist, was erreicht werden kann, solange die Abdeckung 112 an Ort und Stelle belassen wird. Somit verbleibt die Abdeckung 112 an Ort und Stelle, wenn der Wafer 50 gedünnt wird und möglicherweise während danach Nuten 102 durch den gedünnten Wafer ausgebildet werden, wie in 6C gezeigt.
  • Nachdem das Vakuum nicht länger benötigt wird, wird eine SiO2-Beschichtung 116 um den Umfang der Abdeckung 112 herum aufgebracht. Dann wird die Abdeckung zum Beispiel durch DRIE entfernt, wie in 6D gezeigt. Alternativ dazu kann die Abdeckung 112 abgeschliffen werden. Die Beschichtungen 96 und 100 werden ebenfalls entfernt und eine sich ergebende Vorrichtung 104 somit freigegeben, wie in 6E gezeigt.
  • Wenn die Nuten 102 Vereinzelungsöffnungen einschließen, kann als weitere Alternative die Vorrichtung 104 entlang der geeigneten Nuten vom Wafer 50 separiert werden. In diesem Fall besteht unter Umständen keine Notwendigkeit, die Abdeckung 112 zu entfernen, sodass der Wafer 110 einfach gereinigt und dann wiederverwendet werden kann.
  • Eines der Merkmale von Nassätzprozessen (wie beispielsweise KOH-Ätzen) bei Anwenden auf kristallines Si liegt darin, dass die Ränder der Kavitäten, die sie im Wafer erzeugen, eine inhärente Neigung besitzen, wie durch die Formen der Kavitäten 80 und 114 in den vorhergehenden Ausführungsformen veranschaulicht. Zum Beispiel wird das Bearbeiten eines <1,0,0>-Wafers auf diese Weise aufgrund der Ausrichtungen der Kristallebenen des Si Kavitäten mit einer Neigung von 54,74° um ihre Ränder erzeugen. Diese Neigung erzeugt eine große Änderung der Fläche der Kavität als Funktion der Tiefe, was in manchen Anwendungen unerwünscht sein kann.
  • 7A und 7B sind schematische Schnittdarstellungen, die Stadien in der Produktion eines beim Produzieren einer mikromechanischen Vorrichtung verwendeten Tragwafers 120 gemäß einer Ausführungsform der vorliegenden Erfindung zeigen. In diesem Fall werden beide Schutzschichten 122 und 124 auf den gegenüberliegenden Oberflächen des Wafers 120 (typischerweise Schichten von Si3N4) lithografisch strukturiert und dann geätzt. Dann wird ein Nassätzprozess auf sowohl die nahe als auch die ferne Seite des Wafers 120 aufgebracht, um eine Kavität 126 auszubilden. Ein solches zweiseitiges Ätzen beseitigt den Unterschied zwischen der Kavitätsgröße auf den beiden Seiten des Wafers, während die Änderung der Kavitätsgröße mit der Tiefe um einen Faktor von 2 verringert wird, da die Neigungen der Kavität nach innen entlang einer zentralen Linie 128 enden.
  • Vereinfachtes Entfernen der Tragschicht
  • 8A bis 8H sind schematische Schnittdarstellungen, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zeigen. Diese Ausführungsform nutzt einen Tragwafer 130 mit Kavitäten 140, die sich durch ihn hindurch erstrecken, wie in 8A gezeigt. Der Wafer 130 wird mit einer dazwischen liegenden dielektrischen Schicht 136 an den Wafer 134 gebondet, wie in 8B gezeigt. Typischerweise umfasst die Schicht 136 SiO2 und wird auf der Oberfläche entweder des Wafers 130 oder des Wafers 134 abgeschieden, bevor sie miteinander verbondet werden.
  • Um die Kavitäten 140 zu erzeugen, wird der Wafer 130 mit einer externen SiO2-Schicht 138 bedeckt, und diese externe Schicht wird dann strukturiert und geätzt, um die Maske für das Ätzen der Kavitäten zu erzeugen. Alternativ dazu kann die Maske für das Ätzen der Kavitäten durch Aufbringen und Strukturieren einer Fotoresistschicht ohne Notwendigkeit für SiO2 erzeugt werden. Die Kavitäten 140 werden dann unter Verwendung von DRIE oder durch einen Nassätzprozess unter Verwendung der Maske selektiv bis zu einer ausgewählten Tiefe geätzt. Ein Rest 142 des Wafers 130 besitzt nach dem Ätzen noch genügend mechanische Festigkeit, um die notwendige Unterstützung für einen Vorrichtungswafer 134 bereitzustellen. Alternativ dazu oder zusätzlich können andere (nicht gezeigte) Muster von Kavitäten einschließlich vertikaler und/oder horizontaler Kavitäten innerhalb des Tragwafers 130 ausgebildet werden, die sich durch die Oberfläche des an den Wafer 134 gebondeten Wafers 130 öffnen und die dielektrische Schicht 136 erreichen. Ein Beispiel solch eines alternativen Musters, bei dem sich die Kavitäten nur eine Teilstrecke durch den Tragwafer erstrecken, ist in 12A bis 12J gezeigt. In jedem Fall kann der Tragwafer nach Abschluss des in 8A bis 8H oder 12A bis 12J gezeigten Prozesses typischerweise gereinigt und wiederverwendet werden, sodass der zeitraubende Prozess des Ausbildens der Kavitäten nicht wiederholt zu werden braucht.
  • Nach Vornehmen der vorstehend beschrieben Vorbereitungen wird der Wafer 134 typischerweise durch Schleifen und Polieren mit Unterstützung durch den Tragwafer 130 gedünnt. Dann kann eine Schutzschicht 144, wie beispielsweise SiO2 und/oder Si3N4, auf der äußeren Oberfläche des Wafers 134 abgeschieden und optional strukturiert werden, um ein Muster von Merkmalen 146 der Vorrichtung in den Wafer 134 zu ätzen, wie in 8C gezeigt. (In diesem Beispiel ist der Einfachheit halber nur ein einziges Merkmal gezeigt. Allgemeiner kann sich der Begriff „Merkmal” auf jede Modifikation der Form des Wafers beziehen, die in das Erzeugen der sich ergebenden Vorrichtung eingeht, einschließlich eines einfachen Dünnens des Wafers.) Nach dem Ätzen dieses Musters wird die äußere Oberfläche des Wafers 134 auf eine Tragstruktur 148 montiert, wie in 8D gezeigt. Bei der Tragstruktur 148 kann es sich in diesem Fall um einen Tragwafer handeln, der den Rest des Prozesses hindurch an Ort und Stelle bleibt, bis die Vorrichtung vereinzelt wird, und der unter dem Vorrichtungsbereich des Wafers 134 eine Kavität 150 besitzt.
  • Der Rest 142 des Wafers 130 und die Schicht 136 werden dann vom Wafer 134 entfernt, indem durch die Kavitäten 140 ein Ätzmittel auf die dielektrische Schicht 136 aufgebracht wird. Ein HF-basiertes Ätzmittel ist zum Beispiel effektiv beim Zersetzen und Trennen von SiO2 von Silizium und kann für diesen Zweck verwendet werden. Nachdem die SiO2 Schicht zersetzt wurde, wird der Rest 142 des Wafers 130 einfach vom Wafer 134 weggezogen, der durch die Tragstruktur 148 gestützt bleibt, wie in 8E gezeigt.
  • In diesem Stadium ist die innere Oberfläche des Wafers 134 freigelegt, und eine reflektierende Schicht 152, wie beispielsweise Gold oder ein anderes Metall, kann auf der freiliegenden inneren Oberfläche abgeschieden werden, wie in 8F gezeigt. Dann wird die Oberfläche mit einer Fotoresistschicht 154 beschichtet, und das Fotoresist wird strukturiert, um die Durchgangsmerkmale der Vorrichtung zu definieren. Die Durchgangsmerkmale weisen in diesem Beispiel sowohl Freigabeöffnungen 156 als auch Vereinzelungsöffnungen 158 auf, die durch den Vorrichtungswafer 134 in die Kavität 150 geätzt werden, wie in 8G gezeigt. In diesem Ätzschritt kann zum Beispiel RIE und/oder DRIE verwendet werden.
  • Die Vereinzelungsöffnungen 158 umgeben typischerweise das geätzte Muster von Merkmalen 146 und die Öffnungen 156, wie in 8H veranschaulicht. Die Vereinzelungsöffnungen können Zungen enthalten (in dieser Figur nicht zu sehen), die durchbrochen werden können, um eine Vorrichtung 160 von der Tragstruktur 148 zu lösen. Der Teil des Wafers 134, der nicht Teil der endgültigen Vorrichtung ist, wird verwendet um „Anker” bereitzustellen, um die Vorrichtung zu halten, bis die Zungen durchbrochen werden und die Vorrichtung vereinzelt ist. Dieser verbleibende Teil des Wafers bleibt typischerweise an der Tragstruktur befestigt, kann danach jedoch gereinigt werden, wenn die Tragstruktur wiederverwendet werden soll. Die Vorrichtung 160 weist in diesem Beispiel einen Mikrospiegel 162 auf, der durch eine reflektierende Schicht 152 beschichtet und durch Drehbefestigungen (wie in 1 gezeigt) befestigt ist, die sich über die Öffnungen 156 zu einer Basis 164 erstrecken.
  • 12A bis 12J sind schematische Querschnittsdarstellungen, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer weiteren alternativen Ausführungsform der vorliegenden Erfindung zeigen. Diese Ausführungsform gleicht im Prinzip der Ausführungsform von 8A bis 8H, verwendet jedoch einen Tragwafer 250, in den Kavitäten 254 nur einen Teil der Strecke durch den Wafer geätzt sind, wie in 12A gezeigt. Des Weiteren verwendet der Prozess von 12A bis 12J keine zusätzliche Tragstruktur und besitzt eine andere Vereinzelungsvorgehensweise als die in der vorhergehenden Ausführungsform verwendete. Die Kavitäten 254 werden typischerweise geätzt, indem eine dielektrische Schicht 252 auf einer Oberfläche des Wafers 250 abgeschieden und strukturiert wird und anschließend unter Verwendung von zum Beispiel DRIE oder Nassätzen durch die Öffnungen der dielektrischen Schicht in den Wafer geätzt wird.
  • Eine Schutzschicht 258, wie beispielsweise SiO2 und/oder Si3N4 oder eine Fotoresistschicht wird, falls das nachfolgende Ätzen durch DRIE durchgeführt werden soll, auf der Oberfläche eines Vorrichtungswafers 256 abgeschieden und dann strukturiert, um ein Muster von Merkmalen 260 der Vorrichtung in den Wafer 256 zu ätzen, wie in 12B gezeigt (In diesem Beispiel ist der Einfachheit halber wiederum nur ein einziges Merkmal gezeigt.) Nach dem Ätzen dieses Musters wird eine Oxidschicht 262 über der Oberfläche des Wafers 256 abgeschieden, wie in 12C gezeigt. Diese Oberfläche des Wafers 256 wird dann an die Oberfläche des Wafers 250, durch die sich die Kavitäten 254 öffnen, gebondet, wobei die Oxidschicht 262 zwischen den zwei Waferoberflächen eingefügt ist, wie in 12D gezeigt.
  • In dieser gebondeten Konfiguration wird die äußere Seite des Wafers 256 typischerweise durch Polieren und Schleifen gedünnt, wie in 12E gezeigt. Auf diese Weise wird die Dicke des Wafers 256 auf die Zieldicke der Vorrichtung gedünnt. Eine reflektierende Schicht 264, wie beispielsweise Gold oder ein anderes Metall, kann in diesem Stadium auf die äußere Oberfläche des Wafers 256 abgeschieden werden, wie in 12F gezeigt.
  • Nun wird eine Schicht von Fotoresist 266 über der äußeren Oberfläche des Wafers 256 abgeschieden, wie in 12G gezeigt. (Das Fotoresist kann auch die reflektierende Schicht 264 bedecken.) Das Fotoresist wird dann durch Fotolithografie strukturiert und der Wafer wird geätzt, um Durchgangsmerkmale zu erzeugen, die durch den Wafer 256 verlaufen, was sowohl Freigabeöffnungen 268 als auch Vereinzelungsöffnungen 270 einschließt, wie in 12H gezeigt. Diese Öffnungen werden die ganze Strecke durch den Wafer 256 bis zur Oxidschicht 262 geätzt. In diesem Ätzschritt kann zum Beispiel RIE und/oder DRIE verwendet werden.
  • Nachdem das Ätzen abgeschlossen ist, werden die Reste der Fotoresistschicht 266 entweder durch einen Trockenprozess (wie beispielsweise Plasmaätzen) oder einen Nassprozess (zum Beispiel unter Verwendung von Aceton, „Piranha” oder einer Chemikalie zum gezielten Entfernen von Resist) entfernt. Die SiO2-Schicht 262 wird z. B. durch HF-Dämpfe oder einen Nassprozess weggeätzt, wie in 12I gezeigt. Dieser Ätzprozess wird jedoch gesteuert, so dass Teile der Schicht 252 (und/oder der Oxidschicht 262) im äußeren Bereich des Vorrichtungschips verbleiben. Folglich bleibt ein Teil des Wafers 256, der die Vorrichtung umgibt (jedoch von ihr durch die Öffnungen 270 getrennt ist) an den Tragwafer 250 gebondet.
  • Eine Vorrichtung 276 kann dann vereinzelt werden, indem zum Beispiel Zungen (in 13 gezeigt) durchbrochen werden, die sich über die Öffnungen 270 erstrecken, um die Vorrichtung vom Rest des Wafers 256 zu separieren, wie in 12J gezeigt. Die Vorrichtung 276 umfasst in diesem Beispiel einen Mikrospiegel 272, der durch eine reflektierende Schicht 264 beschichtet und durch Drehbefestigungen (wie in 1 gezeigt) befestigt ist, die sich über die Öffnungen 268 zu einer Basis 274 erstrecken.
  • 13 ist eine schematische Schnittdarstellung, die ein Stadium in der Produktion einer mikromechanischen Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Diese Figur entspricht im Hinblick auf Prozessschritte dem in 12I gezeigten Stadium. Sie veranschaulicht, wie der fotolithografische Prozess, der im Stadium von 12H angewandt wird, um Vereinzelungsöffnungen auszubilden, Zungen 288 zurücklassen kann, die sich über die Vereinzelungsöffnungen zwischen einer Vorrichtung 286 und einem verbleibenden Abschnitt 284 des Vorrichtungswafers erstrecken. Der Abschnitt 284 kann zum Beispiel den Ausbrechstücken 46 (2) und/oder dem Bereich des Vorrichtungswafers an den Rändern des Chips entsprechen, der jede Vorrichtung umgibt. Die Zungen 288 werden durchbrochen, um die Vorrichtung vom verbleibenden Abschnitt des Wafers zu separieren.
  • In diesem Beispiel definieren die Kavitäten 254 im Tragwafer 250 Vorsprünge 280 und 282, die sich zwischen den Kavitäten erstrecken und in Kontakt mit dem Vorrichtungswafer stehen, wobei die Vorsprünge 280 und 282 von unterschiedlicher Größe sind. Die Merkmale der Vorrichtung 286 werden in dem Bereich des Wafers 284 ausgebildet, der in Kontakt mit den Vorsprüngen 280 steht, und die Vereinzelungsöffnungen 270 (12I) werden um diesen Bereich durch den Wafer 284 geätzt. Da die Vorsprünge 280 größer sind als die Vorsprünge 282, entfernt das auf den Schritt von 12H folgend aufgebrachte Ätzmittel die dielektrische Schicht 252 schneller von den Vorsprüngen 282 als von den Vorsprüngen 280.
  • Der Ätzprozess wird gestoppt, wenn die Schicht 252 ausreichend entfernt wurde, um die Vorrichtung 286 vom Vorsprung 282 zu befreien, wobei ausreichend dielektrisches Material zurückgelassen wird, damit die Vorsprünge 280 an den Abschnitt 284 des Vorrichtungswafers gebondet bleiben, wie in 13 gezeigt. Die schmalen Zungen 288, welche die Vorrichtung 286 über die Vereinzelungsöffnungen 270 hinweg mit dem verbleibenden Abschnitt 284 verbinden, können durchbrochen werden, indem zum Beispiel eine leichte nach unten gerichtete Kraft auf den Rand des Abschnitts 284 neben der Zunge ausgeübt wird. Die Vorrichtung 186 wird dann vom verbleibenden Abschnitt des Wafers entlang der Vereinzelungsöffnungen separiert, während der verbleibende Abschnitt des Wafers an die Vorsprünge 280 gebondet bleibt.
  • Vorrichtungsproduktion unter Verwendung eines Einzelnen Wafers ohne Tragelement
  • 9A bis 9J sind schematische Schnittdarstellungen, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß einer weiteren alternativen Ausführungsform der vorliegenden Erfindung zeigen. In dieser Ausführungsform werden dielektrische Schichten auf mindestens einer Seite eines Si-Wafers 170, und typischerweise auf beiden Seiten, abgeschieden, wie in 9A gezeigt. Typischerweise liegt die Startdicke des Wafers 170 in diesem Stadium vor dem Abscheiden der dielektrischen Schichten im Bereich von 200 bis 500 μm (abhängig von der Wafergröße, den Fähigkeiten der Ausrüstung und des Stabilitätsanforderungen des bearbeiteten Wafers). Im vorliegenden Beispiel werden die dielektrischen Schichten aus SiO2- und Si3N4-Teilschichten erzeugt. Zuerst werden SiO2-Teilschichten 172 und 174 auf beiden Seiten des Wafers 170 abgeschieden, und dann werden Si3N4-Teilschichten 176 und 178 über dem SiO2 aufgebracht.
  • In dieser Ausführungsform werden die Teilschichten 174 und 178 vor dem Dünnen des Wafers vom größten Teil des Wafers 170 entfernt, während die Teilschichten 172 und 176 erst vom Wafer entfernt werden, wenn das Dünnen abgeschlossen ist. Die Teilschichten 172 und 176 werden verwendet, um die zweite Seite des Wafers zu schützen, während die erste Seite nassgeätzt wird. Alternativ dazu kann nur eine dieser Teilschichten, wie beispielsweise die Si3N4-Teilschicht 176, für diesen Zweck ausreichend sein. Als weitere Alternative kann die zweite Seite des Wafers während des Nassätzens der ersten Seite durch ein mechanisches Mittel (wie beispielsweise eine Vakuumspannvorrichtung) geschützt werden.
  • Um sowohl das Ätzen von Vorrichtungsmerkmalen als auch das Dünnen des Wafers 170 zu ermöglichen, bleiben die Teilschichten 174 und 178 um den Umfang der zu produzierenden Vorrichtung herum an Ort und Stelle, um das Dünnen des Umfangsbereichs während des Nassätzprozesses zu verhindern. Zu diesem Zweck werden die Teilschichten 174 und 178 von einem Bereich 180 des Wafers 170 weggeätzt, der das Muster enthalten soll, um die Siliziumoberfläche in dem Bereich freizulegen, wie in 9B gezeigt, während die Teilschichten 174 und 178 um den Umfang des Vorrichtungsbereiches herum an Ort und Stelle bleiben. Die Teilschicht 178 (Si3N4) kann durch RIE geätzt werden gefolgt von Ätzen der Schicht 174 (SiO2) durch gepuffertes Oxidätzen (buffered oxide etching (BOE)), wie es im Stand der Technik bekannt ist, oder durch einen anderen geeigneten HF-basierten Ätzprozess.
  • Alternativ dazu ist es in dieser und anderen Ausführungsformen möglich, nur die Si3N4-Schicht 174 ohne eine Oxidschicht aufzubringen und die Schicht 174 unter Verwendung von RIE selektiv zu ätzen. In diesem Fall sollte darauf geachtet werden, das RIE rechtzeitig zu stoppen, um eine Aufrauung der darunterliegenden Si-Oberfläche zu vermeiden.
  • Eine weitere dielektrische Schicht, die eine SiO2-Teilschicht 182 und eine Si3N4-Teilschicht 184 umfasst, wird dann über dem freiliegenden Silizium und über den verbleibenden Teilschichten 174 und 178 am Umfang der Vorrichtung abgeschieden, wie in 9C gezeigt. Unter Verwendung eines fotoresiststrukturierten Trockenätzprozesses, wie beispielsweise RIE (für die Si3N4-Schicht) gefolgt von BOE (für die SiO2-Schicht), wird ein Muster von Merkmalen 186, 188 der Zielvorrichtung durch die Teilschichten 184 und 182 in einen Bereich 180 des Wafers 170 geätzt, der zuvor freigelegt wurde. Diesem Schritt folgt ein Nassätzprozess (zum Beispiel unter Verwendung eines KOH-Bades), um die Merkmale zu erzeugen, wie in 9D veranschaulicht.
  • Nach dem Ätzen des Musters werden die Teilschichten 184 und 182 unter Verwendung geeigneter Nitrid- und Oxid-Abtragungsprozesse von der gesamten Waferfläche abgetragen. Nitrid kann zum Beispiel durch einen Nassprozess von heißer Phosphorsäure abgetragen werden, während Oxid durch BOB abgetragen werden kann. Um die Oberfläche der geätzten Merkmale 186, 188 während des Abtragens von Nitrid und Oxid zu schützen, kann ein thermischer Oxidprozess auf den Wafer angewandt werden (nicht gezeigt), wobei das Oxid nur auf der Oberfläche der Merkmale 186, 188 wachsen wird, da der Rest des Wafers von Nitrid bedeckt ist.
  • Dann wird ein zweiter Nassätzprozess, zum Beispiel unter Verwendung eines KOH-Bades angewandt, um den Wafer 170 auf eine vordefinierte Zieldicke zu dünnen, typischerweise in der Größenordnung von 30 bis 150 μm, wie in 9E gezeigt. Durch diesen Schritt wird das Silizium von der freiliegenden Seite des Wafers entfernt, während eine geneigte Tragkante 190 um den Vorrichtungsbereich zurückgelassen wird. (Wie zuvor festgehalten, ist die Neigung ein inhärentes Ergebnis des Nassätzprozesses in kristallinem Silizium.) Aufgrund der kristallebenenspezifischen Eigenschaften des Nassätzprozesses wird jedoch das geätzte Muster von Merkmalen 186, 188 beibehalten, während der Wafer gedünnt wird. Falls notwendig, können die Merkmale 186, 188 geschützt werden, um ihre Formen beim Ätzen der Kavität zu bewahren. Diese Sorte von Schutz kann zum Beispiel unter Verwendung der Technik ausgeführt werden, die von P. Pal et al. in „A novel process for perfect convex corner realization in bulk micromachining”, J. Micromech. Microeng. 14 (2004), Seiten 1416 bis 1420, beschrieben wird, das durch Bezugnahme hierin aufgenommen wird.
  • Nachdem der Wafer 170 strukturiert und gedünnt wurde, werden die verbleibenden Teilschichten 172, 176, 174 und 178 durch geeignete Abtragungsprozesse vom Wafer entfernt. Eine reflektierende Schicht 194 kann auf der unstrukturierten Seite des Wafers 170 abgeschieden werden, die nun freiliegend ist, wie in 9F gezeigt.
  • Um die Vorrichtung freizugeben, wird eine Fotoresistschicht 196 über der unstrukturierten Oberfläche des Wafers 170 abgeschieden, wie in 9G gezeigt. Dann wird ein fotolithografischer Prozess auf das Fotoresist angewandt, um die Orte der Durchgangsmerkmale zu definieren und das Fotoresist von diesen Orten zu entfernen. Dann wird ein Trockenätzprozess, wie beispielsweise RIE und/oder DRIE angewandt, um die Durchgangsmerkmale zu ätzen, welche (in diesem Beispiel) Drehbefestigungsöffnungen 198 und Freigabeöffnungen 200 einschließen, wie in 9H gezeigt. Diese Öffnungen erstrecken sich durch den gedünnten Wafer 170 um das Muster von Merkmalen 186, 188 herum, das zuvor in die andere Seite des Wafers geätzt wurde.
  • Die Fotoresistschicht 196 wird nun entfernt, wie in 9I gezeigt. Eine Vorrichtung 206 kann dann vom verbleibenden Abschnitt des Wafers 170 (d. h. von der Tragkante 190) entlang der Vereinzelungsöffnungen 200 separiert werden, wie in 9J gezeigt. Typischerweise werden während dieses Ätzschritts, wie in 13 gezeigt, Zungen über den Öffnungen 200 zurückgelassen, und diese Zungen werden durchbrochen, um die Vorrichtung zu vereinzeln, wie vorstehend erklärt. Wie in der vorhergehenden Ausführungsform weist die Vorrichtung 206 in diesem Beispiel einen Mikrospiegel 202 auf, der durch eine reflektierende Schicht 194 beschichtet und durch Drehbefestigungen befestigt ist, die sich über die Öffnungen 198 zu einer Basis 204 erstrecken.
  • 10A bis 10E sind schematische Schnittdarstellungen, die aufeinander folgende Stadien in der Produktion einer mikromechanischen Vorrichtung gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung zeigen. Diese Ausführungsform gleicht der Ausführungsform von 9A bis 9J mit der Ausnahme, dass in der vorliegenden Ausführungsform beim Dünnungsschritt das Silizium durch den Nassätzprozess gleichzeitig von beiden Seiten des Wafers 170 entfernt wird. Dieser Ansatz kann beim Produzieren von MEMS-Vorrichtungen mit einem ausbalancierten Massenschwerpunkt vorteilhaft sein.
  • Wie in 10A gezeigt, werden die zwei Seiten des Wafers 170 durch das aufeinander folgende Abscheiden der SiO2-Teilschichten 172, 174 und der Si3N4-Teilschichten 176, 178 mit dielektrischen Schichten beschichtet. In diesem Fall werden jedoch die Teilschichten 172 und 176 von einem Bereich 210 des Wafers 170 weg geätzt, während die Teilschichten 174 und 178 von einem Bereich 212 des Wafers weg geätzt werden, wodurch die Siliziumoberfläche auf beiden Seiten des Wafers freigelegt wird, wie in 10B gezeigt. RIE und gepuffertes Oxidätzen (BOE) können verwendet werden, um dieses Ergebnis zu erzielen. Eine Seite des Wafers 170 (die untere Seite in diesen Figuren) wird dann erneut mit einer zusätzliches SiO2-Teilschicht 220 und einer Si3N4-Teilschicht 218 beschichtet, wie in 10C gezeigt. Wie zuvor festgehalten, können Si3N4-Schichten alleine ohne die darunter liegenden SiO2-Schichten verwendet werden, solange ausreichend sorgfältig vorgegangen wird, um die Siliziumoberfläche zu bewahren, wenn das Si3N4 weggeätzt wird.
  • Unter Verwendung eines Trockenätzprozesses, wie beispielsweise RIE (für die Schicht 218) gefolgt von BOB (für die Schicht 220) wird ein Muster von Merkmalen 186, 188 der Zielvorrichtung durch die Teilschichten 218 und 220 in den Bereich 212 des Wafers 170 geätzt, der zuvor freigelegt wurde, wie in 10D gezeigt. Nach dem Ätzen des Musters werden die Teilschichten 218 und 220 wiederum unter Verwendung von RIE für die Si3N4-Schichten gefolgt von BOB für die SiO2-Schichten von den Bereichen 210 und 212 entfernt. Dann wird ein Nassätzprozess, zum Beispiel unter Verwendung eines KOH-Bades, angewandt, um den Wafer 170 von beiden Seiten gleichmäßig auf eine vordefinierte Zieldicke zu dünnen, typischerweise in der Größenordnung von 30 bis 150 μm, wie in 10E gezeigt. Dann wird mit den verbleibenden Prozessschritten wie in der vorhergehenden Ausführungsform fortgefahren.
  • Herstellungssystem
  • 11 zeigt ein Blockdiagramm, das schematisch ein System 230 zum Produzieren von MEMS-Vorrichtungen 246 gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Das System nimmt Halbleiterwafer 232 als Eingangsmaterial an und gibt Vorrichtungen 246 als vereinzelte Siliziumchips aus. Diese Chips können dann zusammen mit zum Beispiel elektronischen, magnetischen und optischen Komponenten zu Fertigprodukten zusammengebaut werden.
  • Bei den Elementen des Systems 230 handelt es sich allgemein um Herstellungsausrüstungs-Standardelemente, die angepasst und eingerichtet sind, um die vorstehend beschriebenen Verfahren auszuführen. Eine oder mehrere Abscheidungsstationen 234 scheiden bedarfsgemäß Schichten von Metall, dielektrischen Materialien und Fotoresist auf dem Wafer 232 ab. Eine Bondingstation 235 kann verwendet werden, um Vorrichtungswafer an Tragwafer oder andere Tragsubstrate zu bonden (und kann zudem als Debondingstation verwendet werden, obwohl Funktionen des Debondens alternativ dazu in einer anderen Station durchgeführt werden können). Eine Fotolithografiestation 236 wird verwendet, um Muster in Schichten auf der Waferoberfläche aufzubringen, worauf folgend die Muster in den Wafer geätzt werden und eventuell Teile des Wafers gedünnt werden können. Wie vorstehend erklärt, können manche Ätzschritte durch eine oder mehrere Trockenätzstationen 238 durchgeführt werden, während andere durch eine Nassätzstation 240 ausgeführt werden. Alternativ dazu oder zusätzlich können Schleif- und/oder Poliermaschinen 242 verwendet werden, um den Wafer zu dünnen.
  • Nach Abschluss der vorstehend dargelegten Herstellungsvorgänge auf Waferebene werden die Vorrichtungen 246 vom verbleibenden Teil das Wafers 232 und voneinander durch eine Vereinzelungsstation 244 separiert. Diese Station kann jeden Chip greifen und vom Wafer und seiner Tragstruktur wegheben. Die Vorrichtungen separieren sich entlang Vereinzelungsöffnungen wie vorstehend erklärt, möglicherweise durch Durchbrechen dünner Zungen, die sich bis zu diesem Schritt über die Öffnungen erstrecken.
  • Obwohl die vorstehenden Ausführungsformen zum Zwecke der Klarheit und Einfachheit unter Bezugnahme auf die Produktion bestimmter Typen von MEMS-basierten Abtastspiegeln beschrieben wurden, wie zuvor festgehalten, sind die Grundgedanken der vorliegenden Erfindung entsprechend auch auf andere Typen mikromechanischer Vorrichtungen anwendbar. Es wird daher ersichtlich sein, dass die vorstehend beschriebenen Ausführungsformen in beispielhafter Weise dargelegt sind und dass die vorliegende Erfindung nicht auf das beschränkt ist, was hierin vorstehend im Besonderen gezeigt und beschrieben wurde. Vielmehr schließt der Umfang der vorliegenden Erfindung sowohl Kombinationen als auch Teilkombinationen der vielfältigen hierin vorstehend beschriebenen Merkmale sowie Variationen und Modifikationen davon ein, die dem Fachmann beim Lesen der vorhergehenden Beschreibung in den Sinn kommen und die nicht im Stand der Technik offenbart sind.

Claims (47)

  1. Verfahren zur Herstellung einer Vorrichtung aus einem Wafer aus Halbleitermaterial, der eine erste und eine zweite Seite besitzt, wobei das Verfahren umfasst: lokales Dünnen des Wafers in einem Bereich der Vorrichtung auf eine vordefinierte Dicke durch Entfernen des Halbleitermaterials von mindestens der ersten Seite des Wafers unter Verwendung eines Nassätzprozesses; und Durchätzen des gedünnten Wafers im Bereich der Vorrichtung, um einen beweglichen Teil der Vorrichtung freizugeben.
  2. Verfahren nach Anspruch 1, das das Ätzen eines Musters von Merkmalen der Vorrichtung in das Halbleitermaterial auf der ersten Seite des Wafers unter Verwendung eines Trockenätzprozesses umfasst.
  3. Verfahren nach Anspruch 2, wobei das Muster geätzt wird, bevor der Wafer lokal gedünnt wird.
  4. Verfahren nach Anspruch 3, wobei das Ätzen des Musters umfasst: Abscheiden einer dielektrischen Schicht auf mindestens der ersten Seite des Wafers; Ätzen des Musters von Merkmalen der Vorrichtung durch die dielektrische Schicht in das Halbleitermaterial; und nach dem Ätzen des Musters, Entfernen der dielektrischen Schicht von mindestens dem Bereich der Vorrichtung.
  5. Verfahren nach Anspruch 4, wobei das Abscheiden der dielektrischen Schicht das Abscheiden von jeweils einer ersten und einer zweiten dielektrischen Schicht auf der ersten und der zweiten Seite des Wafers umfasst, wobei die erste dielektrische Schicht vor dem Dünnen des Wafers vom Wafer entfernt wird und die zweite dielektrische Schicht erst nach dem Dünnen des Wafers vom Wafer entfernt wird.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Entfernen der dielektrischen Schicht das Belassen der dielektrischen Schicht an Ort und Stelle um einen Umfang der Vorrichtung herum umfasst, um das Dünnen des Umfangsbereichs während des Nassätzprozesses zu verhindern.
  7. Verfahren nach Anspruch 6, wobei das Abscheiden der dielektrischen Schicht umfasst: Abscheiden einer ersten dielektrischen Schicht über der ersten Seite des Wafers; Wegätzen der ersten dielektrischen Schicht von dem Bereich des Wafers, der das Muster enthalten soll, um das Halbleitermaterial in dem Bereich freizulegen, während die erste dielektrische Schicht um den Umfang der Vorrichtung herum an Ort und Stelle bleibt; und Abscheiden einer zweiten dielektrischen Schicht über dem freigelegten Halbleitermaterial und über dem verbleibenden ersten dielektrischen Material, wobei das Muster durch die zweite dielektrische Schicht in das Halbleitermaterial geätzt wird.
  8. Verfahren nach einem der Ansprüche 4 bis 7, wobei es sich bei dem Halbleitermaterial um Silizium handelt, und wobei die dielektrische Schicht eine erste Teilschicht aus Siliziumdioxid und eine zweite Teilschicht aus Siliziumnitrid neben der ersten Teilschicht umfasst.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Dünnen des Wafers das Entfernen des Halbleitermaterials von sowohl der ersten als auch der zweiten Seite des Wafers unter Verwendung eines Nassätzprozesses umfasst.
  10. Verfahren nach einem der Ansprüche 1 bis 9, das das Abscheiden einer reflektierenden Schicht auf der zweiten Seite des Wafers nach dem Dünnen des Wafers umfasst, wobei die Vorrichtung eingerichtet ist, als ein Abtastspiegel zu dienen.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Durchätzen des gedünnten Wafers das Abscheiden eines Fotoresists auf der zweiten Seite des Wafers und das Anwenden eines fotolithografischen Prozesses umfasst, um den gedünnten Wafer durchlaufende Öffnungen zu definieren und zu ätzen.
  12. Verfahren nach Anspruch 11, wobei die Öffnungen Freigabeöffnungen umfassen, wodurch der bewegliche Teil der Vorrichtung entlang der Freigabeöffnungen von einem verbleibenden Abschnitt der Vorrichtung separiert wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei die Öffnungen Vereinzelungsöffnungen um einen Bereich der Vorrichtung umfassen, und wobei das Verfahren das Separieren der Vorrichtung von einem verbleibenden Abschnitt des Wafers entlang der Vereinzelungsöffnungen umfasst.
  14. Verfahren nach Anspruch 13, wobei das Anwenden des fotolithografischen Prozesses das Ätzen der Vereinzelungsöffnungen umfasst, um Zungen zurückzulassen, die sich über die Vereinzelungsöffnungen zwischen der Vorrichtung und dem verbleibenden Abschnitt des Wafers erstrecken, und wobei das Separieren der Vorrichtung das Durchbrechen der Zungen umfasst.
  15. Verfahren zum Herstellen einer Vorrichtung, umfassend: Bereitstellen eines ersten und eines zweiten Wafers aus Halbleitermaterial, wobei beide Wafer jeweils eine erste und eine zweite Seite besitzen, wobei der erste Wafer mehrere Kavitäten besitzt, die sich durch dessen erste Seite öffnen; Ausbilden einer dielektrischen Schicht auf der ersten Seite des ersten und/oder des zweiten Wafers; Zusammenfügen des ersten und des zweiten Wafers, indem die erste Seite des ersten Wafers entlang der dielektrischen Schicht an die erste Seite des zweiten Wafers gebondet wird; während der erste und der zweite Wafer zusammengefügt werden, Bearbeiten des zweiten Wafers, um Merkmale der Vorrichtung auszubilden; und nach dem Bearbeiten des zweiten Wafers Entfernen des ersten Wafers und der dielektrischen Schicht vom zweiten Wafer, indem ein Ätzmittel durch die Kavitäten auf die dielektrische Schicht aufgetragen wird.
  16. Verfahren nach Anspruch 15, wobei das Bearbeiten des zweiten Wafers das Dünnen des zweiten Wafers umfasst.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Bearbeiten des zweiten Wafers das Ätzen eines Musters der Merkmale der Vorrichtung in den zweiten Wafer umfasst.
  18. Verfahren nach einem der Ansprüche 15 bis 17, das das Wiederverwenden des ersten Wafers nach Entfernen des ersten Wafers durch Zusammenfügen des ersten Wafers mit einem oder mehreren weiteren Wafern zur Bearbeitung der weiteren Wafer umfasst.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei die Kavitäten im ersten Wafer erste und zweite Vorsprünge zwischen den Kavitäten auf der ersten Seite des ersten Wafers definieren, wobei die Vorsprünge jeweils eine andere erste und zweite Größe besitzen, und wobei die erste und die zweite Größe so gewählt werden, dass das Auftragen des Ätzmittels die dielektrische Schicht von den ersten Vorsprüngen entfernt, während die zweiten Vorsprünge an den zweiten Wafer gebondet bleiben.
  20. Verfahren nach Anspruch 19, wobei das Bearbeiten des zweiten Wafers das Ausbilden der Merkmale der Vorrichtung in einem Bereich des zweiten Wafers, der mit den ersten Vorsprüngen in Kontakt steht, und das Ätzen von Vereinzelungsöffnungen durch den zweiten Wafer um den Bereich umfasst, und wobei das Verfahren das Separieren der Vorrichtung von einem verbleibenden Abschnitt des Wafers entlang der Vereinzelungsöffnungen umfasst, während der verbleibende Abschnitt des Wafers an die zweiten Vorsprünge gebondet bleibt.
  21. Verfahren nach Anspruch 20, wobei das Ätzen der Vereinzelungsöffnungen nach dem Ätzen das Zurücklassen von Zungen umfasst, die sich über die Vereinzelungsöffnungen zwischen der Vorrichtung und dem verbleibenden Abschnitt des Wafers erstrecken, und wobei das Separieren der Vorrichtung das Durchbrechen der Zungen umfasst.
  22. Verfahren nach einem der Ansprüche 15 bis 21, wobei das Bereitstellen des ersten Wafers das Strukturieren und Ätzen der Kavitäten von der ersten Seite des ersten Wafers aus in den ersten Wafer umfasst.
  23. Verfahren nach einem der Ansprüche 15 bis 22, wobei das Halbleitermaterial Silizium umfasst und das dielektrische Material Siliziumdioxid umfasst, und wobei das Ätzmittel Flusssäure umfasst.
  24. Verfahren nach einem der Ansprüche 15 bis 23, das nach dem Ätzen des Musters, jedoch vor dem Entfernen des ersten Wafers und der dielektrischen Schicht, das Montieren der zweiten Seite des zweiten Wafers auf eine Tragstruktur umfasst, wobei der zweite Wafer nach dem Entfernen des ersten Wafers und der dielektrischen Schicht durch die Tragstruktur gestützt wird.
  25. Verfahren nach Anspruch 24, das nach dem Montieren der zweiten Seite des zweiten Wafers auf die Tragstruktur das Durchätzen des zweiten Wafers um die Merkmale herum umfasst, um die Vorrichtung von der Tragstruktur loszulösen.
  26. Verfahren nach einem der Ansprüche 15 bis 25, das nach dem Entfernen des ersten Wafers und der dielektrischen Schicht das Abscheiden einer reflektierenden Schicht auf der ersten Seite des zweiten Wafers umfasst, wobei die Vorrichtung eingerichtet ist, als ein Abtastspiegel zu dienen.
  27. Verfahren zum Herstellen einer Vorrichtung, umfassend: Bonden einer ersten Seite eines Wafers von Halbleitermaterial, der eine erste und eine zweite Seite besitzt, an ein Tragsubstrat unter Verwendung eines Haftmittels; und während der Wafer an das Tragsubstrat gebondet ist, Ätzen von Freigabeöffnungen durch den Wafer bis zum Tragsubstrat um einen Bereich der Vorrichtung; wobei das Haftmittel nach dem Ätzen der Freigabeöffnungen debondbar ist, um einen beweglichen Teil der Vorrichtung freizugeben.
  28. Verfahren nach Anspruch 27, das das Ätzen eines Musters von Merkmalen der Vorrichtung in die zweite Seite des Wafers umfasst, während der Wafer an das Tragsubstrat gebondet ist.
  29. Verfahren nach einem der Ansprüche 27 oder 28, das das Ätzen von Vereinzelungsöffnungen durch den Wafer um die Freigabeöffnungen herum, während der Wafer an das Tragsubstrat gebondet ist, und das Separieren der Vorrichtung von einem verbleibenden Abschnitt des Wafers entlang der Vereinzelungsöffnungen umfasst, während der verbleibende Abschnitt des Wafers an das Tragsubstrat gebondet bleibt.
  30. Verfahren nach einem der Ansprüche 27 bis 29, das das Dünnen des Wafers umfasst, während der Wafer an das Tragsubstrat gebondet ist.
  31. Verfahren nach einem der Ansprüche 27 bis 30, wobei das Tragsubstrat für optische Strahlung transparent ist, und wobei das Verfahren das Debonden des Haftmittels durch Bestrahlen des Haftmittels mit der optischen Strahlung durch das Tragsubstrat umfasst.
  32. Verfahren nach Anspruch 31, wobei das Bestrahlen des Haftmittels das Aufbringen ultravioletter Strahlung auf das Haftmittel umfasst.
  33. Verfahren nach einem der Ansprüche 27 bis 30, das das Debonden des Haftmittels durch Erwärmen des Haftmittels durch das Tragsubstrat umfasst.
  34. Verfahren nach einem der Ansprüche 27 bis 33, das das Abscheiden einer reflektierenden Schicht auf der ersten Seite des Wafers vor dem Bonden der ersten Seite an das Tragsubstrat umfasst, wobei die Vorrichtung eingerichtet ist, als ein Abtastspiegel zu dienen.
  35. Verfahren zur Herstellung einer Vorrichtung unter Verwendung eines ersten Halbleiterwafers, der eine erste und eine zweite Seite besitzt, wobei das Verfahren umfasst: Bereitstellen eines zweiten Halbleiterwafers mit einer darin befindlichen Kavität; Bonden der ersten Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer, sodass die Kavität über einem Bereich der Vorrichtung im ersten Halbleiterwafer positioniert ist; während die erste Seite des Halbleiterwafers an den zweiten Halbleiterwafer gebondet ist, Dünnen der zweiten Seite des ersten Halbleiterwafers auf eine vordefinierte Dicke; und Ätzen von Freigabeöffnungen in den ersten Halbleiterwafer, sodass die Freigabeöffnungen nach dem Dünnen durch den ersten Halbleiterwafer verlaufen, um einen beweglichen Teil der Vorrichtung freizugeben; und Separieren der Vorrichtung vom zweiten Halbleiterwafer.
  36. Verfahren nach Anspruch 35, wobei das Separieren der Vorrichtung das Ätzen von Vereinzelungsöffnungen durch den ersten Halbleiterwafer um die Freigabeöffnungen herum, während die erste Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer gebondet ist, und das Separieren der Vorrichtung entlang der Vereinzelungsöffnungen von einem Rest des ersten Halbleiterwafers, der an den zweiten Halbleiterwafer gebondet bleibt, umfasst.
  37. Verfahren nach Anspruch 35 oder 36, wobei das Ätzen der Freigabeöffnungen das Ausbilden der Freigabeöffnungen in der ersten Seite des ersten Halbleiterwafers vor dem Bonden der ersten Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer umfasst.
  38. Verfahren nach Anspruch 37, wobei ein Muster der Vorrichtung bis zu einer ersten Tiefe geätzt wird, und wobei die Freigabeöffnungen bis zu einer zweiten Tiefe geätzt werden, die größer als die erste Tiefe, jedoch geringer als eine Dicke des ersten Halbleiterwafers vor dem Dünnen ist.
  39. Verfahren nach Anspruch 35 oder 36, wobei das Ätzen der Freigabeöffnungen das Ausbilden der Freigabeöffnungen durch die zweite Seite des ersten Halbleiterwafers nach dem Bonden der ersten Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer und dem Dünnen der zweiten Seite des ersten Halbleiterwafers umfasst.
  40. Verfahren nach einem der Ansprüche 35 bis 39, wobei die Kavität in einer nahen Seite des zweiten Halbleiterwafers bis zu einer solchen Tiefe ausgebildet wird, dass eine ferne Seite der Kavität gegenüber der nahen Seite geschlossen bleibt, wobei die erste Seite des ersten Halbleiterwafers dann an die nahe Seite des zweiten Halbleiterwafers gebondet wird.
  41. Verfahren nach einem der Ansprüche 35 bis 39, wobei das Bereitstellen des zweiten Halbleiterwafers das Anwenden eines Nassätzprozesses auf sowohl die nahe als auch die ferne Seite des zweiten Halbleiterwafers umfasst, um die Kavität auszubilden.
  42. Verfahren nach einem der Ansprüche 35 bis 41, das das Abscheiden einer reflektierenden Schicht auf der zweiten Seite des ersten Halbleiterwafers nach dem Dünnen umfasst, wobei die Vorrichtung eingerichtet ist, als ein Abtastspiegel zu dienen.
  43. Verfahren nach einem der Ansprüche 35 bis 42, das vor dem Bonden der ersten Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer das Ätzen eines Musters von Merkmalen der Vorrichtung in die erste Seite des ersten Halbleiterwafers umfasst.
  44. System zur Herstellung einer Vorrichtung aus einen Wafer aus Halbleitermaterial, der eine erste und eine zweite Seite besitzt, wobei das System umfasst: eine Dünnungsstation, die eingerichtet ist, den Wafer in einem Bereich der Vorrichtung lokal auf eine vordefinierte Dicke zu dünnen, indem das Halbleitermaterial von mindestens der ersten Seite des Wafers unter Verwendung eines Nassätzprozesses entfernt wird; und mindestens eine Ätzstation, die eingerichtet ist, den gedünnten Wafer im Bereich der Vorrichtung durchzuätzen, um einen beweglichen Teil der Vorrichtung freizugeben.
  45. System zum Herstellen einer Vorrichtung, umfassend: eine Abscheidungsstation, die eingerichtet ist, eine dielektrische Schicht auf der ersten Seite eines ersten Wafers und/oder eines zweiten Wafers aus Halbleitermaterial auszubilden, wobei beide Wafer jeweils eine erste und eine zweite Seite besitzen, wobei der erste Wafer mehrere Kavitäten besitzt, die sich durch dessen erste Seite öffnen; eine Bondingstation, die eingerichtet ist, den ersten und den zweiten Wafer zusammenzufügen, indem die erste Seite des ersten Wafers entlang der dielektrischen Schicht an die erste Seite des zweiten Wafers gebondet wird; mindestens eine erste Ätzstation, die eingerichtet ist, den zweiten Wafer zu bearbeiten, während der erste und der zweite Wafer zusammengefügt sind, um Merkmale der Vorrichtung auszubilden; und eine zweite Ätzstation, die eingerichtet ist, nach dem Ausbilden der Merkmale im zweiten Wafer den ersten Wafer und die dielektrische Schicht vom zweiten Wafer zu entfernen, indem ein Ätzmittel durch die Kavitäten auf die dielektrische Schicht aufgetragen wird.
  46. System zum Herstellen einer Vorrichtung, umfassend: eine Bondingstation, die eingerichtet ist, eine erste Seite eines Wafers aus Halbleitermaterial, der eine erste und eine zweite Seite besitzt, unter Verwendung eines Haftmittels an ein Tragsubstrat zu bonden; und mindestens eine Ätzstation, die eingerichtet ist, Freigabeöffnungen durch den Wafer auf das Tragsubstrat um einen Bereich der Vorrichtung herum zu ätzen, während der Wafer an das Tragsubstrat gebondet ist, wobei das Haftmittel nach dem Ätzen der Freigabeöffnungen debondet wird, um einen beweglichen Teil der Vorrichtung freizugeben.
  47. System zum Herstellen einer Vorrichtung, umfassend: eine Bondingstation, die eingerichtet ist, eine erste Seite eines ersten Halbleiterwafers so an einen zweiten Halbleiterwafer zu bonden, der eine Kavität darin besitzt, dass die Kavität über einem Bereich des ersten Halbleiterwafers positioniert ist, der das Muster enthält; eine Dünnungsstation, die eingerichtet ist, eine zweite Seite des ersten Halbleiterwafers auf eine vordefinierte Dicke zu dünnen, während die erste Seite des ersten Halbleiterwafers an den zweiten Halbleiterwafer gebondet ist; und mindestens eine Ätzstation, die eingerichtet ist, Freigabeöffnungen in den ersten Halbleiterwafer in einem Bereich der Vorrichtung im ersten Halbleiterwafer zu ätzen, sodass die Freigabeöffnungen nach dem Dünnen durch den ersten Halbleiterwafer verlaufen, um einen beweglichen Teil der Vorrichtung freizugeben.
DE112013005128.1T 2012-10-23 2013-10-22 Produktion mikromechanischer Vorrichtungen Ceased DE112013005128T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261717427P 2012-10-23 2012-10-23
US61/717,427 2012-10-23
PCT/IB2013/059531 WO2014064606A1 (en) 2012-10-23 2013-10-22 Production of micro-mechanical devices

Publications (1)

Publication Number Publication Date
DE112013005128T5 true DE112013005128T5 (de) 2015-08-13

Family

ID=50544102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013005128.1T Ceased DE112013005128T5 (de) 2012-10-23 2013-10-22 Produktion mikromechanischer Vorrichtungen

Country Status (6)

Country Link
US (1) US9482863B2 (de)
KR (1) KR20150063540A (de)
CN (1) CN105229511B (de)
DE (1) DE112013005128T5 (de)
TW (1) TWI618134B (de)
WO (1) WO2014064606A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140307A1 (en) 2012-03-22 2013-09-26 Primesense Ltd. Gimbaled scanning mirror array
US9715107B2 (en) 2012-03-22 2017-07-25 Apple Inc. Coupling schemes for gimbaled scanning mirror arrays
AU2013294616B2 (en) 2012-07-26 2016-04-28 Apple Inc. Dual-axis scanning mirror
WO2014091435A1 (en) 2012-12-13 2014-06-19 Primesense Ltd. Detecting failure of scanning mirror
US10349543B2 (en) * 2013-02-22 2019-07-09 Vibrant Composites Inc. Layered assemblies
US10710118B2 (en) 2014-02-11 2020-07-14 Vibrant Composites Inc. Complex mass trajectories for improved haptic effect
DE102013208223B4 (de) * 2013-05-06 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements
US9784838B1 (en) 2014-11-26 2017-10-10 Apple Inc. Compact scanner with gimbaled optics
US9835853B1 (en) 2014-11-26 2017-12-05 Apple Inc. MEMS scanner with mirrors of different sizes
US9798135B2 (en) 2015-02-16 2017-10-24 Apple Inc. Hybrid MEMS scanning module
DE102015006971A1 (de) 2015-04-09 2016-10-13 Siltectra Gmbh Verfahren zum verlustarmen Herstellen von Mehrkomponentenwafern
TWI629694B (zh) * 2015-06-25 2018-07-11 威華微機電股份有限公司 Mass production method of preform of magnetic core inductor
US9897801B2 (en) 2015-09-30 2018-02-20 Apple Inc. Multi-hinge mirror assembly
US9703096B2 (en) 2015-09-30 2017-07-11 Apple Inc. Asymmetric MEMS mirror assembly
US10131541B2 (en) * 2016-07-21 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS devices having tethering structures
US10488652B2 (en) 2016-09-21 2019-11-26 Apple Inc. Prism-based scanner
CN108594428B (zh) * 2018-04-16 2020-06-05 西安知微传感技术有限公司 Mems微振镜及基于soi顶层硅预制该mems微振镜的制作方法
US11604347B2 (en) 2019-08-18 2023-03-14 Apple Inc. Force-balanced micromirror with electromagnetic actuation
CN111453694B (zh) * 2020-03-06 2023-07-21 深迪半导体(绍兴)有限公司 Mems器件及其制造方法
DE102020204910A1 (de) 2020-04-17 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von wenigstens einer ersten und einer zweiten Mikrospiegelvorrichtung

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918068A (en) 1974-06-14 1975-11-04 Eastman Kodak Co Distortion correction apparatus for electro-optical reflectors which scan beams to produce images
US4003626A (en) 1974-06-14 1977-01-18 Eastman Kodak Company Distortion correction apparatus for electro-optical reflectors which scan beams to produce images
JP3003429B2 (ja) 1992-10-08 2000-01-31 富士電機株式会社 ねじり振動子および光偏向子
US6044705A (en) 1993-10-18 2000-04-04 Xros, Inc. Micromachined members coupled for relative rotation by torsion bars
US5742419A (en) 1995-11-07 1998-04-21 The Board Of Trustees Of The Leland Stanford Junior Universtiy Miniature scanning confocal microscope
US6096155A (en) 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
US5938989A (en) 1997-01-24 1999-08-17 Mems Optical, Inc. Diffractive optical elements
US6140979A (en) 1998-08-05 2000-10-31 Microvision, Inc. Scanned display with pinch, timing, and distortion correction
US20020071169A1 (en) * 2000-02-01 2002-06-13 Bowers John Edward Micro-electro-mechanical-system (MEMS) mirror device
DE20122370U1 (de) 2000-08-03 2005-05-19 Reflectivity Inc., Sunnyvale Verpacktes Mikrospiegelfeld für eine Projektions-Anzeigeeinrichtung
US6714336B2 (en) 2000-09-08 2004-03-30 Texas Instruments Incorporated Packaged micromirror assembly with in-package mirror position feedback
AU2001231560A1 (en) 2000-12-08 2002-06-18 Gatzen, Hans-Heinrich Micromechanical, rotating device with a magnetic drive and method for the production thereof
WO2003012491A2 (en) * 2001-08-02 2003-02-13 Santur Corporation Mems mirror
EP1421779A1 (de) 2001-08-28 2004-05-26 Siemens Aktiengesellschaft Scanning-kamera
WO2003049156A2 (en) 2001-12-04 2003-06-12 Primaxx, Inc. System and method for micro electro mechanical etching
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US20040069742A1 (en) 2002-06-19 2004-04-15 Pan Shaoher X. Fabrication of a reflective spatial light modulator
US7034984B2 (en) * 2002-06-19 2006-04-25 Miradia Inc. Fabrication of a high fill ratio reflective spatial light modulator with hidden hinge
CN101093282B (zh) * 2002-06-19 2010-06-02 明锐有限公司 反射式空间光调节器
JP3862623B2 (ja) * 2002-07-05 2006-12-27 キヤノン株式会社 光偏向器及びその製造方法
US20040004775A1 (en) 2002-07-08 2004-01-08 Turner Arthur Monroe Resonant scanning mirror with inertially coupled activation
US6924915B2 (en) 2002-08-26 2005-08-02 Canon Kabushiki Kaisha Oscillation device, optical deflector using the oscillation device, and image display device and image forming apparatus using the optical deflector, and method of manufacturing the oscillation device
KR100624405B1 (ko) 2002-10-01 2006-09-18 삼성전자주식회사 광부품 실장용 기판 및 그 제조방법
JP4380233B2 (ja) 2002-10-18 2009-12-09 日本ビクター株式会社 光偏向器
US7483198B2 (en) 2003-02-12 2009-01-27 Texas Instruments Incorporated Micromirror device and method for making the same
CN100515921C (zh) * 2003-04-25 2009-07-22 富士通株式会社 微型结构体的制造方法以及微型结构体
US7295726B1 (en) * 2003-12-02 2007-11-13 Adriatic Research Institute Gimbal-less micro-electro-mechanical-system tip-tilt and tip-tilt-piston actuators and a method for forming the same
US7482730B2 (en) 2004-02-09 2009-01-27 Microvision, Inc. High performance MEMS scanner
US7442918B2 (en) 2004-05-14 2008-10-28 Microvision, Inc. MEMS device having simplified drive
IL165212A (en) 2004-11-15 2012-05-31 Elbit Systems Electro Optics Elop Ltd Device for scanning light
EP1760514A1 (de) 2005-09-05 2007-03-07 DATALOGIC S.p.A. Abtastgerät für einen optischen Code-Leser
US8018579B1 (en) 2005-10-21 2011-09-13 Apple Inc. Three-dimensional imaging and display system
US7781310B2 (en) * 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8094352B2 (en) 2008-05-13 2012-01-10 Texas Instruments Incorporated Mirror assembly with recessed mirror
WO2009147654A1 (en) 2008-06-02 2009-12-10 Maradin Technologies Ltd. Gimbaled scanning micro-mirror apparatus
KR101279441B1 (ko) 2008-08-21 2013-07-05 삼성전자주식회사 멤스 미러, 미러 스캐너, 광주사 유닛 및 광주사 유닛을 채용한 화상형성장치
WO2010036807A1 (en) * 2008-09-24 2010-04-01 The Board Of Trustees Of The University Of Illinois Arrays of ultrathin silicon solar microcells
WO2010139050A1 (en) 2009-06-01 2010-12-09 Tiansheng Zhou Mems micromirror and micromirror array
EP2333603A1 (de) 2009-12-08 2011-06-15 Alcatel Lucent Optischer Strahlablenker
US20110188054A1 (en) 2010-02-02 2011-08-04 Primesense Ltd Integrated photonics module for optical projection
US8330804B2 (en) 2010-05-12 2012-12-11 Microsoft Corporation Scanned-beam depth mapping to 2D image
US8456724B2 (en) 2010-06-17 2013-06-04 Touch Micro-System Technology Corp. Biaxial scanning mirror for image forming apparatus
US8654152B2 (en) 2010-06-21 2014-02-18 Microsoft Corporation Compartmentalizing focus area within field of view
CN103053167B (zh) 2010-08-11 2016-01-20 苹果公司 扫描投影机及用于3d映射的图像捕获模块
US20120236379A1 (en) 2010-08-23 2012-09-20 Lighttime, Llc Ladar using mems scanning
US8982440B2 (en) * 2011-05-12 2015-03-17 Calient Technologies, Inc. Microelectromechanical system with balanced center of mass
WO2013121366A1 (en) 2012-02-15 2013-08-22 Primesense Ltd. Scanning depth engine
US9329080B2 (en) 2012-02-15 2016-05-03 Aplle Inc. Modular optics for scanning engine having beam combining optics with a prism intercepted by both beam axis and collection axis
US9335220B2 (en) 2012-03-22 2016-05-10 Apple Inc. Calibration of time-of-flight measurement using stray reflections
WO2013140307A1 (en) 2012-03-22 2013-09-26 Primesense Ltd. Gimbaled scanning mirror array
AU2013294616B2 (en) 2012-07-26 2016-04-28 Apple Inc. Dual-axis scanning mirror
KR101748064B1 (ko) 2013-03-14 2017-06-15 유발 거슨 회전 성능이 강화된 mems 힌지

Also Published As

Publication number Publication date
TW201426848A (zh) 2014-07-01
WO2014064606A1 (en) 2014-05-01
CN105229511A (zh) 2016-01-06
US20150338643A1 (en) 2015-11-26
US9482863B2 (en) 2016-11-01
CN105229511B (zh) 2018-07-20
KR20150063540A (ko) 2015-06-09
TWI618134B (zh) 2018-03-11

Similar Documents

Publication Publication Date Title
DE112013005128T5 (de) Produktion mikromechanischer Vorrichtungen
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE102010027703B4 (de) Verfahren und Vorrichtung zum Entfernen eines reversibel angebrachten Vorrichtungswafers von einem Trägersubstrat
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE60128437T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung
DE112009000140T5 (de) Verfahren zum reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat
DE112013000980B4 (de) Verfahren zum temporären Verbinden eines Produktsubstrats mit einem Trägersubstrat sowie ein entsprechender Verbund
DE102004055233B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE112014000462B4 (de) Herstellung einer Mikrofluidchip-Packung oder -Baugruppe mit trennbaren Chips
DE102016111325B4 (de) Verfahren zum Vereinzeln eines Wafers, Wafer umfassend eine Mehrzahl von vereinzelten Chips sowie zugehörige Lithographiemasken
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102015200629A1 (de) Verfahren zur gleichzeigen Strukturierung und Chip-Vereinzelung
JP2007033186A (ja) 微小試料台
DE102015106064A1 (de) Halbleiterbauelement und verfahren
DE102012110603A1 (de) Verfahren zum Trennen von Halbleiter-Dies mittels einer Materialmodifikation
DE102014202842A1 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils und mikromechanisches Bauteil
DE102016216918A1 (de) Herstellungsverfahren für eine mikromechanische Vorrichtung mit einem geneigten optischen Fenster und entsprechende mikromechanische Vorrichtung
DE10131139B4 (de) Verfahren zur Herstellung großflächiger Membranmasken mittels Trockenätzen
DE60101134T2 (de) Band aus einkritallinem Silizium für Mikrospiegel und MEMS auf SOI Material
DE102017130929A1 (de) Verfahren zum Produzieren einer funktionalen Dünnfilmschicht
JP2009156678A (ja) 微小試料台集合体の製造方法、微小試料台の製造方法および試料ホルダの製造方法
US8003534B2 (en) Method of forming semiconductor devices in wafer assembly
DE102020103732A1 (de) Verfahren mit mechanischem Dicing-Prozess zur Herstellung von MEMS-Bauelementen
DE102005035057A1 (de) Verfahren zum Herstellen einer Halbleiterchipanordnung unter Verwendung eines Trägersubstrats und entsprechende Halbleiterchipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G02B0026080000

Ipc: B81C0001000000

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final