DE60128437T2 - Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung - Google Patents

Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung Download PDF

Info

Publication number
DE60128437T2
DE60128437T2 DE60128437T DE60128437T DE60128437T2 DE 60128437 T2 DE60128437 T2 DE 60128437T2 DE 60128437 T DE60128437 T DE 60128437T DE 60128437 T DE60128437 T DE 60128437T DE 60128437 T2 DE60128437 T2 DE 60128437T2
Authority
DE
Germany
Prior art keywords
layer
crystal silicon
minutes
single crystal
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60128437T
Other languages
English (en)
Other versions
DE60128437D1 (de
Inventor
Bruce R. Seattle Scharf
Joel A. Rochester Kubby
Chuang-Chia San Pablo Lin
Alex T. Ithaca Tran
Andrew J. Covington ZOSEL
Peter M. Webster Gulvin
Jingkuang Rochster Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Omron Microscan Systems Inc
Original Assignee
Microscan Systems Inc
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microscan Systems Inc, Xerox Corp filed Critical Microscan Systems Inc
Publication of DE60128437D1 publication Critical patent/DE60128437D1/de
Application granted granted Critical
Publication of DE60128437T2 publication Critical patent/DE60128437T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00484Processes for releasing structures not provided for in group B81C1/00476
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065Mechanical properties
    • B81C1/00666Treatments for controlling internal stress or strain in MEMS structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/04Optical MEMS
    • B81B2201/042Micromirrors, not used as optical switches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118Cantilevers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/0142Processes for controlling etch progression not provided for in B81C2201/0136 - B81C2201/014

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Mikromechanische und mikrooptomechanische Strukturen, die auf Silizium-auf-Isolator(SOI)-Wafern gefertigt sind, werden beschrieben. Insbesondere werden mikromechanische und mikrooptomechanische Komponenten beschrieben, die durch chemisches und mechanisches Modifizieren von SOI-Wafern und durch Metallisieren einer Rückseite der Komponenten erzeugt werden.
  • HINTERGRUND
  • Inhärente Dünnfilmeigenschaften von Materialien schränken viele Oberflächenmikrobearbeitungsverfahren ein. Zum Beispiel kann die Variabilität der Materialeigenschaften in Polysilizium-Dünnfilmen (wie z.B. Youngs Modulus und Poisson-Verhältnis, Eigenspannung und Spannungsgradienten) die Herstellung von erwünschten Mikrostrukturen verhindern. Dies betrifft insbesondere mikrooptische Komponenten wie z.B. Spiegel, Linsen und Beugungsgitter, die für eine hohe optische Leistungsfähigkeit sehr glatt sein müssen und die normalerweise in Einkristall-Siliziumschichten ausgebildet werden müssen. Da konventionelle Oberflächen-Mikrobearbeitung es erfordert, dass alle Komponenten in Polysiliziumschichten hergestellt werden, kann die optische Leistungsfähigkeit eingeschränkt sein.
  • Die führenden kommerziellen mikroelektromechanischen (MEMS) Verfahrenstechnologien sind (1) Volumen-Mikrobearbeitung von Silizium-Einkristallen, und (2) Oberflächen-Mikrobearbeitung von polykristallinem Silizium. Jede dieser Verfahrenstechnologien hat entsprechende Vorteile und Einschränkungen. Volumen-Mikrobearbeitung von Silizium-Einkristallen, einem exzellenten Material mit gut zu kontrollierenden elektrischen und mechanischen Eigenschaften in seinem puren Zustand, verwendet historisch anisotropes Nassätzen, um die mechanischen Elemente zu bilden. In diesem Verfahren ist die Ätzrate abhängig von den Kristallebenen, die der Ätzlösung ausgesetzt sind, so dass mechanische Elemente gebildet werden, die zu den ätzratenlimitierten kristallografischen Ebenen ausgerichtet sind. Für Silizium sind diese Ebenen die (1,1,1)-Kristallebenen. Die Ausrichtung der mechanischen Merkmale auf die kristallografischen Ebenen führt zu Einschränkungen der Geometrien, die unter Verwendung dieser Tech nik erzeugt werden können. Typische Geometrien schließen V-Rillengräben und invertierte, pyramidenförmige Strukturen in (1,0,0)-ortentierten Siliziumwafern ein, wobei die Gräben und invertierten Pyramiden an die (1,1,1)-Kristallebenen gebunden sind. Geometrien, die konvexe Ecken einschließen, sind nicht möglich, außer zusätzliche Maßnahmen werden durchgeführt, um die Kristallebenen vor dem Ätzen zu schützen, die die Ecken bilden. Die Ätzrate variiert auch mit der Dotierungsmittelkonzentration, so dass die Äzrate modifiziert werden kann durch Einführung von Dotierungsatomen, die die Siliziumatome in dem Kristallgitter ersetzen. Eine Bor-Dotierungskonzentration in der Größenordnung von 5 × 1019/cm3 reicht aus, den Atzvorgang vollständig anzuhalten, so dass mechanische Elemente, die durch andere Kristailebenen begrenzt werden, unter Verwendung von Dotierungs-"Ätzstop"-Techniken erzeugt werden können. Jedoch reichen Dotierungskonzentrationen dieser Größe aus, die gewünschten elektrischen und mechanischen Eigenschaften des puren Silizium-Einkristallmaterials zu modifizieren, was dazu führt, dass der Geräteentwurf und die Herstellbarkeit eingeschränkt ist. Kürzliche Fortschritte beim tiefen reaktiven Ionenätzen (DRIE, Deep Reactive Ion Etching) (siehe z.B. J.K. Bhardwaj und H. Ashraf, "Advanced silicon etching using high density plasmas", Micromachining and Microfabrication Process Technology, 23–24. Oktober 1995, Austin, Texas, SPIE Proceedings, Band 2639, Seite 224), das Seitenwandpassivierung und Ionenstrahlbündelung verwendet, um Ätzanisotropie zu erreichen, haben die Lage hinsichtlich der Einschränkungen für den geometrischen Entwurf in der Ebene entspannt, erfordert aber immer noch Ätzstoptechniken, um die Tiefe des Ätzens in den Wafer zu steuern, und zusätzliche Verfahrensschritte sind erforderlich, um eine Struktur zu unterschneiden, um sie von dem Substrat zu lösen.
  • Im Gegensatz zur Volumenmikrobearbeitung verwendet die Oberflächen-Mikrobearbeitung von polykristallinem Silizium chemische Dampfabscheidung (CVD, chemical vapor deposition) und reaktives Ionenätzen (RIE, reactive ion etching) als Strukturierungstechniken, um mechanische Elemente aus übereinander gestapelten Schichten von Dünnfilmen zu bilden (siehe z.B. R.T. Howe, "Surface micromachining for microsensors and microactuators", J. Vac. So. Technol. 86, (1988) 1809). Typischerweise wird CVD-Polysilizium verwendet, um mechanische Elemente zu bilden. CVD-Nitrid wird verwendet, um elektrische Isolatoren zu bilden, und CVD-Oxid wird als Opferschicht verwendet. Durch die Entfernung des Oxids durch Nass- oder Trockenätzen werden die Polysilizium-Dünnfilmstrukturen gelöst. Der Vorteil der Oberflächen-Mikrobearbeitungsverfahren ist die Fähigkeit, komplexe Strukturen in senkrechter Richtung zur Waferoberfläche her zustellen, indem lösbare Polysiliziumschichten gestapelt werden (siehe z.B. K.S.J. Pister, M.W. Judy, S.R. Burgett und R.S. Fearing, "Microfabricated hinges", Sensors and Actuators A33, (1992) 249 und L.Y. Lin, S.S. Lee, K.S.J. Pfister und M.C. Wu, "Micromachined three-dimensional micro-optics for free-space optical system", IEEE Photon. Technol. Lett. 6, (1994) 1445), und die vollständige geometrische Entwurfsfreiheit in der Ebene des Wafers, da die Geräteebenen unter Verwendung von isotropen RIE-Ätztechniken strukturiert werden. Ein zusätzlicher Vorteil der Oberflächen-Mikrobearbeitung ist, dass sie Dünnfilmmaterialien, wie z.B. Polysilizium, Oxid, Nitrid und Aluminium verwendet, die allgemein bei der Herstellung mikroelektronischer Geräte verwendet werden, wenn auch mit unterschiedlichen Materialeigenschaften, die eher in mechanischer Hinsicht optimiert werden als im Hinblick auf elektrische Leistungsfähigkeit. Diese Allgemeinheit der Materialien erlaubt eine höhere Integration von mikroelektronischen und mikromechanischen Komponenten in demselben Herstellungsprozess, wie es z.B. in dem integrierten Beschleunigungssensor von Analog Devices und in dem integrierten Drucksensor von SSI Technologies demonstriert wird.
  • Während die Oberflächen-Mikrobearbeitung die Lage hinsichtlich vieler inhärenter Einschränkungen bei der Volumen-Mikrobearbeitung von Silizium-Einkristallen entspannt, weist sie nichts desto weniger ihre eigenen Einschränkungen bei Dünnfilmeigenschaften auf. Die maximale Schichtdicke, die mit CVD-Techniken abgeschieden werden können, sind auf einige Mikrometer beschränkt, so dass dickere Strukturen durch aufeinanderfolgende Abscheidungen aufgebaut werden müssen. Dickere Geräteschichten sind für dynamische optische Elemente erforderlich, wo dynamische Verformungen die optischen Eigenschaften beeinflussen können, und sind für optische Elemente erforderlich, die zusätzliche Dünnschichtbeschichtungen benötigen, die stressinduzierte Krümmung verursachen können. Die mechanischen Dünnfilmeigenschaften, wie z.B. Youngs Modulus und das Poisson-Verhältnis, hängen von den Verfahrensparametern und der thermischen Vorgeschichte des Herstellungsprozesses ab und können typischerweise um bis zu 10 % von Lauf zu Lauf variieren. Dies ist eine wichtige Einschränkung für eine robuste Herstellbarkeit, wo diese mechanischen Dünnfilmeigenschaften einen kritischen Parameter für die Geräteleistungsfähigkeit darstellen können.
  • Eine zusätzliche Einschränkung der konventionellen Oberflächen-Mikrobearbeitung ist, dass Löcher durch die mechanischen Elemente in dem Entwurf eingeschlossen sein müssen, um es den Ätzmitteln, die verwendet werden, um die mechanischen Elemente abzulösen, zu erlauben, die Opferschichten erreichen. Während dies keine wichtige Ein schränkung für optische Elemente, wie z.B. Fresnel-Linsen und Beugungsgitter ist, die Löcher in ihrem Design einschließen, ist es eine wichtige Einschränkung für optische Elemente, wie z.B. Spiegel, wo Löcher die optischen Eigenschaften beeinträchtigen. Glattheit und Reflektivität sind auch wichtige optische Entwurfkriterien, die durch konventionelle Oberflächen-Mikrobearbeitungsverfahren beeinflusst wenden können. Dünnfilmstress und Stressgradienten, die typisch für Polysilizium-Dünnfilme sind, können dazu führen, dass sich die optischen Oberflächen verziehen. Zusätzlich ist die Oberfläche von Polysilizium-Dünnfilmen, so wie sie abgeschieden wird, nicht poliert und erfordert deshalb als Nachbearbeitungstechniken chemisch-mechanisches Polieren (CMP, Chemical Mechanical Polishing), um eine optische Qualität des Oberflächenzustandes zu erhalten.
  • J. Kubby beschreibt in "Micro-Opto-Electromechanical Systems Manufacturing", die eine öffentliche Präsentation bei dem 1999 Advanced Technology Progress National Meeting in San José am 15. November 1999 war, einen SCS-SMM-Prozess, der i) ein Polysilizium-Oberflächen-Mikrobearbeitungsverfahren an der Oberseite eines SOI-Wafers implementiert, ii) eine SCS-Geräteschicht des SOI-Wafers für kritische optische, elektrische und mechanische Anwendungen verwendet; und iii) Polysiliziumschichten für nicht-kritische Anwendungen, wie z.B. Gelenke und Führungen verwendet. Dies wird auch in der US 6002507 offenbart.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt eine mikromechanische oder mikrooptomechanische Struktur gemäß Anspruch 1 und ein Verfahren zur Herstellung einer mikromechanischen oder mikrooptomechanischen Struktur gemäß Anspruch 5 bereit.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 veranschaulicht in einer perspektivischen Ansicht eine MEMS-Vorrichtung mit verschiedenen optischen und mechanischen Elementen, die gemäß des Verfahrens der vorliegenden Erfindung gebildet wurden; und
  • 2 ist eine Querschnittsansicht eines Silizium-auf-Isolator(SOI, silicon-on-insulator)-Wafers, in dem MEMS- und MOEMS-Vorrichtungen gemäß der vorliegenden Erfindung erzeugt werden können;
  • 318 zeigen eine Ausführungsform der Verfahrensschritte, die verwendet werden, um ein MEMS-Gerät, wie das, das in 1 abgebildet ist, zu erzeugen.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Nachfolgend wird eine Ausführungsform des vorliegenden erfinderischen Verfahrens und der Vorrichtung beschrieben. Die Ausführungsform veranschaulicht nur einen von verschiedenen Wegen, mit dem die vorliegende Erfindung ausgeführt werden kann. Obwohl die Ausführungsform in Verbindung mit einem beweglichen Spiegel auf einem Silizium-auf-Isolator(SOI)-Chip beschrieben wird, kann sie leicht auf andere Komponenten angewendet werden. In der Beschreibung, die folgt, repräsentieren die gleichen Bezugszeichen gleiche Elemente oder Schritte in allen Figuren. Zum Beispiel wenn die Nummer 10 in einer Figur dazu verwendet wird, ein bestimmtes Element oder einen Schritt zu bezeichnen, bezeichnet die Nummer 10, die in jeder anderen Figur erscheint, dasselbe Element.
  • 1 veranschaulicht einige der sehr komplexen mikromechanischen (MEMS) und mikrooptomechanischen (MOEMS) Vorrichtungen, die auf einem Siliziumwafer unter Verwendung der Ausführungsform der vorliegenden Erfindung konstruiert werden können. Die Vorrichtung 200 schließt bewegliche optische Elemente ein, die aus dem Silizium-Einkristall, der über einem Isolator liegt, erstellt wurden, wie z.B. ein Beugungsgitter 202, ein Gitter 204, und eine Fresnel-Linse 206. Aktive elektronische Elemente können auch in der Silizium-Einkristallschicht definiert werden, einschließlich flip-chip-gebondete Licht erzeugende Laserdioden 201, Licht erfassende Fotodioden 203, oder konventionelle CMOS-Logikschaltkreise 205. Volumenmodifizierungen (Bulk modifications), die für die Verpackung oder zur Montage des Substrats erforderlich sind, werden auch möglich, wie z.B. durch die geätzte Aushöhlung 208 veranschaulicht wird, und hinzugefügte Polysiliziumschichten können verwendet werden für mechanische Elemente, wie z.B. ein Gelenk 209.
  • 2 zeigt eine Ausführungsform eines Silizium-auf-Isolator(SOI)-Wafers 10, der geeignet ist zur Verwendung in der Ausführungsform des Verfahrens, das hier beschrieben wird. Der SOI-Wafer 10 schließt eine dünne Silizium-Einkristall-Gerätewaferschicht 12 und eine Substratschicht 14 ein. Die Substratschicht 14 ist vorzugsweise Polysilizium. Zwischen diesen beiden Schichten 12 und 14 befindet sich eine Schicht 16 aus vergrabenem Oxid (BOX, buried Oxide), das die Geräteschicht 12 und die Substratschicht 14 integral zusammenverbindet. Diese vergrabene Oxidschicht 16 kann auch als Ätzstopp in Nass- und Trockenätzverfahren verwendet werden, um eine dünne Membran zu bilden. Zusätzlich gibt es eine Rückseitenoxidschicht 18 auf der Rückseite der Substratschicht 14, die verwendet wird, das Herunterätzen auf den Übergang zwischen der Geräteschicht 12 und der Substratschicht 14 von der Rückseite zu kontrollieren. Vorzugsweise ist der Wafer rund mit einem Durchmesser von 100 mm ± 0,5 mm und einer Dicke von 525 ± 25 Mikrometer. Die Gesamtdicke des Wafers setzt sich zusammen aus 1 ± 0,5 Mikrometer Rückseitenoxid 20, 1 ± 0,05 Mikrometer vergrabenen Oxids (BOX) und 5 ± 0,5 Mikrometer des Silizium-Einkristalls. Der Rest der Dicke besteht aus dem Substrat.
  • Vor dem Beginn des Verfahrens wird der Wafer inspiziert, um sicherzustellen, dass er die Herstellerspezifikationen erfüllt. Wenn er die Spezifikationen erfüllt, wird der Wafer mit einer Lot- und Wafernummer beschriftet, gereinigt, und 2000 Å thermischen Oxids 20 werden auf die Silizium-Einkristallschicht 12 aufgewachsen, um als Ätzstopp in einer späteren Polysilizium-Ätze zu dienen, und um die Dotierung des SCS durch eine spätere Polysilizium-Glasschicht (PSG, polysilicon glass) zu verhindern.
  • Die 318, die in Verbindung mit den folgenden ausführlichen Schritten 1–84 betrachtet werden, veranschaulichen eine Ausführungsform eines Verfahrens, das auf dem Wafer der 2 verwendet wird, um das Gitter 204 der Mikrostruktur 200, die in 1 dargestellt ist, zu erzeugen. Das Verfahren, das unten veranschaulicht wird, kann auch für andere Typen von Komponenten verwendet werden; alles hängt davon ab, was in den Wafer strukturiert wird. Die Strukturierung der Muster auf dem Wafer wird unter Verwendung von Standard-Fotolithografietechniken, die im Stand der Technik gut bekannt sind, durchgeführt, welche typischerweise die Abscheidung von Schichten des korrekten Materials auf den Wafer, Auftragen von Fotolack auf den Wafer, Belichten des Fotolacks in den zuzufügenden Bereichen (Lichtmaske) oder in den zu entfernenden Bereichen (Dunkelmaske) und dann Durchführung von geeignetem Ätzen umfassen.
    Schritt # Prozess Kommentare
    1. thermische Oxidation 1000°C, 2000 Å
    2. Fotolithographie Maske #1: Substrat_Kontakt a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocken i) intensiv Ausheizen bei 110°C, 30 Minuten
    3. Oxid ätzen reaktives Ionen-Ätzen (RIE): CF4, Ätzratenziel: 2500 Å/Minute
    4. Silizium Einkristall (SCS) ätzen RIE: HBr, Cl2, Ätzratenziel: 5000 Å/Minute
    5. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    6. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    7. Fotolithographie Maske #2: SCS_Vertiefung a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    8. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    9. SCS ätzen RIE: HBr, Cl2, Ätzratenziel: 5000 Å/Minute
    10. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    11. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    12. Polysilizium Abscheidung LPCVD, 3 μm
    13. Polysilizium Ätzen RIE: HBr, Cl2, Atzratenziel: 5000 Å/Minute
    14. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    15. Fotolithographie Maske #3: SCS_Gitter a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    16. SCS ätzen RIE: HBr, Cl2, Ätzratenziel: 5000 Å/Minute
    17. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    18. Fotolithographie Maske #4: SCS_Loch a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    19. SCS ätzen RIE: HBr, Cl2, Ätzratenziel: 5000 Å/Minute
    20. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    21. TEOS Abscheidung LPCVD, 8 μm
    22. Verdichten 800°C, 1 Stunde
    23. CMP (chemisch-mechanisches Polieren) bis 2 ± 0,2 μm stehenbleibt
    24. Fotolithographie Maske #5: Anker_SCS a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    25. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    26. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    27. Nitridabscheidung LPCVD, 6000 Å
    28. Fotolithographie Maske #6: Nitrid_Strukt a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    29. Nitrid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    30. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    31. Polysiliziumglas abscheiden LPCVD, 5000 Å
    32. Fotolithographie Maske #7: Poly0_Strukt a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    33. Abziehen des Rückseiten-Polysiliziums RIE: SF6, O2
    34. Polysilizium ätzen RIE: HBr, Cl2, Ätzratenziel: 5000 Å/Minute
    35. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    36. Polysiliziumglas (PSG) abscheiden PECVD, 2 μm
    37. Fotolithographie Maske #8: Poly1_Vertiefung a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spulen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    38. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    39. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    40. Fotolithographie Maske #9: PSG1_Loch a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    41. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    42. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    43. Polysiliziumglas abscheiden LPCVD, 2 μm
    44. PSG abscheiden PECVD, 2000 Å
    45. Tempern (annealen) 1000°C, 1 Stunde
    46. Abziehen des Rückseiten-Polysiliziums RIE: SF6, O2
    47. Fotolithographie Maske #10: Poly1_Strukt a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    48. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    49. Polysilizium ätzen RIE: HBr, Cl2, Ätzratenziel: 5000 Å/Minute
    50. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    51. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    52. Oxid abscheiden PECVD, 7500 Å
    53. Fotolithographie Maske #11: PSG2_Loch a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    54. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    55. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    56. Fotolithographie Maske #12: PSG2_PSG2_Loch a) Aushetzen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) A21813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Aushetzen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Aushetzen bei 110°C, 30 Minuten
    57. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    58. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    59. Polysiliziumglas abscheiden LPCVD, 1,5 μm
    60. Oxid abscheiden PECVD, 2000 Å
    61. Tempern (annealen) 1000°C, 1 Stunde
    62. Fotolithographie Maske #13: Poly2_Strukt a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) A21813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    63. Abziehen des Rückseiten-Polysiliziums RIE: SF6, O2
    64. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    65. Polysilizium ätzen RIE: HBr, Cl2, Atzratenziel: 5000 Å/Minute
    66. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    67. Photolack abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    68. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    69. Fotolithographie Maske #14: SCS_Freilegen a) Aushetzen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) A21813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Aushetzen bei 110°C, 30 Minuten
    70. Oxid ätzen HF
    71. Fotolithographie Maske #15: Dick_Metall a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Aushetzen bei 110°C, 30 Minuten
    72. Metall aufdampfen Cr/Au: 300 Å/5000 Å
    73. Lift off Hot 1112A
    74. Fotolithographie Maske #16: Dünn_Metall a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) AZ1813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    75. Metall aufdampfen Cr/Au: 200 Å/300 Å
    76. Lift off Hot 1112A
    77. Fotolithographie Maske #17: Rückseite a) Ausheizen bei 110°C, 15 Minuten b) HMDS, 5.OK, 30 Sekunden c) A21813, 4.OK, 30 Sekunden, 1.3 μm d) sanft Ausheizen bei 90°C, 30 Minuten e) Belichten, 5.0 mW/cm2, 12 Sekunden f) Entwickeln MF 319, 1.1 Minuten g) Spülen, DI Wasser, 4 Minuten h) Spin-Trocknen i) intensiv Ausheizen bei 110°C, 30 Minuten
    78. Nitrid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    79. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    80. Vorderseite schützen Spin-On Beschichten (proprietär)
    81. Photolack (Rückseite) abziehen Hot PRS2000, 20 Minuten Spülen, DI Wasser, 5 Minuten Spin-Trocknen
    82. KOH ätzen 45%, 65–85°C
    83. Nitrid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
    84. Oxid ätzen RIE: CF4, Ätzratenziel: 2500 Å/Minute
  • 3 veranschaulicht den Wafer nach Abschluss von Schritt 6. Substratkontaktlöcher 22 mit ungefähr 4 Mikrometer Breite werden auf die SCS-Schicht 12 des Wafers strukturiert. Reaktives Ionenätzen (RIE) des thermischen Oxids 20 wird durchgeführt, und die SCS-Schicht 12 wird durch das vergrabene Oxid 16 geätzt, ebenso unter Verwendung des reaktiven Ionenätzens. Der Fotolack, der verwendet wurde, um die Löcher 22 zu strukturieren, wird zurückgelassen, um den Rest des Oxids 20 zu schützen, und eine RIE-Ätze des freigelegten vergrabenen Oxids 16 um 1 Mikrometer nach unten wird durchgeführt Dadurch wird die BOX-Schicht 16 weggeätzt und hinterlässt die Substratschicht 14 am Boden der Kontaktlöcher 22 freigelegt.
  • 4 veranschaulicht den Zustand des Wafers nach Abschluss des Schrittes 14. SCS-Vertiefungslöcher 24 mit 4 Mikrometer Breite werden auf der SCS-Schicht 12 strukturiert und eine RIE-Ätze des thermischen Oxids 20 wird durchgeführt, gefolgt von einer RIE-Ätze der SCS-Schicht 12 durch die BOX-Schicht 16. Der Fotolack wird zurückgelassen, um den Rest des thermischen Oxids 20 zu schützen und eine RIE-Ätze der freigelegten BOX-Schicht 16 wird durchgeführt, bis ungefähr die Hälfte der Dicke der BOX-Schicht weggeätzt ist. Der Fotolack wird entfernt Polysilizium 26 wird abgeschieden, um die Vertiefung 24 und die Substrat-Kontaktlöcher 22 zu füllen. In dieser Ausführungsform sollten 2,5 Mikrometer Polysilizium ausreichen, da die Vertiefungen 24 und die Substratlöcher 22 4 Mikrometer breit sind. Das Polysilizium 26 wird mit RIE unter Verwendung des thermischen Oxids 20 als Ätzstopp geätzt. Dies entfernt das Polysilizium 26 überall, außer in der Vertiefung und den Substrat-Kontaktlöchern, wo die Dicke des Polysiliziums geringer ist als auf dem Rest des Wafers, abhängig von dem Betrag des Polysilizium-Überätzens.
  • 5 veranschaulicht den Zustand des Wafers nach Abschluss des Schrittes 17. Ein Muster in Form eines Gitters 28 wird zuerst auf der SCS-Schicht 12 angelegt. Das Gitter 28 muss in dieser frühen Verarbeitungsstufe an den Wafer angelegt werden. Optimale Fokussierung der angelegten Maske ist notwendig, da der Linienabstand des Gitters in derselben Größenordnung liegt wie die Wellenlänge des Lichts, was bedeutet, dass die Auflösung so gut wie möglich sein muss. Um einen optimalen Fokus sicherzustellen, muss das Gitter 28 an dem Wafer angelegt werden, wenn es noch wenig oder keine Topographie gibt, die bereits ausgebildet ist. Dies stellt sicher, dass es keine Probleme gibt mit der Tiefe des Fokusses, der die Qualität des sich ergebenden Gitters beeinflussen würde. Zusätzlich stellt das Anlegen des Gitters, während es minimale Topografie auf dem Wafer gibt, sicher, dass es keine nachteiligen Effekte von Schatten gibt, die von vorhandenen topografischen Merkmalen geworfen werden. Ist das Gitter 28 einmal auf dem Wafer strukturiert, wird eine schnelle RIE-Oxidätze durchgeführt, um das thermische Oxid 20 zu entfernen, gefolgt von einer 3 Mikrometer RIE-Ätze der SCS-Schicht 12. Der Fotolack, der verwendet wird, um das Gitter 28 anzulegen, wird dann entfernt.
  • Verschiedene Typen von Gitter 28 können auf der SCS-Schicht 12 angelegt werden; der exakte Gittertyp hängt von der Anwendung der besonderen mikromechanischen oder mikrooptomechanischen Vorrichtung ab. Beispiele für Gitter schließen ein Fresnel-Muster, das für reflektive optische Anwendungen nützlich ist, ein einheitliches Quadratgitter, das für Lichtfrequenzauftrennung in Anwendungen, wie z.B. einem Spektrumanalysator nützlich ist, und ein Gitter mit variablem Abstand ein, wobei Liniensätze in dem Gitter in variablen Schrittweiten beabstandet sind, um eine bessere spektrale Abdeckung von bestimmten Wellenlängen zu erreichen und um die optische Leistung zu verbessern. Unterschiedliche Gitter können auch verwendet werden für andere optische Zwecke, wie z.B. einem Kristalloszillator, der die Resonanz, basierend auf Oberflächeneffekten, ändert, oder für nichtoptische Zwecke, wie z.B. chemische oder biologische Sensoren, wobei das Gitter den verfügbaren Oberflächenbereich für chemische oder biologische Bindungen erhöht.
  • 6 veranschaulicht den Wafer nach Abschluss des Schrittes 23. Die SCS-Schicht 12 wird mit volltiefen Merkmalen 30 strukturiert, und eine schnelle RIE-Ätze wird durchgeführt, um das thermische Oxid 20 zu entfernen. Eine Chlorbasierende RIE-Ätze wird auf dem Weg durch die SCS-Schicht 12 durchgeführt unter Verwendung der BOX-Schicht 16 als ein Ätzstopp. 0,2 Mikrometer eines nicht-dotierten, chemischen Niederdruck-Dampfabscheidungsoxids (LPCVD) (nicht gezeigt) werden abgeschieden, um die Seitenwände der volltiefen Merkmale 30 zu schützen. Sechs (6) Mikrometer Planarisierungsoxid (PDX) 32 werden abgeschieden, so dass der Wafer nach späterem chemischem, mechanischem Polieren (CMP, chemical mechanical polishing) flach ist; das Planarisierungsoxid 32 ist vorzugsweise Borpolysilikatglas (BPSG) oder thermisch gestütztes Oxid (TEOS, thermally enhanced Oxide). Eine zeitlich festgelegte chemischmechanische Politur des PDX 32 wird durchgeführt, bis 2 ± 0,2 Mikrometer des Planarisierungsoxids 32 auf der SCS-Schicht 12 übrig bleiben.
  • 7 veranschaulicht den Wafer nach Abschluss des Schrittes 27. Ein Paar Löcher 34 werden in die PDX-Schicht 32 strukturiert und eine RIE-Ätze wird durchgeführt, um das Muster in das PDX 32 und nach unten auf die SCS-Schicht zu übertragen. Der Fotolack wird entfernt und eine Nitridschicht 36 mit einer Dicke von 0,6 Mikrometer wird über LPCVD abgeschieden. Eine zweite Nitridschicht 38 wird auch auf der Rückseite des Wafers für eine Extraselektivität während einer späteren Kaliumhydroxid-(KOH)-Ätze abgeschieden.
  • 8 veranschaulicht den Wafer nach Abschluss des Schrittes 31. Der Lack auf dem Vorderseitenmuster wird mit Nitridstrukturen strukturiert und das Muster wird auf die Vorderseiten-Nitridschicht 36 unter Verwendung einer RIE-Ätze übertragen. Eine Schicht mit LPCVD-Polysilizium 40 wird auf der Vorderseite abgeschieden und eine ähnliche Schicht 42 wird auf der Rückseite des Wafers aufgetragen; beide Schichten besitzen eine Dicke von 0,5 μm.
  • 9 veranschaulicht den Wafer nach Abschluss des Schrittes 36. Die Vorderseite des Wafers wird mit Polysiliziumstrukturen 44 strukturiert und dann RIE geätzt, um das Muster auf die Polysiliziumschicht 40 zu übertragen. Der Fotolack wird beibehalten, der Wafer umgedreht und eine andere Schicht Polysilizium (nicht gezeigt) wird auf der Rückseite abgeschieden und RIE geätzt. Der Wafer wird wieder umgedreht und der Vordersei tenlack wird entfernt, der als eine Schutzschicht für die Vorderseite diente, als er umgedreht war. Eine Schicht PECVD-Polysiliziumglas (PSG) 46 wird auf die Vorderseite des Wafers hinzugefügt und auf 2 Mikrometer verdichtet.
  • 10 veranschaulicht den Wafer nach Schritt 46. Löcher 48 werden in die PSG-Schicht 46 strukturiert und eine RIE-Ätze wird durchgeführt, um das Muster auf die PSG-Schicht zu übertragen unter Verwendung der Polysiliziumschicht 40 als ein Ätzstopp. Der Fotolack wird entfernt und eine Vorderseitenschicht 50 und eine Rückseitenschicht 52 von LPCVD-Polysilizium mit 2 Mikrometer Dicke werden abgeschieden, gefolgt von einer Abscheidung von 0,2 Mikrometer von PECVD-Polysiliziumglas (PSG) (nicht gezeigt), und der Wafer wird bei 1000°C für eine Stunde temperaturbehandelt, um die Polysiliziumschichten 50 und 52 zu dotieren und den Stress zu reduzieren.
  • 11 veranschaulicht den Wafer nach Abschluss des Schrittes 52. Die PSG-Schicht 46 wird mit Polysiliziumstrukturen 56 strukturiert und eine RIE-Ätze wird durchgeführt, um das Muster auf eine PSG-Hartmaske zu übertragen, gefolgt von einer RIE-Ätze, um das Muster auf die Polysiliziumschicht 50 zu übertragen. Der Lack wird beibehalten und der Wafer wird umgedreht und RIE geätzt, um das Rückseiten-Polysilizium 52 zu entfernen unter Verwendung des Vorderseiteniacks und der Hartmaske, um die Vorderseite zu schützen. Danach wird der Wafer wieder umgedreht, der Fotolack entfernt, und die Hartmaske wird mit einer RIE-Ätze entfernt, was alles freiliegendes Oxid um ungefähr 0,3 Mikrometer verdünnt. Eine Schicht aus PECVD-Polysiliziumglas (PSG2) 54 wird abgeschieden und auf 0,75 Mikrometer verdichtet.
  • 12 veranschaulicht den Wafer nach Abschluss des Schrittes 55. Löcher 58 werden in die PSG2-Schicht 54 strukturiert und eine RIE-Ätze wird durchgeführt, um das Muster auf das PSG zu übertragen unter Verwendung der Polysiliziumschicht als Ätzstopp. Der Fotolack wird dann entfernt.
  • 13 veranschaulicht den Wafer nach Abschluss des Schrittes 68. Die thermische Oxidschicht 20 wird mit Polysiliziumstrukturen strukturiert und eine RIE-Ätze wird durchgeführt, um das Muster auf die PSG-Hartmaske zu übertragen. Eine RIE Ätze wird durchgeführt, um das Muster auf das Polysilizium 54 zu übertragen. Der Wafer wird umgedreht und eine RIE-Ätze wird durchgeführt, um das Rückseiten-Poiysilizium zu entfernen unter Verwendung des Vorderseitenlacks und der Hartmaske, um die Vorderseite zu schützen. Der Lack wird entfernt und die Hartmaske wird mit einer RIE-Ätze entfernt.
  • 14 veranschaulicht den Wafer nach Abschluss des Schrittes 70. Bereiche auf der Vorderseite, wo das POX 32 entfernt werden sollte, werden strukturiert. Diese Schicht sollte nur in Bereichen verwendet werden, wo kein Polysilizium oder Metall vorhanden ist, da diese als Ätzstopps für die darauffolgenden Ätzvorgänge wirken würden. Ein Nassätzschritt wird durchgeführt, um die thermische Oxidschicht 20 zu entfernen, wodurch ausgewählte Bereiche der SCS-Schicht 12 freigelegt wenden. Die Designer müssen vorsichtig sein, dass die nebenan liegenden Strukturen nicht durch die Flusssäure (HF)-Ätze beschädigt wenden. Polysiliziumschichten, die vorher auf der SCS-Schicht zugefügt wurden, können weggeätzt werden, ohne dass etwas von der SCS-Schicht geätzt wird, da die SCS-Schicht 12 selbst einen Ätzstopp erzeugt.
  • Das Freilegen von ausgewählten Bereichen der SCS-Schicht an diesem Punkt in dem Verfahren erlaubt es, dass mechanische, elektrische und optische Strukturen direkt auf den ausgewählten Bereichen aufgebaut wenden, nachdem andere wichtige strukturelle (d.h. nicht zu opfernde) Merkmale auf der SCS ausgebildet wurden. Diese mechanischen, elektrischen und optischen Strukturen sind so besser in der Lage, die Vorteile der nützlichen Eigenschaften der SCS-Schicht zu nutzen. In der gezeigten Ausführungsform wird eine Metallschicht 60 direkt auf das Gitter 28, das vorher in die SCS-Schicht 12 (siehe 15) geätzt wurde, aufgetragen. Das Auftragen der Metallschicht 60 wandelt das Gitter 28 in ein reflektierendes Gitter um. Ähnlich können Metallelemente auf die SCS-Schicht aufgetragen werden, um elektrischen Strom zu leiten, isolierende Elemente können auf das SCS unter Verwendung von Nitrid- oder Oxidschichten aufgebaut werden, oder es können Elemente auf die SCS-Schicht aufgebaut werden, die sowohl leitende als auch isolierende Teile umfassen.
  • 15 veranschaulicht den Wafer beim Abschluss des Schrittes 76. Ein Fotolack wird für eine Lift-Off-Metallisierung strukturiert und 0,5 Mikrometer des Metalls 60 werden auf dem Gitter 28 auf der Vorderseite der SCS-Schicht 12 abgeschieden. Der Lack wird abgehoben und entfernt dabei das Metall in diesen Bereichen. Ein Muster wird aufgetragen mit Bereichen, wo Metall entfernt werden soll und 200 Å Chrom (Cr) werden auf der Vorderseite des Gitters 28 abgeschieden, gefolgt von 300 Å Gold (Au). In diesem Fall erhöht das Gold die Reflektivität des Gitters und aufgrund dessen, wie es aufgetragen wurde, glättet es auch die Ränder des Gitters. Andere Metalle mit der erforderlichen Reflektivität können auch auf dem Gitter 28 verwendet werden; Beispiele schließen Aluminium (Al) und Platin (Pt) ein. Der Lack und der Metallbeschichtungslack werden dann entfernt.
  • 16 veranschaulicht den Wafer nach Abschluss des Schrittes 84. Die Rückseiten-Nitrid/Oxidschicht 38 wird mit Löchern strukturiert, die so in der Größe ausgelegt sind, dass KOH in der gewünschten Tiefe ätzt. Die Unbestimmtheit der Waferdicke beeinflusst die Größe der Löcher, die auf der anderen Seite des Wafers entstehen. Das Muster wird auf die Nitiridschicht 38 mit einer RIE-Ätze übertragen und dasselbe Muster wird auch auf die Oxidschicht 18 mit einer RIE-Ätze übertragen. Eine KOH-Ätze durch den Wafer hindurch wird durchgeführt, während die Vorderseite mit einer abgeschiedenen Schicht geschützt wird. Wenn eine Beschichtung verwendet wird, sollte sie für den nächsten Schritt zurückbleiben, die das Entfernen des Rückseitennitrid-Oxids unter Verwendung einer Nitrid-RIE-Ätze und dann einer Oxid-RIE-Ätze beinhaltet, die das freigelegte, vergrabene SCS ablöst. Die Schutzschicht, die möglicherweise von dem letzten Schritt vorhanden ist, wird die Vorderseite schützen. Rückseitenätzen des Wafers 10 ist in diesem Verfahren möglich, wegen der Verwendung von verschiedenen Materialien für die Substratschicht 14 (die aus Polysilizium gemacht ist) und der Geräteschicht 12 (die aus Silizium-Einkristall gemacht ist). Dies ermöglicht es, dass das Substrat weggeätzt wird, ohne dass die Rückseite der Geräteschicht weggeätzt wird, und erlaubt es, dass beide Seiten der Geräteschicht verwendet werden, um verschiedene mechanische und optische Komponenten herzustellen, wie z.B. der gezeigte zweiseitige Spiegel.
  • Um das zweiseitige Gitter 204 herzustellen, wird eine Deckschicht aus 0,1 Mikrometer Metall 62 auf der Rückseite des Wafers abgeschieden, um die Rückseite des Spiegels zu metallisieren. Das Metall wird auf die Rückseite des Wafers gesputtert; geeignete Metalle für die Metallisierung der Rückseite schließen all die Metalle ein, die für die Vorderseitenschicht 60 verwendet wurden. Wenn die Komponente, deren Rückseite metallisiert werden soll, Löcher hat, die durch die Geräteschicht hindurchgehen, muss das Rückseitenmetall sorgfältiger abgeschieden werden, um sicherzustellen, dass das Metall nicht durch die Löcher fließt und die Qualität der vorderen Oberfläche des Gerätes ruiniert. Dies ist bei optischen Komponenten besonders wichtig, wo die Vorderseitenfläche eine nahezu perfekte optische Qualität aufweisen muss und wo kein Durchfluss von der Rückseite zur Vorderseite toleriert werden kann. Ein effektiver Weg, dieses Problem des Metallflusses durch die Vorderseitenfläche anzusprechen, ist es, den Wafer zu kippen, während das Metall auf die Rückseite gesputtert wird; dies verhindert den Durchfluss des Metalls. Alle freigelegten Löcher in der SCS-Schicht 12 müssen Klein gehalten werden (ungefähr 2 Mikrometer) um zu vermeiden, dass gesputtertes Metall den ganzen Weg durch den Wafer wandert. Dieselbe Technik kann verwendet werden, wenn Metall auf die Vorderseite des Wafers gesputtert wird, wenn eine zweiseitige optische Komponente benötigt wird.
  • Die Metallisierung der Rückseite einer Komponente, wie z.B. das Gitter 204, hat verschiedene Vorteile. Unter anderem hilft die Rückseitenmetallisierung beim Ablösen der Komponente, wenn sie fertig ist. Wenn sie auf einem einseitigen optischen Gerät, wie z.B. einem Spiegel, verwendet wird, reduziert die Rückseitenmetallisierung die Transmission von Licht durch den Spiegel. Die Rückseitenmetallisierung hilft auch sicherzustellen, dass der ganze Reststress in dem Spiegel ausgeglichen wird, so dass das Gitter 204 nicht gestört wird. Schließlich erlaubt die Rückseitenmetallisierung die Fertigung von zweiseitigen optischen Komponenten.
  • Die 17 und 18 veranschaulichen den Wafer nach Abschluss des Verfahrens, nachdem das Gitter 204, das in den Wafer eingebaut wurde, herausgelöst wurde. Das Herauslösen kann durch irgendeines von verschiedenen Verfahren, einschließlich Standard-MUMPS-Verfahren durchgeführt werden, das einschließt (1) Abstreifen des Fotolacks durch Tränken in Aceton für 20 bis 30 Minuten unter sanfter Bewegung, (2) Ätzen in 49 % reiner HF für 2 1/2 bis 3 Minuten und Spülen in deionisiertem Wasser für 10 Minuten, oder (3) Spülen in IPA für 5 Minuten und Ausheizen des Chips bei 100 bis 110°C für 10 bis 15 Minuten.
  • Da die Herstellungstechnologie, die verwendet wird, um mikrooptoelektromechanische (MOEMS) Komponenten herzustellen, zu Herstellungshindemissen in den Dünnfilmeigenschaften führen kann, die mit dem Verfahren zusammenhängen, schließt die vorliegende Erfindung einen Herstellungsprozess für mikrooptoelektromechanische Systeme ein, der es ermöglicht, Hindemisse in der optomechanischen Eigenschaften der Dünnfilmstrukturen zu überwinden. Die Schlüsselneuerung, diese Dünnfilmeigenschaften zu überwinden, ist, Silizium auf Isolator-(SOI)-Wafer als Startsubstrat in einem Oberflächen-Mikrobearbeitungsverfahren (siehe 1) zu verwenden. SOI ist eine gattungsmäßige Bezeichnung, die sich auf eine Struktur bezieht, in der eine Siliziumschicht durch ein dielektrisches Material unterstützt ist. In dieser Ausführungsform weist eine Siliziumgerteschicht, die auf einem konventionellen Siliziumträgerwafer gebondet ist, eine SiO2-Dünnfilmschicht an seiner Schnittstelle auf. Dies erlaubt es, kritische optische und elektronische Komponenten in einer Silizium-Einkristall-Geräteschicht herzustellen, die von dem Trägerwafer durch Ätzen des Oxids an der Schnittstelle zwischen der Geräteschicht und dem Substrat abgelöst werden kann.
  • Die Oxidschicht an der Schnittstelle kann auch verwendet werden als Rückseitenätzstoppschicht zum Ablösen optischer Komponenten, wie z.B. einem Spiegel, der keine Ätzlöcher enthalten darf. Die Geräteschicht hat eine benutzerspezifische Dicke, die geeignet ist für eine gegebene Anwendung und hat ausgezeichnete und reproduzierbare elektrische und Dünnfilmeigenschaften. Sowohl die Rückseite als auch die Vorderseite der Geräteschicht wird poliert und solche optische Elemente, die in dieser Schicht hergestellt wurden, erfordern keine zusätzlichen Nachbearbeitungstechniken durch chemisch-mechanisches Polieren (CMP), um einen Oberflächenzustand in optischer Qualität zu erreichen. Da die Geräteschicht Silizium-Einkristall ist, weist sie keinen intrinsischen Stress oder Stressgradienten bei Abwesenheit von Dünnfilmbeschichtungen auf. Da sie dicker gemacht werden können als konventionelle, mit chemischer Dampfabscheidung (CVD) abgeschiedene Dünnfilme, haben optische Komponenten, die in dieser Schicht hergestellt wurden, minimale Störungen, nachdem Dünnfilme abgeschieden wurden, wie z.B. Aluminium, um die Oberflächenreflektivität zu erhöhen, oder dielektrische Dünnfilme, um die Oberflächenreflektivität zu vermindern. Die zusätzliche Dicke ist auch wichtig, Störungen für dynamisch angetriebene optische Elemente zu minimieren.

Claims (10)

  1. Mikromechanische oder mikropotomechanische Struktur (200), die durch ein Verfahren hergestellt wird, das folgende Schritte umfasst: Strukturieren und selektives Ätzen von mindestens einer Komponente (204) der mikromechnischen oder mikrooptomechanischen Struktur in einer Einkristallsiliziumschicht (12), die durch eine Isolierschicht (16) von einer Substratschicht (14) eines Wafers getrennt ist; Abscheiden und Ätzen einer Polysiliziumschicht (40), über der Einkristallsiliziumschicht (12), wobei das Polysilizium beibehalten wird, das die mechanischen Elemente (56) der Struktur bildet; Wegätzen der Substratschicht (14) und der Isolierschicht (16) von einer Rückseite des Wafers, bis eine Rückseite der Einkristallsiliziumschicht (12) der mindestens einen Komponente freigelegt ist; und Metallisieren der Rückseite der Einkristallsiliziumschicht (12) in der mindestens einen Komponente (204), wobei die Rückseite diejenige Seite der Einkristallsiliziumschicht ist, die am dichtesten bei der Isolatorschicht (16) liegt, bevor die Struktur gelöst wird; und Lösen der gebildeten Struktur.
  2. Struktur nach Anspruch 1, worin das selektive Ätzen des Einkristallsiliziums (12) photolithographisches Strukturieren und Trockenätzen der Einkristallsiliziumschicht (12) umfasst
  3. Struktur nach Anspruch 1, worin die Isolationsschicht (16) eine Oxidschicht ist
  4. Struktur nach Anspruch 3, worin das Metall aus der Gruppe bestehend aus Gold, Aluminium, Chrom und Platin ausgewählt wird.
  5. Verfahren zur Herstellung einer mikromechanischen oder mikrooptomechanischen Struktur (200) in einem Wafer, der eine Einkristallsiliziumschicht (12) umfasst, die über eine Isoierschicht (16) an eine Substratschicht (14) gebondet ist, das folgende Schritte umfasst: Strukturieren und selektives Ätzen von mindestens einer Komponente (204) der mikromechanischen oder mikrooptomechanischen Struktur in der Einkristallsiliziumschicht (12); photolithographisches Strukturieren und Ätzen der selektiv geätzten Einkristallsiliziumschicht (12) und der Isolationsschicht (16), Abscheiden und Strukturieren einer Polysiliziumschicht (40) über der Einkristallsiliziumschicht (12); Metallisieren einer Rückseite der Einkristallsiliziumschicht (12) in der mindestens einen Komponente (204), wobei die Rückseite auf der Seite der Einkristallsiliziumschicht (16) liegt, die am nächsten zur Isolationsschicht liegt, bevor die Struktur gelöst wird; und Lösen der gebildeten Struktur.
  6. Verfahren nach Ansprach 5, worin das selektive Ätzen der Einkristallsiliziumschicht (12) photolithographisches Strukturieren und Trockenätzen der Einkristallsiliziumschicht umfasst.
  7. Verfahren nach Anspruch 5, worin die Isolationsschicht (16) eine Oxidschicht ist.
  8. Verfahren nach Anspruch 5, worin das Metallisieren der Rückseite der mindestens einen Komponente folgendes umfasst: Wegätzen der Substratschicht (14) und des Isolators (16) von einer Rückseite des Wafers, bis eine Rückseite der Einkristallsiliziumschicht (12) der mindestens einen Komponente (204) freigelegt ist und Abscheiden einer Metallschicht (62) auf die freigelegte Rückseite der Einkristallsiliziumschicht der mindestens einen Komponente.
  9. Verfahren nach Anspruch 8, worin das Metall (62) aus der Gruppe bestehend aus Gold, Aluminium, Chrom und Platin ausgewählt wird.
  10. Verfahren nach Anspruch 5, das weiterhin folgendes umfasst Abscheiden einer PSG-Schicht (46) auf der Polysiliziumschicht (40) vor dem Strukturieren der Polysiliziumschicht (40); Strukturieren der PSG-Schicht (46) und der Polysiliziumschicht (40); Abscheiden einer Schutzoxidschicht auf der Einkristallsiliziumschicht (12) vor dem Lösen der gebildeten mikrooptischen Struktur.
DE60128437T 2000-11-27 2001-11-27 Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung Expired - Lifetime DE60128437T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/724,515 US6506620B1 (en) 2000-11-27 2000-11-27 Process for manufacturing micromechanical and microoptomechanical structures with backside metalization
US724515 2000-11-27

Publications (2)

Publication Number Publication Date
DE60128437D1 DE60128437D1 (de) 2007-06-28
DE60128437T2 true DE60128437T2 (de) 2008-01-17

Family

ID=24910722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60128437T Expired - Lifetime DE60128437T2 (de) 2000-11-27 2001-11-27 Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung

Country Status (4)

Country Link
US (2) US6506620B1 (de)
EP (1) EP1211219B1 (de)
JP (1) JP3986048B2 (de)
DE (1) DE60128437T2 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
JP2003023067A (ja) * 2001-07-09 2003-01-24 Tokyo Electron Ltd ビアメタル層の形成方法およびビアメタル層形成基板
US6660564B2 (en) * 2002-01-25 2003-12-09 Sony Corporation Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby
US7763947B2 (en) * 2002-04-23 2010-07-27 Sharp Laboratories Of America, Inc. Piezo-diode cantilever MEMS
US6680240B1 (en) * 2002-06-25 2004-01-20 Advanced Micro Devices, Inc. Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
JP4427989B2 (ja) * 2003-07-22 2010-03-10 富士ゼロックス株式会社 微小構造体の製造方法
US7067355B2 (en) * 2004-05-26 2006-06-27 Hewlett-Packard Development Company, L.P. Package having bond-sealed underbump
US7162112B2 (en) * 2004-11-23 2007-01-09 Xerox Corporation Microfabrication process for control of waveguide gap size
US9164051B2 (en) 2005-04-06 2015-10-20 Bioscale, Inc. Electrically responsive device
KR101245296B1 (ko) * 2005-04-06 2013-03-19 바이오스케일, 아이엔씨. 전기 응답 디바이스
US7749445B2 (en) * 2005-05-02 2010-07-06 Bioscale, Inc. Method and apparatus for analyzing bioprocess fluids
US7611908B2 (en) * 2005-05-02 2009-11-03 Bioscale, Inc. Method and apparatus for therapeutic drug monitoring using an acoustic device
US7648844B2 (en) * 2005-05-02 2010-01-19 Bioscale, Inc. Method and apparatus for detection of analyte using an acoustic device
US7300631B2 (en) * 2005-05-02 2007-11-27 Bioscale, Inc. Method and apparatus for detection of analyte using a flexural plate wave device and magnetic particles
WO2007127107A2 (en) * 2006-04-21 2007-11-08 Bioscale, Inc. Microfabricated devices and method for fabricating microfabricated devices
US20080121042A1 (en) * 2006-11-27 2008-05-29 Bioscale, Inc. Fluid paths in etchable materials
US7999440B2 (en) * 2006-11-27 2011-08-16 Bioscale, Inc. Micro-fabricated devices having a suspended membrane or plate structure
US7851333B2 (en) * 2007-03-15 2010-12-14 Infineon Technologies Ag Apparatus comprising a device and method for producing it
WO2009033056A1 (en) * 2007-09-06 2009-03-12 Bioscale, Inc. Reusable detection surfaces and methods of using same
US20090088618A1 (en) 2007-10-01 2009-04-02 Arneson Michael R System and Method for Manufacturing a Swallowable Sensor Device
EP2060534A1 (de) * 2007-11-16 2009-05-20 Nivarox-FAR S.A. Mikromechanisches Bauteil aus Silizium-Metall-Verbundmaterial und Verfahren zu dessen Herstellung
US8242591B2 (en) 2009-08-13 2012-08-14 International Business Machines Corporation Electrostatic chucking of an insulator handle substrate
US20130115754A1 (en) * 2011-11-07 2013-05-09 Jing Chen Micro machining method for a substrate on an underlay
US8765582B2 (en) * 2012-09-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for extreme ultraviolet electrostatic chuck with reduced clamp effect
US9564357B2 (en) * 2014-01-24 2017-02-07 Taiwan Semiconductor Manufacturing Company Limited Method of forming semiconductor device using etch stop layer
WO2021173191A1 (en) * 2020-02-24 2021-09-02 Purdue Research Foundation Microstructurally engineered perovskite gas sensor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6149190A (en) 1993-05-26 2000-11-21 Kionix, Inc. Micromechanical accelerometer for automotive applications
DE4318466B4 (de) 1993-06-03 2004-12-09 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Sensors
US5476819A (en) 1993-07-26 1995-12-19 Litton Systems, Inc. Substrate anchor for undercut silicon on insulator microstructures
US5589083A (en) 1993-12-11 1996-12-31 Electronics And Telecommunications Research Institute Method of manufacturing microstructure by the anisotropic etching and bonding of substrates
US5645684A (en) 1994-03-07 1997-07-08 The Regents Of The University Of California Multilayer high vertical aspect ratio thin film structures
US5660680A (en) 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
US5484073A (en) 1994-03-28 1996-01-16 I/O Sensors, Inc. Method for fabricating suspension members for micromachined sensors
US5569355A (en) 1995-01-11 1996-10-29 Center For Advanced Fiberoptic Applications Method for fabrication of microchannel electron multipliers
US6084257A (en) 1995-05-24 2000-07-04 Lucas Novasensor Single crystal silicon sensor with high aspect ratio and curvilinear structures
SE9502258D0 (sv) 1995-06-21 1995-06-21 Pharmacia Biotech Ab Method for the manufacture of a membrane-containing microstructure
DE19603829A1 (de) 1996-02-02 1997-08-07 Daimler Benz Ag Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium
US6074890A (en) 1998-01-08 2000-06-13 Rockwell Science Center, Llc Method of fabricating suspended single crystal silicon micro electro mechanical system (MEMS) devices
US5853960A (en) 1998-03-18 1998-12-29 Trw Inc. Method for producing a micro optical semiconductor lens
US6117344A (en) 1998-03-20 2000-09-12 Borealis Technical Limited Method for manufacturing low work function surfaces
US6002507A (en) 1998-12-01 1999-12-14 Xerox Corpoation Method and apparatus for an integrated laser beam scanner
US6014240A (en) 1998-12-01 2000-01-11 Xerox Corporation Method and apparatus for an integrated laser beam scanner using a carrier substrate
US6238581B1 (en) 1998-12-18 2001-05-29 Eastman Kodak Company Process for manufacturing an electro-mechanical grating device
US6379989B1 (en) * 1998-12-23 2002-04-30 Xerox Corporation Process for manufacture of microoptomechanical structures
US6362512B1 (en) * 1998-12-23 2002-03-26 Xerox Corporation Microelectromechanical structures defined from silicon on insulator wafers
US6275320B1 (en) * 1999-09-27 2001-08-14 Jds Uniphase, Inc. MEMS variable optical attenuator
US6535318B1 (en) * 1999-11-12 2003-03-18 Jds Uniphase Corporation Integrated optoelectronic devices having pop-up mirrors therein and methods of forming and operating same
US20020046985A1 (en) * 2000-03-24 2002-04-25 Daneman Michael J. Process for creating an electrically isolated electrode on a sidewall of a cavity in a base
AU2001286745A1 (en) * 2000-08-27 2002-03-13 Corning Intellisense Corporation Magnetically actuated micro-electro-mechanical apparatus and method of manufacture
US6388789B1 (en) * 2000-09-19 2002-05-14 The Charles Stark Draper Laboratory, Inc. Multi-axis magnetically actuated device
US6479311B1 (en) * 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with pre-applied patterning
US6479315B1 (en) * 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step

Also Published As

Publication number Publication date
EP1211219B1 (de) 2007-05-16
DE60128437D1 (de) 2007-06-28
US20020192852A1 (en) 2002-12-19
EP1211219A3 (de) 2004-06-16
EP1211219A2 (de) 2002-06-05
JP3986048B2 (ja) 2007-10-03
US6506620B1 (en) 2003-01-14
JP2002283297A (ja) 2002-10-03

Similar Documents

Publication Publication Date Title
DE60128437T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung
DE60128529T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Freilegen von einkristallinem Silizium
US5770465A (en) Trench-filling etch-masking microfabrication technique
EP0683921B1 (de) Mikrostrukturen und einzelmask, einkristall-herstellungsverfahren
DE60215045T2 (de) Dreischichtige strahl-mems-einrichtung und diesbezügliche verfahren
DE69736792T2 (de) Mikromechanischer optischer Modulator und Verfahren zu seiner Herstellung
DE102005002967B4 (de) Verfahren zum Herstellen eines Bauelementes mit einem beweglichen Abschnitt
EP2892844B1 (de) Verfahren zur herstellung eines deckels für optische mems verpackungen
US20060054021A1 (en) Particle filter for microelectromechanical systems
US20040036133A1 (en) Particle filter for partially enclosed microelectromechanical systems
DE60313410T2 (de) Herstellung von MEMS-Bauelementen mit Spin-on-Glass
EP0418423B1 (de) Verfahren zum anisotropen Ätzen von Silizium
DE60128440T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit einem aufgebrachten Muster
DE10102993B4 (de) Herstellungsverfahren für ein mikromechanisches Bauelement
US6429034B1 (en) Method of making high aspect ratio features during surface micromachining
Hofmann et al. Monolithic three-dimensional single-crystal silicon microelectromechanical systems
CN1184498C (zh) 一种静电驱动的可调谐微型光学器件及其制作
DE102005025722A1 (de) Optische Linse mit elektrisch einstellbarer Brennweite
KR19980025599A (ko) 실리콘 미소 구조체 제조 방법
CN118033819A (zh) 高纵横比波导及其制备方法和半导体器件

Legal Events

Date Code Title Description
8364 No opposition during term of opposition