DE60313410T2 - Herstellung von MEMS-Bauelementen mit Spin-on-Glass - Google Patents

Herstellung von MEMS-Bauelementen mit Spin-on-Glass Download PDF

Info

Publication number
DE60313410T2
DE60313410T2 DE60313410T DE60313410T DE60313410T2 DE 60313410 T2 DE60313410 T2 DE 60313410T2 DE 60313410 T DE60313410 T DE 60313410T DE 60313410 T DE60313410 T DE 60313410T DE 60313410 T2 DE60313410 T2 DE 60313410T2
Authority
DE
Germany
Prior art keywords
polysilicon
layer
spin
thick
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60313410T
Other languages
English (en)
Other versions
DE60313410D1 (de
Inventor
Luc J2H 2R8 Ouellet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne Digital Imaging Inc
Original Assignee
Dalsa Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalsa Semiconductor Inc filed Critical Dalsa Semiconductor Inc
Publication of DE60313410D1 publication Critical patent/DE60313410D1/de
Application granted granted Critical
Publication of DE60313410T2 publication Critical patent/DE60313410T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Surface Treatment Of Glass (AREA)

Description

  • Diese Erfindung betrifft das Gebiet der Herstellung von Mikrobauelementen und insbesondere ein Verfahren für eine Mikrostruktur zur Verwendung bei der Herstellung von MEMS (Mikroelektromechanische Systeme)-Bauelementen.
  • MEMS-Bauelemente werden bei vielen Anwendungen wichtig. Diese Bauelemente bilden die Funktionen von vielen mechanischen Vorrichtungen auf einer mikroskopischen Skala nach. Typische Beispiele von MEMS-Bauelementen sind Mikrogyroskope, Mikrobeschleunigungsmesser, Resonanzbeschleunigungsmesser, Mikrospiegel, Mikromotoren, Mikroantriebe, optische Mikroschalter. MEMS-Bauelemente haben wenigstens eine sich bewegende Komponente, um die mechanische Funktion auszuführen.
  • Die Herstellung von MEMS-Bauelementen, bei denen wenigstens eine sich bewegende Komponente integriert ist, erfordert typischerweise die Verwendung einer spannungsarmen Polysiliziumschicht mit einem Dickenbereich zwischen 0.5 und ungefähr 40 μm. Diese muß genau mit Fotolack bemustert und in einem Trockenätzgerät präzise geätzt werden, das in der Lage ist, eine vertikale Ätzung zu erzeugen, um so das erforderliche bemusterte spannungsarme Polysilizium zu erhalten, welches von darunterliegendem Opfermaterial befreit werden kann. Unglücklicherweise hat eine Polysiliziumschicht dieser Dicke eine rauhe obere Fläche, die während der Belichtung des Fotolacks parasitäre Lichtstreuung hervorruft. Dies führt zu unkontrollierten Fotolack-Mustern und zu unkontrollierten Polysilizium-Mustern anschließend an das Ätzen des Polysiliziums. Um dieser Situation der parasitären Lichtstreuung zu begegnen, sind chemisch-mechanisches Polieren (CMP) und/oder Rückätzen des Fotolack (PEB-photoresist etch-back) der dicken Polysiliziumschicht eingesetzt worden, um die Oberflächenrauhigkeit zu verringern. Unglücklicherweise sind diese beiden Ansätze selbst mit verbleibenden Problemen behaftet:
    Die CMP-Technik führt zu unterwünschten Variationen in der Dicke des Polysiliziums über der darunterliegenden Topologie; erfordert eine zusätzlich dickere Polysiliziumschicht, die abgeschieden werden muß, um nach dem Polieren die erforderliche nomina le Dicke zu erhalten, was somit die Kosten erhöht; und erfordert teure Ausstattung und Verbrauchsmaterialien.
    Die PEB-Technik führt zu höchst unerwünschten Variationen in der Dicke des Polysiliziums über der darunterliegenden Topologie; erfordert eine dicke Polysiliziumschicht, die abgelagert werden muß, um die erforderliche nominale Dicke anschließend an das extensive Rückätzen des Fotolacks zu erreichen, was somit die Bearbeitungskosten erhöht; erfordert einen dicken Opfer-Fotolack mit hoher Viskosität, der unter Verwendung eines Fotolack-Beschichtungsgerätes und anderer Ausstattung nach dem Beschichten; aufgeschichtet und stabilisiert werden muß, und erfordert, daß der dicke stabilisierte Opfer-Fotolack mit derselben Geschwindigkeit rückgeätzt wird, wie das Poly silizium, das dicker als erforderlich ist, wobei ein optimiertes Ätzgerät verwendet wird.
  • Die Dickenvariationen beim Polysilizium und zusätzliche Bearbeitungskosten sind für viele hochpräzise und kostengünstige MEMS-Bauelemente unerwünscht, insbesondere Bauelemente, die für Automotive-Anwendungen eingesetzt werden, so wie Mikrobeschleunigungsmesser und Mikrogyroskope. Diese Bauelemente sind sehr empfindlich bezüglich der Dicke des Polysiliziums, da die Seitenwände der bemusterten dicken Polysiliziumschicht Elektroden von Präzisionskondensatoren definieren, die für Antriebs- und/oder Abfühlelemente verwendet werden.
  • Die gut charakterisierten elektrischen, thermischen, chemischen und mechanischen Eigenschaften von Silizium ermöglichen es, daß dickes Polysilizium der Hauptbaublock der meisten MEMS-Bauelemente ist, die heutzutage hergestellt werden.
  • Dickes Polysilizium erlaubt es, daß mechanische Strukturen die in der Größenordnung einiger Tausend Mikrometer liegen, übergroße Abstände von ihrem darunterliegenden Opfermaterial abgelöst werden, und als Millimeter lange Mikrobrücken abhängen, die als Bewegungssensoren für Beschleunigungsmesser oder Mikrogyroskope wirken. Ein Beispiel eines solchen Mikrogyroskops ist im US-Patent Nr. 5 955 668 mit dem Titel 'Multi-element micro-gyro (Mikrogyroskop mit mehreren Elementen)' beschrieben, das hierin durch Bezugnahme aufgenommen ist.
  • Unglücklicherweise nimmt die Oberflächenrauhigkeit bei Polysilizium schnell mit der abgeschiedenen Dicke des Polysiliziums zu, und die sich daraus ergebende Lithografie des Fotolacks ist nicht ohne Probleme.
  • 1 zeigt die typische sich ergebende Oberflächenrauhigkeit, die mit verschiedenen Dicken von Polysilizium verbunden ist, das aus der thermischen Zersetzung von Silan bei 620°C abgeschieden worden ist. Die Oberflächenrauhigkeit wird durch Rasterkraftmikroskopie (AFM – Atomic forced microscopy) gemessen. Dies zeigt, daß dickeres Polysilizium mit einer rauheren Oberfläche verbunden ist. Unglücklicherweise ist dickeres Polysilizium auch für hochleistungsfähige MEMS-Bauelemente erforderlich.
  • Das Bemustern des Fotolacks mit Präzision ist auf dickem Polysilizium schwierig, da seine rauhe Oberfläche aus einer Vielzahl von Pyramiden zusammengesetzt ist, die als Mikrospiegel wirken, welche Licht in unerwünschte Richtungen reflektieren.
  • 2 zeigt eine typische dreidimensionale Textur der Oberfläche einer 11 μm dicken Polysiliziumschicht. Dies zeigt, daß diese Oberfläche durch eine Anzahl von Pyramiden mit zufälliger Höhe bis hinauf zu 1.5 μm oder mehr bedeckt ist.
  • Parasitäre Lichtreflexion auf die Oberfläche dieser zufällig geformten Pyramiden bewirkt nach dem Belichten und der Entwicklung unerwünschte, zufällig geformte Fotolackmuster.
  • 3 zeigt den Mechanismus, durch den zufällig geformte Polysiliziumlinien gebildet werden, wenn Fotolack über einem dicken Polysilizium mit einer rauhen Oberfläche belichtet wird. Man wird sehen, daß die parasitäre Lichtreflexion auf den Seiten der gebildeten Pyramiden, die die rauhe Oberfläche dicker Polysiliziumschichten von MEMS-Bauelementen bilden, zu zufälligen Fotolacklinien und zufällig geätzten Polysiliziumlinien führt. Zwei Techniken sind entwickelt worden, um dieses Problem der Fotolithografie bei der Herstellung von MEMS-Bauelementen auszuschalten.
  • Die erste Technik ist in dem US-Patent Nr. 5 937 275 mit dem Titel 'Method of producing acceleration sensors (Verfahren zum Herstellen von Beschleunigungssensoren)' offenbart, dessen Inhalt hierin durch Bezugnahme aufgenommen ist. Diese Technik ist in 4 gezeigt. Ein Rückätzprozeß für den Fotolack (PEB) wird verwendet, um die Oberflächenrauhig keit des dicken Polysiliziums zu beseitigen. Die folgende Abfolge von Schritten muß wenigstens einmal und bevorzugt zweimal ausgeführt werden, um die Oberflächenrauhigkeit der dicken abgelagerten Polysiliziumschicht so ausreichend zu verringern, daß kontrollierte Polysiliziummuster nach einem Ätzen durch die Fotolackmaske erzeugt werden.
    • a) Abscheiden einer dicken Polysiliziumschicht, was zu einer rauhen Oberfläche führt;
    • b) Beschichten mit einer dicken Fotolackschicht, was somit eine glatte obere Fläche erzeugt;
    • c) Rückätzen des Polysiliziums mit derselben Geschwindigkeit wie den Fotolack, was somit die Oberflächenrauhigkeit des Polysiliziums verringert;
    • d) Entfernen des Fotolacks.
  • Die zweite Technik ist in der folgende zitierten Referenz von Jeffry J. Sniegowski offenbart:
    'Chemical-mechanical polishing: enhancing the manufacturability of MEMS (Chemischmechanisches Polieren: Verbessern der Herstellbarkeit von MEMS)', SPIE Micromachining and Microfabrication '96 Symposium, Band 2879, Austin, TX, 14.–15. Oktober 1996, auch veröffentlicht in: 'Multi-level polysilicon surface-micromachining technology, applications and issues (Mikrobearbeitungstechnologie von Polysiliziumoberflächen auf mehreren Ebenen, Anwendungen und Probleme)'ASME 1996 International Mechanical Engineering Congress and Exposition, 17.–22. November 1996, Atlanta, GA.
  • Diese zweite Technik, in 6 gezeigt, umfaßt das chemisch-mechanische Polieren (CMP) dicker Polysiliziumschichten, um ihre Oberflächenrauhigkeit zu verringern und Präzisions-Fotolithografie und Bemusterung zu erlauben.
  • Wie 6 zeigt, führt die Verringerung der Oberflächenrauhigkeit des dicken Polysiliziums durch Bearbeiten seiner oberen Fläche durch eine dieser beiden Techniken des Standes der Technik (PEB oder CMP) zu mehreren Nachteilen. Das Bearbeiten der rauhen Oberflächen des dicken Polysiliziums führt zu einer wichtigen und unerwünschten Dickenvariation des dicken Polysiliziums über darunterliegenden und mit Muster versehenen Polysiliziumschichten (A' < B' in 6). Diese darunterliegende Topologie ist in den meisten Fällen unver meidbar, da die meisten MEMS-Bauelemente untergelete Polysiliziummuster umfassen, die als elektrische Verbindungen oder mechanische Elemente verwendet werden. Diese Dickenvariation hat einen unerwünschten starken Einfluß auf die Gestaltung der MEMS-Bauelemente, da das Ändern des untergelegten Layouts zu einer Dickenvariation des dicken Polysiliziums an Orten führt, an denen Variationen nicht akzeptabel sind.
  • Eine besonders dicke Schicht Polysilizium muß abgeschieden werden, da ihre anfängliche Dicke (als A = B in 6 bezeichnet) nach dem PEB oder CMB wesentlich auf eine viel kleinere endgültige Dicke (in 6 als A' < B' bezeichnet) verringert ist.
  • PEB erfordert, daß ein dickerer Opfer-Fotolack einmal und möglicherweise mehr als einmal mit derselben Geschwindigkeit rückgeätzt wird wie das Polysilizium, das dicker als erforderlich ist, wobei ein Ätzgerät verwendet wird, das für diese Anwendung optimiert ist, um das glatte Profil der Oberfläche des Fotolack in das rückgeätzte Polysilizium zu übertragen. CMP erfordert komplexe Bearbeitung.
  • Die lokale Variation der Dicke des dicken Polysiliziums anschließend an PEB oder CMP ist besonders wichtig in den Bereichen, in denen das bearbeitete dicke Polysilizium darunterliegende Topologie abdeckt, so wie mit Muster versehene Polysiliziumschichten und dergleichen. Abhängig von der Dicke dieser darunterliegenden Polysiliziumschichten und von den Einzelheiten der PEB- oder CMP-Technik kann die Dickenvariation sich an die nominale Dicke der Schicht selbst annähern.
  • Diese lokalen Dickenvariationen sind für viele MEMS-Bauelemente nicht akzeptabel, die kapazitiven Antrieb verwenden, so wie Mikrogyroskope, optische Schalter, Mikromotoren, Mikroantriebe und viele andere MEMS-Bauelemente, welche dickes Polysilizium als Elektrode oder mechanisches Element verwenden.
  • Ein Beispiel eines solchen MEMS, das ein gleichförmig dickes Polysilizium erfordert, ist in dem US-Patent Nr. 5 955 668 mit dem Titel 'Multi-element micro-gyro (Mikrogyroskop mit mehreren Elementen)' beschrieben, das hierin durch Bezugnahme aufgenommen ist. Das oszillierende Mikrogyroskop, das in diesem Patent beschrieben ist, ist in 7 gezeigt. Es erfordert kapazitives Treiben der Oszillation und kapazitives Abfühlen der orthogonalen Oszillation, die durch den Coriolis-Effekt erzeugt wird, der im Fall einer Drehung des Mikrogy roskops entsteht. Die Kondensatoren, die für das Treiben der Oszillation verwendet werden, sind durch die Kombination einer festen vertikalen Anregungselektrode aus dickem Polysilizium und einem freigegebenen benachbarten dicken Polysilizium, das der vertikalen Elektrode antwortet, gebildet. Die Kapazität des Kondensators für das Treiben der Oszillation wird dann zu der Fläche (d.h. Höhe) dieser beiden benachbarten dicken Polysiliziumelektroden und zu dem Oszillationsspalt (d.h. Abstand) zwischen diesen beiden benachbarten dicken Polysiliziumelektroden in bezug gesetzt. Jegliche Variation der lokalen Dicke des dicken Polysiliziums führt zu einer unterwünschten Variation im Kapazitätswert und in der Leistung des Bauelements. Ähnlich kann jegliche Variation der Linienbreiten des dicken Polysiliziums und der Abstände, die sich aus der parasitären Lichtreflexion auf seiner rauhen Oberfläche ergeben, zu unerwünschter Variation in den Spalten zwischen diesen beiden Elektroden fuhren.
  • Die PEB- und CMP-Techniken, die verwendet werden, um die obere Fläche des dicken Polysiliziums zu bearbeiten, minimieren die Variationen der Linienbreiten und Abstände des dicken Polysiliziums und stellen somit reproduzierbare Linienbreiten und Abstände des geätzten Polysiliziums sicher. Unglücklicherweise verhindern diese Techniken nicht die lokalen Variationen der lokalen Dicke des dicken Polysiliziums und führen somit zu unerwünschten Variationen bei den Antriebs- und Abfühl-Kondensatoren und zu unerwünschten Variationen in der Antriebsleistung.
  • Der Prozeß, der im US-Patent Nr. 5 364 818 mit dem Titel 'SOG with moisture resistant protective capping layer (SOG mit feuchtigkeitsbeständiger schützender Deckschicht)', dessen Inhalt hierin durch Bezugnahme aufgenommen sind, beschrieben ist, ist verwendet worden, um Polysilizium- und Aluminiumlegierungsverbindungen in Dielektrika bei CMOS- und anderen Halbleiterbauteilen zu nivellieren.
  • Der Artikel von P. Lange u.a. mit dem Titel 'Thick polycrystalline silicon for surfacemicromechanical applications: Deposition, structuring and mechanical characterization (Dickes polykristallines Silizium für mikromechanische Oberflächenanwendungen: Abscheidung, Strukturierung und mechanische Kennzeichnung)', SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A. LAUSANNE, CH, Band 54, Nr. 1–3, 1. Juni 1996, Seiten 674–678, offenbart ein Verfahren zum Tiefenätzen von Polysilizium, wobei eine harte Maske verwendet wird, die wiederum durch Reduktionslithografie bemustert ist.
  • Gemäß der Erfindung wird eine vorläufige planarisierende Schicht, bevorzugt aus Spin-On-Glas (SOG) zwischen den Fotolack und die darunterliegende dicke Polysiliziumschicht, die bemustert werden soll, eingefügt, um parasitäre Lichtstreuung von der darunterliegenden rauhen Fläche des dicken Polysiliziums zu verhindern. Dies erlaubt eine einfache und verzeihende Präzisionsbemusterung des darunterliegenden dicken Polysiliziums ohne die damit verbundene Variation der Dicke des Polysiliziums, da die obere Fläche des dicken Polysiliziums weder rückgeätzt noch poliert werden muß. Diese Technik kann zu kostengünstigeren und leistungsfähigeren MEMS-Bauelementen führen.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zum Bilden einer geätzten Struktur zur Verwendung bei der Herstellung eines MEMS-Bauelementes zur Verfügung gestellt, das das Abscheiden einer voluminösen Schicht, die zur Oberflächenrauhigkeit neigt, und das Durchführen einer Tiefenätzung in die voluminöse Schicht durch eine Fotolackmaske, um einen tiefen Graben zu bilden, umfaßt, dadurch gekennzeichnet, daß wenigstens eine Schicht aus planarisierendem Spin-On-Material auf der voluminösen Schicht unter der Fotolackmaske vorgesehen wird, das planarisierende Spin-On-Material unter den belichteten Bereichen der Fotolackmaske weggeätzt wird und der tiefe Graben durch Tiefenätzen in die voluminöse Schicht durch die belichteten Bereiche der Fotolackmaske und die wenigstens eine planarisierende Schicht gebildet wird.
  • Die Erfindung offenbart den neuen Einsatz einer oder mehreren Schichten aus SOG als ein glättendes Material direkt auf eine voluminöse Schicht, bevorzugt Polysilizium, aufgeschichtet, deren Dicke größer ist als 0.5 μm, um ihre mikroskopische Rauhigkeit zu verringern und das präzise Belichten von Fotolack zu erlauben, der direkt auf dem SOG aufgetragen ist, um die präzise Lithografie des darunterliegenden dicken Polysiliziums zu erreichen, das bei der Herstellung von MEMS-Bauelementen verwendet wird. Obwohl Polysilizium als die voluminöse Schicht bevorzugt ist, könnte die Erfindung bei anderen Materialien angewendet werden, die für die Herstellung von MEMS-Bauelementen geeignet sind. Das Polysilizium sollte normalerweise eine Dicke in dem Bereich von 0.5 μm bis 100 μm haben.
  • Das zeitweilig vorliegende SOG verhindert parasitäre Lichtstreuung von der Barunterliegenden rauhen Oberfläche des dicken Polysiliziums und erlaubt die einfache und verzeihende Präzisionsbemusterung des darunterliegenden dicken Polysiliziums ohne die damit verbunden Variation der Dicke des Polysiliziums, da die obere Fläche des dicken Polysiliziums bei die sem SOG-Ansatz weder zurückgeätzt noch poliert wird, was somit zu kostengünstigeren und leistungsfähigeren MEMS-Bauelementen führt.
  • Das SOG ist bevorzugt ein mit Phosphor dotiertes Spin-On-Silikatglas, obwohl andere geeignete Materialien benutzt werden können.
  • Die Erfindung wird nun lediglich beispielhaft in weiteren Einzelheiten mit Bezug auf die begleitenden Zeichnungen beschrieben, wobei:-
  • 1 eine Auftragung von Rasterkraftmikroskopiemessungen der Oberflächenrauhigkeit von unterschiedlich dickem Polysilizium ist;
  • 2 eine typische dreidimensionale Textur der Oberfläche eines 11 μm dicken Polysiliziums zeigt, gemessen durch Rasterkraftmikroskopie;
  • 3 eine Querschnittsansicht ist, die die Bildung von zufällig geformten Polysiliziumlinien zeigt, wenn Fotolack über Polysilizium mit rauher Oberfläche belichtet wird;
  • 4 ein Beispiel des Einsatzes des Rückätzpolierens des Fotolacks bei dickem Polysilizium bei der Herstellung von Beschleunigungssensoren ist ( US-Patent 4 937 275 der Robert Bosch GmbH);
  • 5 ein Beispiel des Einsatzes des chemisch-mechanischen Polierens von dickem Polysilizium bei der Herstellung von MEMS-Bauelementen ist (Jeffry J. Sniegowski, Sandia National Laboratories, 1996);
  • 6 die unterwünschten Dickenvariationen von Polysilizium über darunterliegender Topologie anschließend an das Bearbeiten des Polysiliziums durch PEB oder CMP zeigt;
  • 7 ein MEMS-Mikrogyroskop veranschaulicht, welches ein gleichförmig dickes Polysilizium erfordert ( US-Patent 5 955 668 , Irvine Sensors Corporation);
  • 8 die AFM-Oberflächenrauhigkeitstatistik einer 11 μm dicken LPCVD-Polysiliziumschicht zeigt;
  • 9 die ASF-Oberflächenrauhigkeitsstatistik einer 11 μm dicken LPCVD-Polysiliziumschicht zeigt, die mit vier Schichten P-112 SOG bedeckt ist;
  • 10 die AFM-Oberflächenrauhigkeitsstatistik einer 11 μm dicken LPCVD-Polysiliziumschicht zeigt, die mit vier Schichten P-112 SOG bedeckt ist und mit dem Fotolack bedeckt ist;
  • 11 SEM-Querschnittsfotografien der Struktur aus dickem Polysilizium/SOG/Fotolack zeigt;
  • 12 ein SEM-Bild der von der Robert Bosch GmbH berichteten Seitenflächenrauhigkeit ist, die mit dem 'Bosch'-Zimmertemperaturprozeß erhalten worden ist (http://www.europractice.bosch.com/en/siliconindex.htm);
  • 13 SEM-Bilder an vier Orten und Vergrößerungen des Tiefenätzens des dicken Polysiliziums durch die Struktur aus dickem Polysilizium/SOG/Fotolack vor dem Entfernen des Fotolack zeigt;
  • 14 SEM-Bilder an vier Orten und Vergrößerungen der Tiefenätzung des dicken Polysiliziums durch die Struktur aus dickem Polysilizium/SOG/Fotolack nach dem Entfernen des Fotolacks zeigt;
  • 15 SEM-Bilder an vier Orten und Vergrößerungen des Tiefenätzens des dicken Polysiliziums durch die Struktur aus dickem Polysilizium/SOG/Fotolack nach dem Ablösen zeigt (während des Ablösens wird auch SOG entfernt); und
  • 16 SEM-Bilder der präzisen Lithografie zeigt, die unter der rauhen Oberfläche des dicken Siliziums erhalten wird, wenn die Struktur aus dickem Polysilizium/SOG/Fotolack verwendet wird, nach dem Ablösen (während des Ablösens wird auch SOG entfernt).
  • Ein typischer Prozeß zum Herstellen eines MEMS-Bauelementes erfordert wenigstens eine dicke Polysiliziumschicht, deren Dicke im Bereich zwischen 0.5 μm und 100 μm liegt. Diese dicke Polysiliziumschicht muß spannungsarm und bemustert und von ihrem Unterlagematerial befreit sein, um ihre Abfühhl- und/oder Antriebsfunktion auszuführen.
  • Zwei grundlegende Techniken werden weithin verwendet, um dicke Polysiliziumschichten abzuscheiden. Bei der ersten Technik werden die Polysiliziumschichten über einem Opferoxid in Chargen oder als einzelne Wafer in epitaxialen Reaktoren abgeschieden, die bei Temperaturen im Bereich zwischen 1000 und 1200°C betrieben werden, aus Gasmischungen, die entweder Dichlorsilan oder Trichlorsilan, Phosphin, Wasserstoff und weitere Gase enthalten. Diese Technik führt zu Polysilizium mit sehr rauher Oberfläche auf dem Opferoxid.
  • Bei der zweiten Technik wird die chemische Gasphasenabscheidung bei niedrigem Druck, LPCVD – Low Pressure Chemical Vapour Deposition mit vertikalen oder horizontalen Rohren, die bei Temperaturen im Bereich von 560°C und 640°C betrieben werden, verwendet, aus Gasmischungen, welche Silan, Phosphin und weitere Gase enthalten. Bei einer hohen Abscheidegeschwindigkeit und einer Temperatur an dem oberen Ende des Bereichs erzeugt diese Technik eine dicke Polysiliziumschicht mit einer rauhen Oberfläche. Bei einer geringeren Abscheidegeschwindigkeit und einer Temperatur an dem unteren Ende des Bereichs erzeugt diese Technik eine dicke amorphe Siliziumschicht mit einer geringeren Oberflächenrauhigkeit. Dickes Polysilizium wird in allen Fällen anschließend an eine Spannungsentlastung bei einer Temperatur von mehr als ungefähr 1000°C erhalten.
  • Es ist Tatsache, daß für beide grundlegenden Techniken die Oberflächenrauhigkeit um so größer ist, je dicker das dicke Polysilizium ist. Diese Oberflächenrauhigkeit verbietet die Verwendung gesteuerter Lithografie auf dem dicken Polysilizium.
  • Bei einem Beispiel wurde die Oberflächenrauhigkeit verringert, indem eine Schicht aus Accuglas P-112A SOG verwendet wurde.
  • 8 zeigt die AFM-Oberflächenrauhigkeitsstatistik für ein 11 μm dickes Polysilizium, das mittels LPCVD abgeschieden worden ist. Man sieht aus 8, daß eine Schicht mit einer RMS-Oberflächenrauhigkeit von ungefähr 0.19 μm mit einer zufälligen Verteilung von Pyramiden verbunden ist, einige so hoch wie 1.46 μm. Eine abgetastete geometrische Oberfläche mit einer nominalen Fläche von 225 μm2 hat aufgrund des Vorhandenseins der Pyramiden tatsächlich eine 29 % größere physikalische Oberfläche von 291 μm2. Diese rauhe Oberfläche ist für Lichtstreuung anfällig und wird zu einem rauhen Fotolack und dicken Polysiliziumlinien führen.
  • 9 zeigt die AFM-Oberflächenrauhigkeitsstatistik für denselben Wafer aus 11 μm dickem Polysilizium, das bei 3000 Upm mit vier Schichten eines Phosphosilikatpolymers beschichtet wurde, das Accuglas P-112A genannt wird und von Honywell International erhältlich ist. Man wird beobachten, daß diese vier Schichten aus SOG die RMS-Oberflächenrauhigkeit von 0.19 μm auf ungefähr 0.05 μm und die maximale Höhe der Pyramiden von 1.46 μm auf 0.55 μm verringert haben. Darüberhinaus ist die physikalische Oberfläche der geometrischen Oberfläche mit 225 μm von 291 μm2 auf 229 μm2 verringert worden, d.h. sie ist nur 1.78 % größer als die geometrische Oberfläche. Diese viel glattere Fläche, die mit dem SOG erhalten worden ist, sollte dann frei von parasitärer Lichtstreuung sein und sollte zu einer gut kontrollierten Litografie von Fotolack und dickem Polysilizium führen.
  • 10 zeigt die AFM-Oberflächenrauhigkeitsstatistik für denselben Wafer aus 11 μm dickem Polysilizium, beschichtet mit Accuglas P-112A und mit einem 2 μm dicken Fotolack. Man sieht, daß die RMS-Oberflächenrauhigkeit von ungefähr 0.19 μm weiter auf ungefähr 0.017 μm verringert worden ist, und daß die maximale Höhe der Pyramiden von 1.46 μm weiter auf vernachlässigbare 0.097 μm verringert worden sind. Wichtiger ist, daß eine physikalische Oberfläche einer 625.00 μm2 großen geometrischen Oberfläche weiter auf nur 625.02 μm2 verringert worden, sie ist somit nur 0.004 % größer als die geometrische Oberfläche. Diese extrem glatte Fläche sollte frei von parasitärer Lichtstreuung sein und sollte zu einer gut kontrollierten Litografie von Fotolack und dickem Polysilizium führen.
  • 11 zeigt zwei Rasterelektronenmikroskop-, SEM-, Querschnitte der Struktur aus (11 μm dickem Polysilizium/vier Schichten Accuglas P-112A/2 μm dickem Fotolack). Es ist deutlich, daß die SOG-Schicht mit geringem Reflexionsvermögen die Seiten der hochreflektierenden Pyramiden auf eine leicht gewellte Oberfläche verringert haben, die viel weniger für parasitäre Lichtstreuung anfällig ist. Die Kombination aus einer SOG-Grenzfläche mit niedrigem Reflexionsvermögen mit der unteren Fläche des Fotolacks und einer viel glatteren Grenzfläche erlaubt eine Belichtung des Fotolacks frei von parasitärer Lichtstreuung und führt zu einer gut kontrollierten Lithographie von Fotolack und dickem Polysilizium.
  • Beispiel unter Verwenden eines Silizium-Tiefenätzprozesses
  • Die Demonstration der gut kontrollierten Lithografie von Fotolack und dockem Polysilizium wurde mit einem kommerziellen System durchgeführt, das bei Alcatal Vaccum Products erhältlich ist. Dieses System wird der AMS 200„I-Speeder" genannt. Es ist an der folgenden Stelle beschrieben:
    http://www.alcatelvacuumcom/alcatel_avt/download/docs/prod/doc2prod38.pdf.
  • Der Prozeß, der verwendet wurde um die Demonstration durchzuführen, wurde aus einem der drei Prozesse ausgewählt, die von Alcatal für dieses Gerät verfügbar sind, nämlich der „Bosch"-Zimmertemperaturprozeß; der kryogene Prozeß von Alcatal; und der „ungepulste" Standardprozeß.
  • Der „Bosch"-Zimmertemperaturprozeß wurde zufällig aus dieser Liste von Alcatel verfügbarer Prozesse ausgeführt, um die vertikale Silizium-Tiefenätzung der Struktur aus einer 11 μm dicken Polysiliziumschicht mit vier Schichten Accuglas P-112A/2 μm dickem Fotolack durchzuführen.
  • Der „Bosch-Zimmertemperaturprozeß, der im US-Patent Nr. 5 501 893 mit dem Titel 'Method of anisotropically etching silicon (Verfahren zum anisotropen Ätzen von Silizium)' beschrieben ist und abwechselnd ein SF6-Ätzgas und ein T4F8-Passivierungsgas verwendet, führt zu einer welligen seitlichen Siliziumnfläche so wie der, die in 12 gezeigt wird. Dies wird von der Robert Bosch GmbH in der folgenden Referenz berichtet:
    http://www.europractice.bosch.com/en/silicon/index.htm
  • Es muß dann erwartet werden, daß die Silizium-Tiefenätzung der neuen Struktur aus (11 μm dickem Polysilizium/vier Schichten Accuglas P-112A/2 μm dickem Fotolack) unter Verwendung des „Bosch"-Zimmertemperaturprozesses zu einer ähnlichen welligen seitlichen Siliziumfläche führt und daß die SOG-Schicht eine gut kontrollierte Litografie von Fotolack und dickem Polysilizium liefern sollte.
  • Demonstration der Präzisionslithografie von dickem Polysilizium unter Verwendung von Accuglas P-112A SOG
  • Anschließend an die Abscheidung mittels LPCVD wurde eine 11 μm dicke Polysiliziumschicht bei ungefähr 1100°C in Stickstoff spannungsarm gemacht, bevor sie mit Schichten aus Accuglas P-112A SOG beschichtet wurde, und dann in Stickstoff bei ungefähr 450° behandelt, bevor sie mit einer 2 μm dicken Fotolackschicht beschichtet wurde.
  • Die Fotolackschicht wird aufgetragen und belichtet, wobei ein Präzisionsmuster für das MEMS-Bauelement und ein Canon Mark IV G-Line 5X Stepper verwendet wurden. Anschließend an die Entwicklung des Fotolacks in den belichteten Flächen wurde ein trockenes Oxidätzen in einem standardmäßigen reaktiven Ionenätzgerät (RIE – Reactive Ion Etcher) Applied Materials Precision 5000 durchgeführt, um die SOG-Schicht in diesen belichteten Bereichen des Musters zu entfernen, in denen das darunterliegende dicke Polysilizium mit einem vertikalen Profil tiefengeätzt werden soll, wobei der „Bosch"-Zimmertemperaturprozeß in dem anisotropen Ätzgerät AMS 200"I-Speeder" von Alcatal verwendet wird.
  • 13 zeigt die sich ergebende Tiefenätzung des dicken Polysiliziums, wobei vier SEM-Bilder verwendet werden, die an verschiedenen Orten und mit verschiedenen Vergrößerungen aufgenommen worden sind. Der Fotolack ist noch nicht entfernt worden, und die Struktur aus (11 μm dickem Polysilizium/4 Schichten Accuglas P-112A/2 μm dickem Fotolack) ist wie geätzt gezeigt. Wie erwartet ist das Ergebnis eine extrem gut kontrollierter Lithographie von Fotolack und dickem Polysilizium mit der charakteristischen welligen seitlichen Silikonfläche, die auf den Seitenwänden der tiefengeätzten Muster beobachtet werden. Diese ausgezeichneten Ergebnisse zeigen, daß das SOG das Ziel erreichte und das präzise Belichten des Fotolacks und die präzise Lithografie des darunterliegenden dicken Polysiliziums erlaubte.
  • 14 zeigt die sich ergebende Tiefenätzung des dicken Polysiliziums an denselben Orten und mit denselben Vergrößerungen desselben Wafers anschließend an das Entfernen des Fotolacks. Diese Fotografien, die wieder die Struktur aus (11 μm dickem Polysilizium/4 Schichten Accuglas P-112A) zeigen, zeigen eine extrem gute kontrollierte Lithografie des dicken Polysiliziums mit der charakteristischen welligen seitlichen Silikonfläche, die auf den Seitenwänden der tiefengeätzten Muster beobachtet werden. Diese ausgezeichneten Ergebnisse zeigen wiederum, daß das SOG das Ziel erreicht hat und die präzise Belichtung des Fotolack und die präzise Lithografie des darunterliegenden dicken Polysiliziums erlaubte.
  • 15 zeigt die sich ergebende Tiefenätzung des dicken Polysiliziums an denselben Orten und mit derselben Vergrößerung desselben Wafers anschließend an das Ablösen des dicken Polysiliziums von seinem Unterlage-Opfermaterial. Diese Fotografien, die das freigesetzte 11 μm dicke Polysilizium zeigen, zeigen wieder eine extrem gut kontrollierte Lithografie des dicken Polysiliziums mit der charakteristischen welligen seitlichen Silikonoberfläche, die auf den Seitenwänden des tiefengeätzten Musters beobachtet wird. Diese ausgezeichneten Ergebnisse zeigen wieder, daß das SOG das Ziel erreichte und die präzise Belichtung des Fotolack und die präzise Lithografie des darunterliegenden dicken Polysiliziums erlaubte.
  • 15 zeigt die erreichte Lithografie auf der rauhen Oberfläche des spannungsentlasteten und freigesetzten dicken Polysiliziums. Das SOG erlaubte extrem präzise Lithografie des dicken Polysiliziums ohne jegliches Bearbeiten der Oberfläche des dicken Polysiliziums, das an allen Orten bei seiner vollen Dicke bleibt. Dieses wichtige Merkmal beseitigt die unterwünschte lokale Dickenvariation, die mit MEMS-Herstellungstechniken des Standes der Technik verbunden sind, einschließlich Rückätzen des Fotolacks und/oder chemisch-mechanischem Polieren.
  • Das Ergebnis ist ein kostengünstiger und hochleistungsfähiger MEMS-Herstellungsprozeß mit breitem Prozeßfenster, der Benutzern einen verzeihenden Satz von Gestaltungsregeln für Sensoren und Antriebe zur Verfügung stellt, da die dicke abgelegte rauhe Oberfläche des Polysiliziums nach oben ragende mikroskopische Pyramiden hat, deren Größe viel geringer ist als die typischen Abmessungen der Komponenten, die in dem abgelegten dicken Polysilizium bemustert sind.
  • Der neue Prozeß kann reproduzierbare elektrostatische Antriebe zur Verfügung stellen, da er eine viel gleichförmigere Dicke über die Abmessungen dieser typischen Komponenten hat, weil die zufällige Verteilung der Oberflächenrauhigkeit zu einer gleichförmigen mittleren Dichte der bemusterten Komponenten führt. Die vertikalen Elektroden, die durch zwei benachbarte und einander zugewandte tiefengeätzte Flächen des dicken Polysiliziums gebildet werden (überliegende oder nicht lokale Topologie) führen zu einem Kondensator mit parallelen Platten wiederholbarer Nettooberfläche und somit wiederholbarem Kapazitätswert, da der Abstand zwischen den Elektroden auch durch diesen präzisen Lithografieprozeß erhalten wird.
  • Der neue Prozeß kann auch reproduzierbare mechanische Elemente zur Verfügung stellen, da die mittlere Dicke des tiefengeätzten dicken Polysiliziums nicht durch die darunterliegende Topologie beeinflußt wird.
  • Da die Oberflächenrauhigkeit des dicken Polysiliziums mit abgeschiedener Dicke zunimmt, kann die Anzahl der Schichten aus SOG von vier (4) unterschiedlich sein und ist eine Funktion der Dicke des dicken Polysiliziums, das präzise bemustert werden soll, und der Abscheidetechnik, die verwendet wird, um sie abzuscheiden. Die Anzahl der Schichten kann so niedrig sein wie eins (1) für Polysilizium, das so dünn ist wie 0.5 μm, und so hoch wie zehn (10) oder mehr für Polysilizium so dick wie 100 μm.
  • Obwohl ein phosphordotiertes, auf Silikat basierendes Accuglas P-112A SOG bevorzugt ist, kann es durch ein unterschiedliches SOG ersetzt werden, das dünnere oder dickere Filme pro aufgebrachter Beschichtung liefert; undotierte Schichten oder Schichten, die mit anderen Elementen als Phosphor dotiert sind, methylbasierte, ethylbasierte oder andere halborganische Schichten, die mit nicht auf Silikat basierendem SOG erhalten werden.
  • Das SOG kann durch ein anderes nicht lichtempfindliches Spin-On-Material ersetzt werden, so wie ein Silsesquioxan, ein Polyimid, eine antireflektierende Spin-On-Schicht, so wie eine DARC-Schicht von Brewer Sciences oder ein organisches oder halborganisches Material, das der Belichtung des oberen Fotolacks widersteht.
  • Das Ätzen des Spin-On-Materials in den belichteten und entwickelten Bereichen könnte in einem anderen Trockenätzgerät als dem reaktiven Ionenätzgerät Applied Materials Precision 5000 durchgeführt werden oder mit Naßätzgerät durchgeführt werden.
  • Das Polysilizium, das bemustert werden soll, kann durch eine Anzahl von Techniken abgeschieden werden. Zum Beispiel kann es in einem epitaxialen Reaktor, einem horizontalen LPCVD-Rohr, einem vertikalen LPCVD-Rohr, einem PECVD-Gerät, einem MOCVD-Gerät, einem Klusterwerkzeug, einem Batchgerät oder einem Gerät für Einzelwafer abgeschieden werden.
  • Die Anzahl der Polysiliziumebenen, die mit dieser neuen Technik bemustert werden können, kann bevorzugt im Bereich zwischen eins (1) und zehn (10) liegen.
  • Das Entlasten des Polysilizium kann in unterschiedlichen Zuständen durchgeführt werden, um seine Leistung zu verbessern; oder weggelassen werden, wenn das bemusterte Polysilizium nicht abgelöst werden muß.
  • Der 2 μm dicke Fotolack könnte dünner oder dicker sein als 2 μm, bevorzugt in dem Bereich zwischen 1.0 μm und 500 μm; ein G-Linie-, I-Linie- oder Röntgenstrahlen-Fotolack sein; einen Farbstoff verwenden, um parasitäre Lichtreflexion zu minimieren; und einen Haftvermittler verwenden.
  • Das dicke Polysilizium könnte belichtet werden, indem ein 1X-, 5X-, 10X- oder 20X-, G-Linie-, I-Linie- oder Röntgenstrahlen-Belichtungsgerät verwendet wird.
  • Der 'AMS200"I-Speeder" könnte durch ein anderes Tiefenätzgerät für Silizium von Alcatel ersetzt werden, so wie den Alcatal 601E oder dergleichen; einen STS, einen Plasmatherm, ein Oxford-Instrument oder ein anderes Tiefenätzgerät für Silizium von einem anderen Hersteller.
  • Der „Bosch"-Zimmertemperaturprozeß für das Tiefenätzen von Silizium, der für diese Demonstration verwendet wurde und zu der welligen Oberfläche der seitlichen Wände des Polysilizium führt, kann durch einen anderen vertikalen Tiefenätzprozeß für Silizium ersetzt werden, so wie:
    den kryogenen Prozeß von Alcatel
    den „ungepulsten" Standardprozeß;
    irgendeinen anderen Prozeß, der eine tiefe vertikale Ätzung liefert.
  • Er könnte auch durch einen auf TMAH basierenden, einen auf KOH basierenden oder irgendeinen anderen nassen anisotropen Ätzprozeß oder ein isotropes Ätzen ersetzt werden.
  • Das MEMS ist nicht auf ein elektrostatisch angetriebenes Bauteil beschränkt, sondern könnte zum Beispiel sein: ein Mikrosensor, ein Mikroantrieb; ein mechanisches MEMS; ein elektri sches MEMS; ein thermisches MEMS; ein photonisches MEMS (MOEMS); ein biologisches MEMS (Biochip); oder eine Kombination der obigen.
  • Es wird den Fachleuten deutlich, daß viele weitere Varianten der Erfindung innerhalb des Umfangs der angefügten Ansprüche möglich sind.

Claims (12)

  1. Verfahren zum Bilden einer geätzten Struktur bei der Herstellung eines MEMS-Bauelements, welches das Abscheiden einer voluminösen Schicht, die zur Oberflächenrauhigkeit neigt, und das Durchführen einer Tiefenätzung in die voluminöse Schicht durch eine Fotolackmaske, um einen tiefen Graben zu bilden, aufweist, dadurch gekennzeichnet, daß wenigstens eine Schicht aus planarisierendem Spin-On-Material auf der voluminösen Schicht unter der Fotolackmaske vorgesehen wird, das planarisierende Spin-On-Material unter den belichteten Bereichen der Fotolackmaske weggeätzt wird und der tiefe Graben durch Tiefenätzen in die voluminöse Schicht durch die belichteten Bereiche der Fotolackmaske und die wenigstens eine planarisierende Schicht gebildet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die voluminöse Schicht Polyilizium ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das planarisierende Material Spin-On-Glas ist.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Spin-On-Glas anorganisches Spin-On-Glas ist.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Spin-On-Glas ein mit Phosphor dotiertes, auf Silikat basierendes Spin-On-Glas ist.
  6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Spin-On-Material aus der Gruppe bestehend methylbasiertem, ethylbasiertem oder anderem halborganisches Spin-On-Glas ausgewählt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die wenigstens eine Schicht aus planarisierendem Material mehrere Schichten aufweist.
  8. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Polysilizium durch eine Technik abgeschieden wird, die aus der Gruppe bestehend aus LPCVD, PECVD und MOCVD ausgewählt ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß vor dem Durchführen des Tiefenätzens eine vorgeschaltete Ätzung durchgeführt wird, um das planarisierende Material in den belichteten Bereichen der Maske zu entfernen.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das vorgeschaltete Ätzen ein trockenes Oxidätzen ist.
  11. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Dicke der Polysiliziumschicht in dem Bereich von 0.5 μm bis 100 μm liegt.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Dicke der Fotolackschicht in dem Bereich von 1.0 μm bis 500 μm liegt.
DE60313410T 2002-08-23 2003-08-22 Herstellung von MEMS-Bauelementen mit Spin-on-Glass Expired - Lifetime DE60313410T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US226189 2002-08-23
US10/226,189 US6896821B2 (en) 2002-08-23 2002-08-23 Fabrication of MEMS devices with spin-on glass

Publications (2)

Publication Number Publication Date
DE60313410D1 DE60313410D1 (de) 2007-06-06
DE60313410T2 true DE60313410T2 (de) 2008-01-31

Family

ID=31887177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60313410T Expired - Lifetime DE60313410T2 (de) 2002-08-23 2003-08-22 Herstellung von MEMS-Bauelementen mit Spin-on-Glass

Country Status (3)

Country Link
US (2) US6896821B2 (de)
EP (1) EP1400488B1 (de)
DE (1) DE60313410T2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2374944A1 (en) 1999-06-10 2000-12-21 Nigel Hacker Spin-on-glass anti-reflective coatings for photolithography
US6824879B2 (en) 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
KR20040075866A (ko) 2001-11-15 2004-08-30 허니웰 인터내셔날 인코포레이티드 포토리소그래피용 스핀-온 무반사 코팅
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
EP1852687A1 (de) * 2006-05-04 2007-11-07 Koninklijke Philips Electronics N.V. Integrierter Temperaturfühler
JP4337870B2 (ja) * 2006-12-15 2009-09-30 セイコーエプソン株式会社 Ｍｅｍｓレゾネータ及びｍｅｍｓレゾネータの製造方法
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
DE102008012384A1 (de) * 2008-03-04 2009-09-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckel für Mikro-Systeme und Verfahren zur Herstellung eines Deckels
US20090291562A1 (en) * 2008-05-20 2009-11-26 Lam Research Corporation Helium descumming
US8426233B1 (en) 2009-01-09 2013-04-23 Integrated Device Technology, Inc. Methods of packaging microelectromechanical resonators
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US9171726B2 (en) * 2009-11-06 2015-10-27 Infineon Technologies Ag Low noise semiconductor devices
CN102800574A (zh) * 2011-05-26 2012-11-28 中国科学院微电子研究所 多晶硅栅极的制造方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
EP3194502A4 (de) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxanformulierungen und beschichtungen für optoelektronische anwendungen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2017720C (en) 1990-05-29 1999-01-19 Luc Ouellet Sog with moisture-resistant protective capping layer
US5093594A (en) * 1990-06-22 1992-03-03 Massachusetts Institute Of Technology Microfabricated harmonic side-drive motors
US5254503A (en) * 1992-06-02 1993-10-19 International Business Machines Corporation Process of making and using micro mask
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5264076A (en) * 1992-12-17 1993-11-23 At&T Bell Laboratories Integrated circuit process using a "hard mask"
US5635102A (en) * 1994-09-28 1997-06-03 Fsi International Highly selective silicon oxide etching method
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
DE19526691A1 (de) * 1995-07-21 1997-01-23 Bosch Gmbh Robert Verfahren zur Herstellung von Beschleunigungssensoren
US5922619A (en) * 1996-10-29 1999-07-13 Texas Instruments Incorporated Patternless technique for building self-aligned floating gates
US5955668A (en) 1997-01-28 1999-09-21 Irvine Sensors Corporation Multi-element micro gyro
US6559040B1 (en) * 1999-10-20 2003-05-06 Taiwan Semiconductor Manufacturing Company Process for polishing the top surface of a polysilicon gate
US7064879B1 (en) * 2000-04-07 2006-06-20 Microsoft Corporation Magnetically actuated microelectrochemical systems actuator
US7078296B2 (en) * 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same

Also Published As

Publication number Publication date
EP1400488A3 (de) 2004-11-24
US6896821B2 (en) 2005-05-24
DE60313410D1 (de) 2007-06-06
EP1400488A2 (de) 2004-03-24
US20040035820A1 (en) 2004-02-26
EP1400488B1 (de) 2007-04-25
US7579622B2 (en) 2009-08-25
US20050145962A1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
DE60313410T2 (de) Herstellung von MEMS-Bauelementen mit Spin-on-Glass
DE60128437T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung
DE4338423C2 (de) Verfahren zur Herstellung von Mikrostrukturen
DE10065013B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauelements
DE102011112879B4 (de) Halbleiterherstellung
DE60128529T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Freilegen von einkristallinem Silizium
DE10328578B4 (de) Verfahren zum reaktiven Ionenätzen unter Verwendung einer Hartmaske aus einer amorphen Kohlenstoff-Wasserstoff-Schicht
DE69912376T2 (de) Verfahren zur herstellung eines halbleiterbauelements
DE69333551T2 (de) Einzelmaskenprozess zum Herstellen von Mikrostrukturen, Einkristallherstellungsverfahren
DE69615355T2 (de) Verfahren zur schaffung gleichmässiger dicke und zur kapselung von mikromechanischen anordnungen in halbleiterprozessen
EP0416165B1 (de) Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
WO2010079005A1 (en) Method for reducing tip-to-tip spacing between lines
DE60117458T2 (de) Integrierter Druckwandler
DE102008062499B4 (de) MEMS-Bauelemente und Verfahren zur Herstellung derselben
DE19859627A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015206996A1 (de) Verfahren zum Herstellen von mikroelektromechanischen Strukturen in einer Schichtenfolge und ein entsprechendes elektronisches Bauelement mit einer mikroelektromechanischen Struktur
JP2007538275A (ja) 高アスペクト比を有する回折格子構造の製造方法
EP0418423B1 (de) Verfahren zum anisotropen Ätzen von Silizium
DE10237787A1 (de) Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung
DE102013001674B4 (de) Vertikale druckempfindliche Struktur
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
WO2004016547A1 (de) Verfahren zur herstellung einer mikromechanischen vorrichtung, insbesondere einer mikromechanischen schwingspiegelvorrichtung
DE60128440T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit einem aufgebrachten Muster
DE10102993B4 (de) Herstellungsverfahren für ein mikromechanisches Bauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition