JP4427989B2 - 微小構造体の製造方法 - Google Patents

微小構造体の製造方法 Download PDF

Info

Publication number
JP4427989B2
JP4427989B2 JP2003277815A JP2003277815A JP4427989B2 JP 4427989 B2 JP4427989 B2 JP 4427989B2 JP 2003277815 A JP2003277815 A JP 2003277815A JP 2003277815 A JP2003277815 A JP 2003277815A JP 4427989 B2 JP4427989 B2 JP 4427989B2
Authority
JP
Japan
Prior art keywords
thin film
release layer
film pattern
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003277815A
Other languages
English (en)
Other versions
JP2005040900A (ja
Inventor
宏之 堀田
高幸 山田
睦也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2003277815A priority Critical patent/JP4427989B2/ja
Priority to US10/793,906 priority patent/US6890788B2/en
Publication of JP2005040900A publication Critical patent/JP2005040900A/ja
Application granted granted Critical
Publication of JP4427989B2 publication Critical patent/JP4427989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/0046Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Description

本発明は、積層造形方法によって製造される微小ギアや微細光学部品、あるいはこれらを成形する金型等の微小構造体の製造方法に関し、特に、極めて薄い膜を高い転写率で積層することができる微小構造体の製造方法に関する。
積層造形方法は、コンピュータで設計された複雑な形状の3次元物体を短納期で造形する方法として近年急速に普及している。積層造形方法により造形された3次元物体は、種々の装置の部品のモデル(プロトタイプ)として、部品の動作や形状の良否を調べるために利用される。この方法が適用される部品のサイズは、数cm以上の比較的大きな部品が多かったが、近年、精密に加工して形成される微小部品、例えば、微小ギアや微細光学部品にもこの方法を適用したいというニーズがある。この技術に関連する先行技術文献情報としては次のものがある。
特開2000−238000号公報 特開平11−28768号公報 図7〜図9は、特許文献1に記載された微小構造体の製造方法を示す。初めに、図7(a)に示すように、Siウェハからなる基板101を準備し、この基板101の表面にポリイミドからなる離型層102をスピンコーティング法により2〜5μm形成する。
次に、図7(b)に示すように、離型層102の上にスパッタリング法によりAl薄膜103を8μm着膜し、その上にレジスト104を作製し、フォトリソ工程を経て、図7(c)に示すように、A1薄膜103をエッチングして所望の微小構造体の断面形状にパターニングし、複数の薄膜パターン105a,105b,105cを形成する。この基板をドナー基板106と呼ぶ。
次に、図8に示すように、真空槽110内のx軸方向、y軸方向およびz軸回りのθ方向にそれぞれ移動するxyθステージ107上にドナー基板106を固定し、z軸方向に移動するzステージ108上にターゲット基板109を固定する。次に、xyθステージ107側のドナー基板106およびzステージ108側のターゲット基板109のそれぞれの表面にAr中性ビームからなるFAB(Fast AtomBeam)を粒子ビーム出射端111,112から照射して、ドナー基板106及びターゲット基板109の表面の酸化膜や不純物等を除去して清浄な表面にする。
次に、図9(a)に示すように、ターゲット基板109の表面と、第1の薄膜パターン105aの表面を接触させ、荷重50kgf/cm2で5分間押し付けておくと、ターゲット基板109と第1の薄膜パターン105aが強固に接合される。
次に、図9(b)に示すように、zステージ108を上昇させると、ドナー基板106上の第1の薄膜パターン105aとその下の離型層102との密着力よりも、ターゲット基板109と第1の薄膜パターン105aとの接合力の方が大きいため、第1の薄膜パターン105aは、ドナー基板106からターゲット基板109側に転写される。
次に、xyθステージ107を所定のピッチ移動させ、第1の薄膜パターン105aの位置決めと同様にして、第2の薄膜パターン105bの位置決めを図8、図9(a),(b)と同様に行い、位置決め・FAB照射・転写の各工程を繰り返すことにより、微小構造体が完成する。その後、zステージ108からターゲット基板109を取り外し、ターゲット基板109を除去することにより、必要な微小構造体が得られる。
特許文献2に記載された従来の微小構造体の製造方法は、基板上に離型層を形成し、この離型層に所定の2次元パターンを有する複数の薄膜パターンを形成した後、離型層を所定の深さエッチバックして凹部を形成し、複数の薄膜パターンを離型層から剥離し、ステージ上に積層して接合させて微小構造体を製造するものである。これによれば、基板を構成するガラスやSiウェハのかけら、あるいは金属の剥離片や微粉末等のパーティクルが基板とステージとの間に存在しても薄膜パターンとステージの面接触が妨げられることが無い。
しかしながら、従来の特許文献1においては、薄膜パターン105の膜厚が薄くなると、薄膜パターン105が離型層102の中に埋まり、ターゲット基板109の下面に対して薄膜パターン105と離型層102が同一面となり、両者に均一に荷重がかかることになる。本来の目的としては薄膜パターン105に荷重をかけることによってターゲット基板109に接合し転写することになるが、図10に示すように、薄膜パターン105の周縁部近傍の離型層102が隆起してその隆起部102aと薄膜パターン105とが同一面になることによって、薄膜パターン105にかかる荷重が不十分となり接合及び転写が不十分となる。
一方、従来の特許文献2においては、離型層のエッチバックを行ってはいるが、その目的はパーティクルによる転写歩留まりの減少を改善するための発明であるため、薄膜パターンの厚さや離型層の厚さに関わる条件が、本発明で解決しようとする条件とは異なるものである。そのため、転写工程において薄膜パターンの周縁部近傍の離型層の隆起の高さが薄膜パターンの厚さ以上となると解決できなくなる。
従って、本発明の目的は、極めて薄い膜を高い転写率で積層することができる微小構造体の製造方法を提供することにある。
本発明は、上記目的を達成するため、基板上に離型層を形成し、その上に所定の2次元パターンを有する複数の薄膜パターンを形成し、前記複数の薄膜パターンを対向基板上に順次転写を行って前記複数の薄膜パターンを積層して微小構造体を製造する微小構造体の製造方法であって、前記転写の際に前記離型層上の前記薄膜パターンに所定の圧力を付与したとき、前記薄膜パターンの周縁部近傍における前記離型層の隆起の高さが前記薄膜パターンの厚さ以上となる前記離型層と前記薄膜パターンとの組合せを用いる場合において、前記転写前に前記複数の薄膜パターンの少なくとも周縁部近傍の前記離型層を前記隆起の高さよりも大きい深さエッチバックすることを特徴とする微小構造体の製造方法を提供する。
上記構成によれば、複数の薄膜パターンの少なくとも周縁部近傍の離型層のエッチバックを行うことにより、転写工程において離型層が隆起しても、その隆起した部分が対向基板、あるいは対向基板に既に転写された薄膜パターンに接触するのを避けることができ、薄膜パターン全面に所定の圧力を付与することができる。
本発明の微小構造体の製造方法によれば、転写工程において薄膜パターンの周縁部近傍の離型層が隆起しても、その隆起した部分が対向基板、あるいは対向基板に既に転写された薄膜パターンに接触するのを避けることができるので、薄膜パターンに十分な荷重を確実にかけて転写することが可能となり、高い転写率で薄膜を積層することができる。また、極めて薄い薄膜を用いることができるので、積層方向の分解能が高くなる。
図1〜図3は、本発明の第1の実施の形態に係る微小構造体の製造方法を示す。初めに、図1(a)に示すように、Siウェハからなる基板101を準備し、この基板101の表面にポリイミド(日立化成製ポリイミドPIX3400)からなる離型層102をスピンコーティング法により後工程で形成するAl薄膜よりも厚い、例えば、2μmに形成する。
次に、図1(b)に示すように、離型層102の上にスパッタリング法により1μm以下の極薄のAl薄膜103を、例えば、0.17μm着膜し、その上にレジスト104を作製し、フォトリソ工程を経て、図1(c)に示すように、A1薄膜103をエッチングして所望の微小構造体の断面形状にパターニングし、複数の薄膜パターン105a,105b,105cを形成する。この基板をドナー基板106と呼ぶ。
次に、図1(d)に示すように、例えば、離型層102の露出している領域をエッチングして所定の深さの凹部102bを形成する。エッチングには、液体に所定時間浸す「ウェットエッチング」と、真空装置内において行う「ドライエッチング」がある。図1(d)は、ドライエッチングを行った場合を示す。このドライエッチングによれば、ドナー基板106に対してほぼ垂直にエッチング面が形成される。これに対してウェットエッチングだと、薄膜パターン105の下面にまでサイドエッチングが進んでしまうため、転写時に薄膜パターン105への荷重が十分にかからなくなる可能性がある。ただし、薄膜パターン105に要求される形状の精度によっては十分に利用することが可能である。
離形層102をエッチバックの際に用いるガスとしてはCF4とO2の混合ガスなどが代表的であり、薄膜パターン105として選択したAlなどの金属をエッチングする速度は十分に小さいため、薄膜パターン105の表面に与える影響は無いと言える。このエッチバック工程をレジストが存在する段階でドライエッチングを行った場合は、ポリイミドのエッチバックと同時にレジストパターン201の膜厚が減少することになるが、薄膜パターン105の表面はエッチングされないので影響は無い。なお、レジストを除去した後に複数の薄膜パターン105をマスクとしてエッチバックを行ってもよい。
以上のようにして図1(e)に示すドナー基板106が作製され、次の転写工程に移行する。転写工程では、図2に示すように、真空槽110内のx軸方向、y軸方向およびz軸回りのθ方向にそれぞれ移動するxyθステージ107上にドナー基板106を固定し、z軸方向に移動するzステージ108上にターゲット基板109を固定する。次に、xyθステージ107側のドナー基板106およびzステージ108側のターゲット基板109のそれぞれの表面にAr中性ビームからなるFAB(Fast AtomBeam)を粒子ビーム出射端111,112から照射して、ドナー基板106及びターゲット基板109の表面の酸化膜や不純物等を除去して清浄な表面にする。
次に、図3(a)に示すように、ターゲット基板109の表面と、第1の薄膜パターン105aの表面を接触させ、荷重50kgf/cm2で5分間押し付けておくと、ターゲット基板109と第1の薄膜パターン105aが強固に接合される。引っ張り試験で測定した接合強度は、50〜100MPaである。このときの状態を図3(b)に示す。離型層102の露出している部分には凹部102bが形成されているため、転写工程において第1の薄膜パターン105aの周縁部近傍の部分が隆起するが、その隆起部102aはターゲット基板109に接触していない。
次に、図4に示すように、zステージ108を上昇させると、ドナー基板106上の第1の薄膜パターン105aとその下の離型層102との密着力よりも、ターゲット基板109と第1の薄膜パターン105aとの接合力の方が大きいため、第1の薄膜パターン105aは、ドナー基板106からターゲット基板109側に転写される。
次に、xyθステージ107を所定のピッチ移動させ、第1の薄膜パターン105aの位置決めと同様にして、第2の薄膜パターン105bの位置決めを図2、図3(a)、図4と同様に行い、位置決め・FAB照射・転写の各工程を繰り返すことにより、徴小構造体が完成する。ただし、FABの照射は、ターゲット基板109側に転写された薄膜パターン105の表面と、次に転写されるドナー基板106側の薄膜パターン105の表面に対して行われる。その後、zステージ108からターゲット基板109を取り外し、ターゲット基板109を除去することにより、必要な微小構造体が得られる。
この第1の実施の形態によれば、離型層102の露出している領域をエッチバックしているので、転写工程において離型層が隆起しても、その隆起部102aがターゲット基板109、あるいはターゲット基板109に既に転写された薄膜パターン105に接触するのを避けることができるので、薄膜パターン105に十分な荷重を確実にかけて転写することが可能となり、高い転写率で薄膜を積層することができる。また、極めて薄い薄膜を用いることができるので、積層方向の分解能が高くなる。なお、離型層102の露出している領域を全てエッチバックしなくても、薄膜パターン105の周縁部近傍のみをエッチバックしてもよい。
図5(a)〜(d)は、本発明の第2の実施の形態に係る微小構造体の製造方法を示す。この第2の実施の形態は、第1の実施の形態における離型層102のエッチング工程において、離形層102の厚さをゼロにするまでエッチバックした後に、更に、基板101のエッチバックを行って基板101に凹部101aを形成するものである。基板101がSiやSiO2からなる場合には、エッチングガスとしてCF4などが適している。この第2の実施の形態によれば、離型層102を薄くしても転写工程における離形層102の隆起部102aの高さが薄膜パターン105の厚さよりも大きくなる場合には、基板101までエッチバックすることにより、転写工程の際に離型層102が横にはみ出してもその部分がターゲット基板109、あるいはターゲット基板109に既に転写された薄膜パターン105に接触するのを避けることができ、薄膜パターン105に十分な荷重を確実にかけることができる。
図6(a)〜(d)は、本発明の第3の実施の形態に係る微小構造体の製造方法を示す。この第3の実施の形態は、第1の実施の形態において、基板101と離型層102の間に中間層301を形成しておき、離型層102のエッチバックに続いて、中間層301のエッチバックを行って中間層301に凹部301aを形成するものである。中間層301がSiO2からなる場合は、エッチバックはCF4などのガスによって可能である。この第3の実施の形態によれば、基板101よりもエッチバックが容易な中間層301を用いることにより、第2の実施の形態と同様に、転写工程の際に離型層102が横にはみ出してもその部分がターゲット基板109、あるいはターゲット基板109に既に転写された薄膜パターン105に接触するのを避けることができ、薄膜パターン105に十分な荷重を確実にかけることができる。
なお、本発明は、上記実施の形態に限定されず、種々変形実施が可能である。例えば、薄膜パターン105についてはAl以外に、Cu,Ta,Ni,Crなどの材料またはそれらの合金であっても構わない。また、離形層102についてはポリイミド以外に、SiO2,SiOF,フッ化ポリイミドなどであっても構わない。
また、エッチバックによる凹部の深さを、薄膜パターンの面積、ピッチ、周長等の薄膜パターンに関するパラメータと、離型層の材質、厚さ等の離型層に関するパラメータに応じて定めてもよい。この場合、薄膜パターンと離型層の各種の組み合わせにより隆起高さを測定し、この測定値を統計データとして判定装置に保持しておき、上記各パラメータを判定装置に入力してエッチバックが必要か否かの判定を行わせ、エッチバックが必要であると判定したときにエッチバックの深さを出力させるようにしてもよい。
また、対向基板を用いなくても直接ステージ等に薄膜パターンを転写してもよい。
(a)〜(e)は、本発明の第1の実施の形態に係る微小構造体の製造工程を示す断面図である。 本発明の第1の実施の形態に係る微小構造体の製造工程を示す図である。 (a)は、本発明の第1の実施の形態に係る微小構造体の製造工程を示す図、(b)は(a)の部分拡大図である。 本発明の第1の実施の形態に係る微小構造体の製造工程を示す図である。 (a)〜(d)は、本発明の第2の実施の形態に係る微小構造体の製造工程を示す断面図である。 (a)〜(d)は、本発明の第3の実施の形態に係る微小構造体の製造工程を示す断面図である。 (a)〜(c)は、従来の微小構造体の製造工程を示す断面図である。 従来の微小構造体の製造工程を示す図である。 (a),(b)は、従来の微小構造体の製造工程を示す図である。 従来の問題点を説明するための断面図である。
符号の説明
101 基板
101a 凹部
102 離形層
102a 隆起部
102b 凹部
103 薄膜
104 レジスト
105 薄膜パターン
106 ドナー基板
107 xyθステージ
108 zステージ
109 ターゲット基板
111,112 粒子ビーム出射端
201 レジストパターン
301 中間層
301a 凹部

Claims (7)

  1. 基板上に離型層を形成し、その上に所定の2次元パターンを有する複数の薄膜パターンを形成し、前記複数の薄膜パターンを対向基板上に順次転写を行って前記複数の薄膜パターンを積層して微小構造体を製造する微小構造体の製造方法であって、
    前記転写の際に前記離型層上の前記薄膜パターンに所定の圧力を付与したとき、前記薄膜パターンの周縁部近傍における前記離型層の隆起の高さが前記薄膜パターンの厚さ以上となる前記離型層と前記薄膜パターンとの組合せを用いる場合において、
    前記転写前に前記複数の薄膜パターンの少なくとも周縁部近傍の前記離型層を前記隆起の高さよりも大きい深さエッチバックすることを特徴とする微小構造体の製造方法。
  2. 前記エッチバックは、前記離形層に加えて前記基板のエッチバックを行うことを特徴とする請求項1記載の微小構造体の製造方法。
  3. 前記離型層は、前記基板上に中間層を形成した上に形成され、
    前記エッチバックは、前記離形層に加えて前記中間層をエッチバックすることを特徴とする請求項1記載の微小構造体の製造方法。
  4. 前記エッチバックは、ドライエッチングによることを特徴とする請求項1記載の微小構造体の製造方法。
  5. 前記エッチバックは、前記複数の薄膜パターンを形成する際に用いた前記複数の薄膜パターン上のレジストを前記離型層の前記エッチバックと同時にエッチングするものであることを特徴とする請求項1記載の微小構造体の製造方法。
  6. 前記エッチバックは、前記複数の薄膜パターンをマスクとして用いることを特徴とする請求項1記載の微小構造体の製造方法。
  7. 前記エッチバックの前記深さは、前記薄膜パターンの面積、ピッチ及び周長を含む前記薄膜パターンに関するパラメータと、前記離型層の材質及び厚さを含む前記離型層に関するパラメータとの各種の組み合わせによる前記隆起高さの測定値を統計データとして判定装置に保持し、前記パラメータを前記判定装置に入力して前記判定装置から出力される値を用いることを特徴とする請求項1記載の微小構造体の製造方法。
JP2003277815A 2003-07-22 2003-07-22 微小構造体の製造方法 Expired - Fee Related JP4427989B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003277815A JP4427989B2 (ja) 2003-07-22 2003-07-22 微小構造体の製造方法
US10/793,906 US6890788B2 (en) 2003-07-22 2004-03-08 Manufacturing method of a micro structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003277815A JP4427989B2 (ja) 2003-07-22 2003-07-22 微小構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2005040900A JP2005040900A (ja) 2005-02-17
JP4427989B2 true JP4427989B2 (ja) 2010-03-10

Family

ID=34074667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003277815A Expired - Fee Related JP4427989B2 (ja) 2003-07-22 2003-07-22 微小構造体の製造方法

Country Status (2)

Country Link
US (1) US6890788B2 (ja)
JP (1) JP4427989B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005242941A (ja) * 2004-02-27 2005-09-08 Hitachi Ltd 処理部材設計プログラム及びそれを用いたサービス提供システム
US7487265B2 (en) * 2004-04-16 2009-02-03 Sandisk Corporation Memory card with two standard sets of contacts and a hinged contact covering mechanism
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
JP3612945B2 (ja) 1997-07-08 2005-01-26 富士ゼロックス株式会社 微小構造体の製造方法
JP2000238000A (ja) 1999-02-22 2000-09-05 Fuji Xerox Co Ltd 微小構造体の製造方法および装置
US6506620B1 (en) * 2000-11-27 2003-01-14 Microscan Systems Incorporated Process for manufacturing micromechanical and microoptomechanical structures with backside metalization
WO2002095800A2 (en) * 2001-05-22 2002-11-28 Reflectivity, Inc. A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants
US6790699B2 (en) * 2002-07-10 2004-09-14 Robert Bosch Gmbh Method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
US6890788B2 (en) 2005-05-10
US20050020005A1 (en) 2005-01-27
JP2005040900A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
JP4543089B2 (ja) 半導体装置
US7479233B2 (en) Mask blank for charged particle beam exposure, method of forming mask blank and mask for charged particle beam exposure
Ghoneim et al. Highly manufacturable deep (sub-millimeter) etching enabled high aspect ratio complex geometry lego-like silicon electronics
JPS62149132A (ja) X線ホトリソグラフイに使用するマスクの製造方法及びその結果得られる構成体
JP4427989B2 (ja) 微小構造体の製造方法
JP4648134B2 (ja) Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
JP4575651B2 (ja) 積層構造体の製造方法および積層構造体
US8506863B1 (en) Method for adhering a microfluidic chip to a substrate
JP5168871B2 (ja) 薄膜担持体基板およびその製造方法
US7723143B2 (en) Method for manufacturing cantilever structure of probe card
JP4608890B2 (ja) 微小構造体の製造方法および装置
JP3612945B2 (ja) 微小構造体の製造方法
JP4318416B2 (ja) 微小構造体の製造方法
JP3627482B2 (ja) 微小構造体の製造方法
JP3627486B2 (ja) 微小構造体の製造方法
JP6180162B2 (ja) 基板の貼り合わせ方法および貼り合わせ基板
JP3627496B2 (ja) 微小構造体の製造方法
GB2367688A (en) Method of manufacturing a membrane mask
JP3509487B2 (ja) 微小構造体の製造方法
JP7061895B2 (ja) インプリントモールド用基板、マスクブランク及びインプリントモールドの製造方法
JP2594572B2 (ja) リフトオフ平坦化法
JP2002036195A (ja) 微小構造体およびその製造方法
CN116169022A (zh) 金属微细结构的制备方法
TW200540104A (en) Rugged pattern forming method and rugged pattern forming apparatus
Ceyssens et al. Pattern transfer over extreme topographies using a SU-8 leveling process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4427989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees