JP4648134B2 - Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク - Google Patents

Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク Download PDF

Info

Publication number
JP4648134B2
JP4648134B2 JP2005254758A JP2005254758A JP4648134B2 JP 4648134 B2 JP4648134 B2 JP 4648134B2 JP 2005254758 A JP2005254758 A JP 2005254758A JP 2005254758 A JP2005254758 A JP 2005254758A JP 4648134 B2 JP4648134 B2 JP 4648134B2
Authority
JP
Japan
Prior art keywords
substrate
soi substrate
silicon
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005254758A
Other languages
English (en)
Other versions
JP2007067329A (ja
Inventor
健一 森本
祐樹 有塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005254758A priority Critical patent/JP4648134B2/ja
Priority to US11/514,890 priority patent/US20070200174A1/en
Publication of JP2007067329A publication Critical patent/JP2007067329A/ja
Application granted granted Critical
Publication of JP4648134B2 publication Critical patent/JP4648134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31777Lithography by projection
    • H01J2237/31788Lithography by projection through mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31793Problems associated with lithography
    • H01J2237/31794Problems associated with lithography affecting masks

Description

本発明は、半導体デバイス等の製造に用いられるSOI(Silicon On Insulator)基板、およびそれを用いたリソグラフィ用マスクブランクスおよびマスクに関し、さらに詳しくは、電子線投影リソグラフィ(Electron−beam Projection Lithography:以下、EPLと称する)あるいは低速電子線近接投影リソグラフィ(Low Energy Electron−beam Proximity Projection Lithography:以下、LEEPLと称する)等における電子線やイオンビーム等の荷電粒子線を用い、マスクパターンをウェハ上に転写するマスク作製用の荷電粒子線露光用マスクブランクスおよびそのマスクに関するものである。
半導体集積回路の素子の微細化、高集積化に伴い、光を用いる従来のフォトリソグラフィ技術に代わって、荷電粒子線、特に電子線を用いて所望の形状をウェハ上に転写するEPL法あるいはLEEPL法等の電子線転写型リソグラフィ技術が開発されている。たとえば、電子線転写型リソグラフィ技術として、EPL法では、マスクパターンを小領域に分け、各小領域において所定のサイズや配置に形成された貫通孔パターンを有するステンシルマスクを用い、前記小領域に電子ビームを照射し、貫通孔パターンによって成形された電子ビームを被露光基板であるウェハ上に縮小転写し、更には、マスク上に分割形成された所定パターンを被露光基板上においてつなぎ合わせながらデバイスパターンを形成するシステムが開発されている(たとえば、特許文献1参照)。
EPL法のマスクには、たとえば、シリコン薄膜に貫通孔からなるパターンが設けられている。そして、当該パターンの領域は裏側からシリコン等の支柱で補強されている。このような構造にすることで、パターン領域の撓みが低減され、パターン位置精度が向上する。
マスク用基板としては、シリコン薄膜とシリコン単結晶との間にシリコン酸化膜(BOX層と称する)を有する構造のSOI基板が主に用いられている。SOI基板は既に半導体デバイス用基板として使用実績があり、品質の信頼性が高い。SOI基板は、シリコン酸化膜を介して2枚のシリコン基板を張り合わせた構造を有し、マスクブランクスおよびマスクの支持体部分となる支持体シリコンの厚さは数100μm、マスクパターンが形成されるシリコン薄膜層は数μmの厚さで設けられており、BOX層のシリコン酸化膜は、マスクブランクスおよびマスク製造時のエッチング停止層として機能する。
SOI基板を用いた場合の問題として、マスクの残存応力がある。すなわち、マスクパターン形成後にマスクに応力が残存している場合、マスクに反りが生じ、パターン位置精度が悪化する。したがって、マスクパターンの位置精度向上のためには基板の反りを抑制する必要がある。
SOI基板の反りの主な原因は、中間層であるシリコン酸化膜による圧縮応力である。そしてこの酸化膜は通常シリコンウェハを熱酸化することで形成されている。そこで、同一膜厚かつ同一膜質の膜であれば、応力も同じであることが期待されるので、SOI基板の裏面にも、中間層であるシリコン酸化膜と同一の熱酸化膜を基板反り防止膜として形成し、マスク最終形態までこの裏面酸化膜を残すという提案がされている(特許文献2参照)。また、上記の裏面酸化膜上に、さらに窒化シリコン膜等の反り調整膜を形成した転写マスクも提案されている(特許文献3参照)。
特許第2829942号 特開2002−151385号公報 特開2004−111828号公報
しかしながら、特許文献2に記載されているような、SOI基板の裏面にも中間層であるシリコン酸化膜(BOX層)と同質の裏面熱酸化膜を形成したSOI基板は、BOX層の上にシリコン薄膜層があるため、BOX層と同じ膜質の酸化膜を基板裏面に設けても、反り防止膜としての効果が不十分であるという問題があった。そこで、特許文献3に記載されるように、裏面酸化膜上にさらに反り調整層を設けたマスクが提案されているが、製造工程が長くなるという問題があった。
また、特許文献2および特許文献3に記載されるマスクでは、マスク製造工程において、貫通孔を形成する部分のBOX層をエッチング除去するに際して、BOX層と同じ材質で構成されている裏面熱酸化膜が、BOX層エッチング時に同時に除去されないようにするための工程が必要となり、結果的にマスク製造工程が長くなるという問題があった。さらに、裏面熱酸化膜は絶縁膜なので、マスクの帯電防止のために熱酸化膜上に導電膜を積層形成する必要があった。
本発明は上記問題点に鑑みてなされたものであり、本発明の目的は、製造が容易で基板の反りが防止されたSOI基板、そのSOI基板を用いた荷電粒子線露光用マスクブランクス、およびマスクパターンの位置精度の高い荷電粒子線露光用マスクを提供するものである。
上記の課題を解決するために、請求項1の発明に係わるSOI基板は、シリコン単結晶の一方の主面上にシリコン酸化膜を介してシリコン薄膜層を有するSOI基板において、前記シリコン単結晶の他方の主面上には、スパッタリング法により形成されたアモルファス状態のシリコンからなる基板反り防止層が設けられており、前記基板反り防止層の内部応力がスパッタリング成膜時の圧力制御によって調整され、かつ、前記基板反り防止層の膜厚がスパッタリング成膜時間によって調整されていることにより、前記SOI基板の反り量が10μm未満に抑制されていることを特徴とする。
請求項2の発明に係わるSOI基板は、請求項1に記載のSOI基板において、前記シリコンからなる基板反り防止層が、Ta、Cr、Ti、Mo、W、Zrからなる群から選ばれた金属を1種もしくは2種以上含むことを特徴とする。
請求項3の発明に係わるSOI基板は、請求項1に記載のSOI基板において、前記シリコンからなる基板反り防止層の上に、Ta、Cr、Ti、Mo、W、Zrからなる群から選ばれたいずれか1種の金属薄膜が積層されていることを特徴とする。
請求項4の発明に係わる荷電粒子線露光用マスクブランクスは、請求項1〜請求項2のいずれか1項に記載のSOI基板を用い、露光領域となる部分の前記基板反り防止層並びにシリコン単結晶を除去して開口部が形成されていることを特徴とする。
請求項5の発明に係わる荷電粒子線露光用マスクブランクスは、請求項3に記載のSOI基板を用い、露光領域となる部分の前記金属薄膜、前記基板反り防止層並びにシリコン単結晶を除去して開口部が形成されていることを特徴とする。
請求項6の発明に係わる荷電粒子線露光用マスクは、請求項1〜請求項2のいずれか1項に記載のSOI基板を用い、前記SOI基板の一方の主面側のシリコン薄膜層にマスクパターンが形成され、他方の主面側の露光領域となる部分の前記基板反り防止層、シリコン単結晶、シリコン酸化膜を除去して開口部が形成されていることを特徴とする。
請求項7の発明に係わる荷電粒子線露光用マスクは、請求項3に記載のSOI基板を用い、前記SOI基板の一方の主面側のシリコン薄膜層にマスクパターンが形成され、他方の主面側の露光領域となる部分の前記金属薄膜、基板反り防止層、シリコン単結晶、シリコン酸化膜を除去して開口部が形成されていることを特徴とする。
本発明は、基板に成膜された薄膜の応力制御がその成膜条件を調整することで可能となることに着目し、基板と同材料のシリコンを最適化した条件で成膜することにより、基板の反り防止という効果と、その後に続く基板加工工程の短縮化という効果の両効果を奏するものである。
すなわち、本発明によれば、SOI基板の他方の主面上(裏面側)に設ける基板反り防止層として、成膜条件を最適化したシリコン薄膜を形成することにより、基板の応力調整、すなわち基板反り量の調整を可能とし、基板の反りが防止されたSOI基板を得ることができる。
また、本発明のSOI基板を用いることにより、パターン位置精度の高いマスクを得ることが可能な荷電粒子線露光用マスクブランクス、およびマスクパターンの位置精度の高い荷電粒子線露光用マスクを得ることができる。
また、本発明によるSOI基板を用いて荷電粒子線露光用マスクを製造する場合、基板の他方の主面上(裏面側)に形成する基板反り防止層が基板と同材料のシリコンであるため、マスク製造工程の一つである、マスクの露光領域に該当する部分を除去する工程(すなわち基板反り防止層及びシリコン単結晶のエッチング加工)を一つの工程で行なうことができ、マスク製造工程の短縮が可能となる。さらに、基板裏面にシリコンをスパッタリング成膜するに際し、Ta等の導電性金属を含めることにより、導電性のあるシリコン薄膜を形成することができ、帯電防止効果を有するマスクを得ることも可能となる。
以下、本発明の実施形態について、図面を参照して説明する。図1は、本発明のSOI基板を示す断面模式図である。図2は、図1に示すSOI基板を用いて製造した本発明の荷電粒子線露光用マスクブランクスの断面模式図である。図3は、図2に示す荷電粒子線露光用マスクブランクスを用いて製造した本発明の荷電粒子線露光用マスクの断面模式図である。図4は、本発明のSOI基板、および本発明のSOI基板を用いて本発明の荷電粒子線露光用マスクを製造する場合の工程断面模式図である。図1〜図4において、同一箇所を示す場合には、同じ符号を用いている。
図4を用いて説明する。まず、図4(a)に示すように、本発明のSOI基板の材料とするSOI基板10aを準備する。本発明で用いる、裏面に基板反り防止層を形成する前の材料としてのSOI基板10aは、シリコン単結晶13の一方の主面(本発明においては、「表面」とも称する。)上にシリコン酸化膜12を介してシリコン薄膜層11を有する各種のSOI基板を用いることができる。たとえば、シリコン単結晶ウェハ上に熱酸化でシリコン酸化膜を形成し、その上に、別のシリコン単結晶ウェハを貼り合せて研磨した基板、あるいはエピタキシャルシリコンを用いるELTRAN(Epitaxial Layer Transfer)基板、あるいは酸素イオン注入によるSIMOX(Separation by Implanted Oxygen)基板等が用いられる。SOI基板10aの各構成要素の厚さは特に限定されるわけではないが、荷電粒子線露光用マスクに用いる場合には、シリコン単結晶13の厚さは500〜725μm、中間層となるシリコン酸化膜12の厚さは0.1〜1.0μm程度、表面のシリコン薄膜層11の厚さは0.2μm〜数μmであり、SOI基板の大きさを含めて上記の値は、露光装置や用いられるマスク形態によって異なってくる。
(本発明のSOI基板)
次に、上記の材料とするSOI基板10aを洗浄、乾燥後、図4(b)に示すように、SOI基板の他方の主面(本発明においては、「裏面」とも称する。)上にシリコンからなる基板反り防止層14を形成し、本発明のSOI基板10を形成する。基板反り防止層14の形成方法としてはスパッタリング法や真空蒸着法等の真空成膜法が好ましく、シリコン薄膜の応力が制御し易く、高品質の膜形成が可能な点から、スパッタリング法がより好ましい。なお、基板の反りを小さくする力は、薄膜の応力と膜厚の積に比例する。
図5に、一例として、本発明者により得られた、シリコンをスパッタリング成膜した時のArガスの圧力(Pa)と成膜されたシリコン薄膜の内部応力(MPa)との関係を示す。図5に示されるように、Arガスの圧力(Pa)を変えることにより、シリコン薄膜の内部応力は、0をはさんで正の値と負の値を取り得ることが示されており、成膜条件により、引っ張り応力と圧縮応力の所望する値を設定することが可能である。すなわち、SOI基板の反り量は成膜されたシリコン薄膜の応力と膜厚で調整することができ、シリコン薄膜の内部応力はスパッタリング成膜時の圧力で制御することが可能である。そして、シリコン薄膜の膜厚はスパッタリング成膜時間で制御することができる。
図1は、上記のようにして得られた本発明のSOI基板10の断面模式図である。本発明において、基板反り防止層14を形成するシリコン薄膜の厚さは、0.1μm〜数μm程度の範囲内であり、シリコン薄膜の内部応力との関係から適正な膜厚値を設定するものである。シリコン薄膜の厚さが0.1μm未満であると、反り防止効果が不十分であり、数μmを超えると、スパッタリング時間が長くなり基板製造上好ましくないからである。
また、本発明のSOI基板10の反り防止層14を形成するシリコン薄膜は、スパッタリング法等の真空成膜法により形成されるものであり、アモルファス状態を示すものである。
さらに、本発明のSOI基板10のシリコンからなる基板反り防止層14は、導電性を有するTa、Cr、Ti、Mo、W、Zrからなる群から選ばれた金属を1種もしくは2種以上含ませることが可能である。導電性金属を基板反り防止層14のシリコン薄膜に含ませることにより、基板反り防止層14に導電性を付与することができ、荷電粒子線(特にLEEPL法)によるマスクパターン転写時の帯電防止機能等を備えた高精度マスク製造を容易にすることができる。
また、導電性付与は、シリコンからなる基板反り防止層14の上に、Ta、Cr、Ti、Mo、W、Zrからなる群から選ばれたいずれか1種の金属薄膜を積層することにより達成することも可能である。
(荷電粒子線露光用マスクブランクス)
次に、基板反り防止層14上にフォトレジスト等を塗布し、フォトリソグラフィ法により開口パターンを設け、基板の裏面側から、シリコン酸化膜12をエッチング停止層として、基板反り防止層14、続いてシリコン単結晶13をエッチングして開口部15を形成した後、フォトレジスト等を剥離し、図4(c)に示すように、マスクブランクス20を形成する。基板反り防止層14およびシリコン単結晶13のエッチングは、公知のKOH水溶液によるウェットエッチング法で行なってもよいし、SF6 、CF4等のフッ素系ガスを用いてドライエッチング法で行なってもよい。
図2は、上記のようにして得られた本発明の荷電粒子線露光用マスクブランクス20の断面模式図である。図2において、マスクの開口部15の部分の基板反り防止層14とシリコン単結晶13はエッチング除去され、エッチングされなかった基板反り防止層17とシリコン単結晶16は支持体として残り、基板裏面側の開口部15には中間層であるシリコン酸化膜12が露出している。
(荷電粒子線露光用マスク)
次に、基板表面側のシリコン薄膜層11上に電子線レジスト等を塗布し、電子線描画装置等で所定のパターンを描画し、現像し、露出したシリコン薄膜層11をドライエッチングして、シリコン酸化膜12をエッチング停止層として電子線透過孔を設け、図4(d)に示すように、シリコン酸化膜12上にマスクパターン18を形成する。
次いで、開口部15のエッチング停止層として機能したシリコン酸化膜12を緩衝フッ酸等を用いてエッチング除去して、図4(e)に示すように、荷電粒子線露光用マスク30を形成する。
図3は、上記のようにして得られた本発明の荷電粒子線露光用マスク30の断面模式図であり、シリコン単結晶16を支持体とし、シリコン酸化膜19を介してマスクパターン18を設けている。図3において、マスクの反りは基板反り防止層17により抑制され、反りが防止され平坦度が高くパターン位置精度の良いマスクを得ることができる。
次に、実施例により、さらに詳しく本発明を説明する。
(実施例1)
(SOI基板)
本発明のSOI基板の材料として、シリコン単結晶厚725μm、中間層のシリコン酸化膜厚1μm、表面のシリコン薄膜層厚2μmの200mm径SOI基板を用意した。この基板はマスク用SOI基板として一般的な仕様であり、市販品として入手可能である。
ここで、SOI基板等のウェハ基板の「反り」とは、図6に示す反りの定義の説明図のように、原則、「無重力下で、しかも吸着固定しない状態において、最小二乗法により算出されたウェハ表面のベストフィット基準面と、ウェハ表面の距離の最大値と最小値の差を示す」と定義されている。しかし、「無重力下で、しかも吸着固定しない状態」を作り出すのは困難なため、本発明においては、図7に示すように、SOI基板70を3点の支持点71上に水平置きし、測定した。しかし、SOI基板等のウェハを水平置き3点支持により測定する場合には、重力によるSOI基板70の撓みを補正する必要がある。
そこで、本発明においては、図8に示すように、水平置き3点支持でSOI基板80の表面側および裏面側双方の高さマップ(各X、Y座標におけるSOI基板面の高さの3次元データ)を求めた(図8(a)、(b))。表面側の高さZFront (x,y)、裏面側の高さZBack (x,y)は次式で求められる。
Front (x,y)=(「表面反り量」−「重力による撓み量」)
Back (x,y)=(「裏面反り量」+「重力による撓み量」)
次に、式(1)に表されるように(図8(c))、表面側および裏面側の各X、Y座標におけるSOI基板面の高さを足して2で割ることで、SOI基板の重力による撓みを消去して、SOI基板の反り量Zを得た。
Z=[ ZFront(x,y)+ZBack(x,y)]/2 ……(1)
まず、本実施例で材料として用いた、基板反り防止層成膜前のSOI基板の反り量を、市販のステージ走査型レーザープローブ式三次元測定装置を用いて、予め測定した。図9は、基板反り防止層成膜前のSOI基板の反りを示す3点支持法による上面測定図であり、図10は、SOI基板の表面側の高さマップ(図10(a))と、裏面側の高さマップ(図10(b))を立体的に示すマップ図である。本実施例において、基板反り防止層成膜前のSOI基板の反り量は104μmであった。
次に、SOI基板の応力調整により反りを防止すべく、シリコン・ターゲットを用いArガス雰囲気下で、スパッタリング法により、SOI基板の裏面にシリコン薄膜を基板反り防止層として形成した。
前述したように、SOI基板の反りを防止する力はスパッタリング法にて形成したシリコン薄膜の応力と膜厚の積に比例し、基板の反り量はシリコン薄膜の応力と膜厚で調整することができ、シリコン薄膜の内部応力は、スパッタ成膜時の圧力で制御することができる。
本実施例に用いたスパッタリング装置においては、出力5kW、Arガス圧力0.6Pa、成膜時間100secで、膜厚0.3μmのシリコン薄膜を成膜して、基板反り防止層を形成した。
図11は、シリコン薄膜による基板反り防止層成膜後のSOI基板の反りを示す3点支持法による上面測定図であり、図12は、SOI基板の表面側の高さマップ(図12(a))と、裏面側の高さマップ(図12(b))を立体的に示すマップ図である。基板反り防止層成膜後のSOI基板の反り量は9μmであった。
上記のように、本実施例のSOI基板は、基板の裏面側に基板反り防止層としてシリコン薄膜を設けたことにより、基板の反り量を当初の109μmから9μmに低減することができ、基板の反りが抑制された平坦度の良い高品質のSOI基板を得ることができた。
(荷電粒子線露光用マスクブランクス)
次に、上記の膜厚0.3μmのシリコン薄膜を基板反り防止層として設けた200mm径のSOI基板を用い、基板反り防止層上にノボラック系樹脂を用いたフォトレジストを15μmの厚さに塗布し、開口部パターンを有するフォトマスクを用いて露光し、現像して、所定のレジストパターンを形成した。開口部パターンは、開口部の1単位が1.13×1.13mm、シリコン単結晶による支持体部となる開口部間の幅は170μmとし、開口部は複数単位設けた。
続いて、上記のレジストパターンをもとに、ICP−RIEエッチング装置でSF6 ガスとC4 8 ガスを交互に供給するボッシュプロセスを用いて、基板反り防止層、シリコン単結晶を順にドライエッチングし、中間層のシリコン酸化膜をエッチング停止層として、マスク露光領域に相当する部分に開口部を形成した後、レジストを専用の剥離液で除去し、荷電粒子線露光用マスクブランクスを得た。
(荷電粒子線露光用マスク)
次に、上記のマスクブランクスの表面のシリコン薄膜層上に電子線レジストを塗布し、マスク用電子線描画装置で所定のパターンを描画し、現像して、260nmのライン&スペースのレジストパターンを形成した後、レジストパターンをエッチングマスクとして、HBrガスを用いてシリコン薄膜層をドライエッチングし、中間層のシリコン酸化膜上にシリコン薄膜層の電子線透過孔を設けたマスクパターンを形成した。
次いで、開口部の露出しているシリコン酸化膜を緩衝フッ酸(フッ酸:フッ化アンモニウム=1:10)を用いてエッチング除去し、電子線透過孔を有する260nmのライン&スペースのマスクパターンを設けた荷電粒子線露光用マスクを得た。
本実施例の荷電粒子線露光用マスクは、マスク裏面の開口部が1.13×1.13mm、支持体シリコンは170μm幅で高さ725μm、表面のシリコン薄膜層よりなるマスクパターンは2μm厚で260nmのライン&スペースが形成されているマスクであり、裏面の厚さ0.3μmの基板反り防止層の存在により、基板の反りは9μmに抑えられた。そのため、基板の平坦度が高く、パターンの位置精度の高いマスクが得られた。
(実施例2)
本実施例のSOI基板の材料として、実施例1で用いたと同じ仕様の200mm径SOIの基板を用意した。3点支持法により測定した基板の反り量は、95μmであった。
次に、Taシリサイドのターゲットを作製し、このターゲットを用いてArガス雰囲気下で、スパッタリング法により、Taを含有するシリコン薄膜をSOI基板の裏面に形成し、基板反り防止層とした。基板反り防止層形成後の基板反り量は、7μmであった。
本実施例のSOI基板は裏面の基板反り防止層が導電性を有しており、このSOI基板を用いることにより、帯電防止効果が高く、パターンの位置精度の高い荷電粒子線露光用マスクを作製することができた。
(実施例3)
本実施例のSOI基板の材料として、実施例1で用いたと同じ仕様の200mm径SOIの基板を用意した。3点支持法により測定した基板の反り量は、90μmであった。
次に、シリコン・ターゲットを用いArガス雰囲気下で、スパッタリング法により、SOI基板の裏面にシリコンをスパッタリングし、続いて、Taターゲットを用いてTaをスパッタリングし、シリコン薄膜とTa薄膜とからなる基板反り防止層を形成した。基板反り防止層形成後の基板反り量は、8μmであった。
このSOI基板を用い、裏面の基板反り防止層をTa、シリコンの順にエッチングして開口部を設けることにより、帯電防止効果が高く、パターンの位置精度の高い荷電粒子線露光用マスクを作製することができた。
本発明のSOI基板は、荷電粒子線露光用マスクブランクス、および荷電粒子線露光用マスクに用いるのに適しているが、基板の反りが防止されて高平坦度を示すので、SOI基板の主要な用途である半導体デバイス用にも好適である。本発明のシリコン薄膜による基板反り防止層を設けたSOI基板は、従来のSOI基板よりも基板表面の平坦度が高いので、半導体デバイス作製時の各リソグラフィ工程において、アライメント精度が向上し、サイズ及び位置精度とも高品質なレジストパターンを形成することができ、より微細で高品質なデバイス製造が可能となる。
本発明のSOI基板の実施形態を示す断面模式図である。 図1に示すSOI基板を用いて製造した本発明の荷電粒子線露光用マスクブランクスの断面模式図である。 図1に示すSOI基板を用いて製造した本発明の荷電粒子線露光用マスクの断面模式図である。 本発明のSOI基板、および本発明のSOI基板を用いて本発明の荷電粒子線露光用マスクを製造する場合の工程断面模式図である。 シリコンをスパッタリング成膜した時のArガスの圧力(Pa)と成膜されたシリコン薄膜の内部応力(MPa)との関係図である。 ウェハ基板の「反り」の原則的な定義の説明図である。 本発明で用いた水平置き3点支持によるSOI基板の反り測定の説明図である。 水平置き3点支持でSOI基板の反り測定における場合の重力による撓み補正の説明図である。 3点支持法による基板反り防止層成膜前のSOI基板の反りを示す上面測定図である。 基板反り防止層成膜前のSOI基板の高さマップを示し、図10(a)は表面側、図10(b)は裏面側である。 3点支持法による基板反り防止層成膜後のSOI基板の反りを示す上面測定図である。 基板反り防止層成膜後のSOI基板の高さマップを示し、図12(a)は表面側、図12(b)は裏面側である。
符号の説明
10a 従来のSOI基板
10 本発明のSOI基板
11 シリコン薄膜層
12、19 シリコン酸化膜
13、16 シリコン単結晶(支持体)
14、17 基板反り防止層
15 開口部
18 マスクパターン
70、80 SOI基板
71、81 支持点
























Claims (7)

  1. シリコン単結晶の一方の主面上にシリコン酸化膜を介してシリコン薄膜層を有するSOI基板において、前記シリコン単結晶の他方の主面上には、スパッタリング法により形成されたアモルファス状態のシリコンからなる基板反り防止層が設けられており、前記基板反り防止層の内部応力がスパッタリング成膜時の圧力制御によって調整され、かつ、前記基板反り防止層の膜厚がスパッタリング成膜時間によって調整されていることにより、前記SOI基板の反り量が10μm未満に抑制されていることを特徴とするSOI基板。
  2. 前記シリコンからなる基板反り防止層が、Ta、Cr、Ti、Mo、W、Zrからなる群から選ばれた金属を1種もしくは2種以上含むことを特徴とする請求項1に記載のSOI基板。
  3. 前記シリコンからなる基板反り防止層の上に、Ta、Cr、Ti、Mo、W、Zrからなる群から選ばれたいずれか1種の金属薄膜が積層されていることを特徴とする請求項1に記載のSOI基板。
  4. 請求項1〜請求項2のいずれか1項に記載のSOI基板を用い、露光領域となる部分の前記基板反り防止層並びにシリコン単結晶を除去して開口部が形成されていることを特徴とする荷電粒子線露光用マスクブランクス。
  5. 請求項3に記載のSOI基板を用い、露光領域となる部分の前記金属薄膜、前記基板反り防止層並びにシリコン単結晶を除去して開口部が形成されていることを特徴とする荷電粒子線露光用マスクブランクス。
  6. 請求項1〜請求項2のいずれか1項に記載のSOI基板を用い、前記SOI基板の一方の主面側のシリコン薄膜層にマスクパターンが形成され、他方の主面側の露光領域となる部分の前記基板反り防止層、シリコン単結晶、シリコン酸化膜を除去して開口部が形成されていることを特徴とする荷電粒子線露光用マスク。
  7. 請求項3に記載のSOI基板を用い、前記SOI基板の一方の主面側のシリコン薄膜層にマスクパターンが形成され、他方の主面側の露光領域となる部分の前記金属薄膜、基板反り防止層、シリコン単結晶、シリコン酸化膜を除去して開口部が形成されていることを特徴とする荷電粒子線露光用マスク。
JP2005254758A 2005-09-02 2005-09-02 Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク Active JP4648134B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005254758A JP4648134B2 (ja) 2005-09-02 2005-09-02 Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
US11/514,890 US20070200174A1 (en) 2005-09-02 2006-09-05 SOI substrate, mask blank for charged particle beam exposure, and mask for charged particle beam exposure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254758A JP4648134B2 (ja) 2005-09-02 2005-09-02 Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク

Publications (2)

Publication Number Publication Date
JP2007067329A JP2007067329A (ja) 2007-03-15
JP4648134B2 true JP4648134B2 (ja) 2011-03-09

Family

ID=37929138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254758A Active JP4648134B2 (ja) 2005-09-02 2005-09-02 Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク

Country Status (2)

Country Link
US (1) US20070200174A1 (ja)
JP (1) JP4648134B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5003321B2 (ja) * 2007-07-09 2012-08-15 凸版印刷株式会社 マスクブランクおよびマスクブランク製造方法
JP2009188247A (ja) * 2008-02-07 2009-08-20 Toppan Printing Co Ltd ステンシルマスク用soi基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法
US8856671B2 (en) * 2008-05-11 2014-10-07 Navteq B.V. Route selection by drag and drop
JP4853686B2 (ja) 2009-03-31 2012-01-11 信越化学工業株式会社 フォトマスクブランク又はその製造中間体の検査方法、高エネルギー線の照射エネルギー量の決定方法、及びフォトマスクブランクの製造方法
CN111681949B (zh) * 2020-06-22 2021-05-18 长江存储科技有限责任公司 晶圆背面的处理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384114A (ja) * 1986-09-29 1988-04-14 Nippon Telegr & Teleph Corp <Ntt> X線マスク
JPH05216216A (ja) * 1992-02-07 1993-08-27 Matsushita Electric Ind Co Ltd ステンシルマスク形成方法
JPH1078650A (ja) * 1996-09-04 1998-03-24 Nec Corp 荷電ビーム描画装置用アパチャおよびその製造方法
JP2000098593A (ja) * 1998-09-21 2000-04-07 Hyundai Electronics Ind Co Ltd ステンシルマスク製造方法
JP2002151385A (ja) * 2000-11-10 2002-05-24 Toppan Printing Co Ltd ステンシルマスク
JP2003173963A (ja) * 2001-12-07 2003-06-20 Nikon Corp メンブレンマスク及びその製造方法
JP2003347522A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2004111828A (ja) * 2002-09-20 2004-04-08 Toppan Printing Co Ltd 転写マスク及び露光方法
JP2006210665A (ja) * 2005-01-28 2006-08-10 Toppan Printing Co Ltd 荷電粒子線露光用マスクブランク、荷電粒子線露光用マスク、及びその製造方法、並びにパターン露光方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3674573B2 (ja) * 2001-06-08 2005-07-20 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
US6749968B2 (en) * 2001-08-09 2004-06-15 Freescale Semiconductor, Inc. Method for fabricating a thin-membrane stencil mask and method for making a semiconductor device using the same
JP2004207572A (ja) * 2002-12-26 2004-07-22 Toshiba Corp ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法
US20040224243A1 (en) * 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384114A (ja) * 1986-09-29 1988-04-14 Nippon Telegr & Teleph Corp <Ntt> X線マスク
JPH05216216A (ja) * 1992-02-07 1993-08-27 Matsushita Electric Ind Co Ltd ステンシルマスク形成方法
JPH1078650A (ja) * 1996-09-04 1998-03-24 Nec Corp 荷電ビーム描画装置用アパチャおよびその製造方法
JP2000098593A (ja) * 1998-09-21 2000-04-07 Hyundai Electronics Ind Co Ltd ステンシルマスク製造方法
JP2002151385A (ja) * 2000-11-10 2002-05-24 Toppan Printing Co Ltd ステンシルマスク
JP2003173963A (ja) * 2001-12-07 2003-06-20 Nikon Corp メンブレンマスク及びその製造方法
JP2003347522A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2004111828A (ja) * 2002-09-20 2004-04-08 Toppan Printing Co Ltd 転写マスク及び露光方法
JP2006210665A (ja) * 2005-01-28 2006-08-10 Toppan Printing Co Ltd 荷電粒子線露光用マスクブランク、荷電粒子線露光用マスク、及びその製造方法、並びにパターン露光方法

Also Published As

Publication number Publication date
JP2007067329A (ja) 2007-03-15
US20070200174A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
US7479233B2 (en) Mask blank for charged particle beam exposure, method of forming mask blank and mask for charged particle beam exposure
US20060292497A1 (en) Method of forming minute pattern of semiconductor device
JP2003037055A (ja) 半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法
JP4648134B2 (ja) Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
JP4655411B2 (ja) マスクおよびその製造方法と半導体装置の製造方法
JP5011774B2 (ja) 転写マスクブランク及び転写マスク並びにパターン露光方法
JP4245900B2 (ja) 転写用マスクの製造方法、及び転写用マスク基板
JP5332246B2 (ja) イオン注入用ステンシルマスクの製造方法
JP2006245462A (ja) 転写マスクの製造方法
JP2014112655A (ja) ナノインプリントモールドおよびその製造方法
JP4983313B2 (ja) 転写マスクおよびその製造方法
JP4333107B2 (ja) 転写マスク及び露光方法
JP4346063B2 (ja) 転写マスクブランク、転写マスク並びにその転写マスクを用いた転写方法
JP5003321B2 (ja) マスクブランクおよびマスクブランク製造方法
JP2011077091A (ja) イオン注入用ステンシルマスクの製造方法
JP5428318B2 (ja) イオン注入用ステンシルマスク及びその製造方法
JP2007073730A (ja) ステンシルマスクブランク及びステンシルマスク並びにそれを用いた荷電粒子線のパターン露光方法
KR20040095731A (ko) 하전 입자선 노광용 마스크 및 그 제조 방법
JP4641236B2 (ja) 荷電粒子線用転写マスク
JP2012211980A (ja) フォトマスクブランク及びフォトマスクの製造方法
JP5332776B2 (ja) 転写マスクの製造方法
JP2006245225A (ja) ステンシルマスク用ブランク、ステンシルマスク及びそれらの製造方法
JP2005303238A (ja) 荷電粒子線露光用マスクおよびその製造方法
JP2886573B2 (ja) X線マスクおよびその製造方法
JP2004311800A (ja) 荷電粒子線露光用マスクブランクスおよびマスクの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4648134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150