JP2003037055A - 半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法 - Google Patents

半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法

Info

Publication number
JP2003037055A
JP2003037055A JP2002002705A JP2002002705A JP2003037055A JP 2003037055 A JP2003037055 A JP 2003037055A JP 2002002705 A JP2002002705 A JP 2002002705A JP 2002002705 A JP2002002705 A JP 2002002705A JP 2003037055 A JP2003037055 A JP 2003037055A
Authority
JP
Japan
Prior art keywords
mask
layer
membrane
manufacturing
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002002705A
Other languages
English (en)
Other versions
JP3678199B2 (ja
Inventor
Masaki Yoshizawa
正樹 吉澤
Shigeru Moriya
茂 守屋
Kumiko Kokuni
久美子 小國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002002705A priority Critical patent/JP3678199B2/ja
Priority to US10/143,797 priority patent/US6916582B2/en
Publication of JP2003037055A publication Critical patent/JP2003037055A/ja
Application granted granted Critical
Publication of JP3678199B2 publication Critical patent/JP3678199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 半導体装置製造用マスクにおいて、そのメン
ブレン層を薄くしても強度を維持し、メンブレン層のた
わみ、歪みを低減を可能にする。 【解決手段】 マスクを構成するメンブレン層12のマ
スクパターン13又はマスクパターン領域14の周辺部
に、メンブレン支持層15が形成されて成る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、微細パターンの半
導体装置製造用マスク及びその作製方法、並びにこのマ
スクを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】LSI(大規模半導体集積回路)の素子
の微細化、高集積化に伴い、PREVAIL(Proj
ection Exposure with Vari
able Axis Immersion Lense
s)やLEEPL(Low Energy Elect
ron beam Proximity Projec
tion Lithography)といった電子線転
写型リソグラフィ(Electron beam Pr
ojection Lithogrphy:EPL)の
実用化が期待されている。
【0003】PREVAILは、例えば4倍のステンシ
ルマスクを用い、高エネルギー例えば100KeV程度
の電子線を照射してレンズ系により1/4に縮小したマ
スクパターンをレジスト層に転写する、いわゆる縮小投
影電子線露光技術である。PREVAIL用マスクとし
ては、例えば厚さ2μm程度のシリコン(Si)メンブ
レン層に透孔を開けてマスクパターンを形成したステン
シルマスクが提案されている。PREVAIL用ステン
シルマスクでは、透孔の開いた部分、いわゆるマスクパ
ターンの部分のみ電子線が無散乱で透過し、レジスト層
上に結像されてマスクパターンが転写される。厚さが2
μm程度あれば、ステンシルマスクのマスクパターン以
外の部分に入射した電子線は例えばSi原子に衝突して
散乱し、その散乱光がリミッタ板にて遮られる。なお、
ステンシルマスクの厚さが薄ければ、電子線は散乱せず
に透過してしまい、マスクとしての機能が失われる。
【0004】LEEPLは、等倍のステンシルマスクを
用い、低エネルギー例えば2KeV程度の電子線を照射
して等倍のパターンをレジスト層に転写する、いわゆる
等倍電子線露光技術である。LEEPL用マスクとして
は、厚さが例えば500nm程度のシリコン(Si)メ
ンブレン層(薄膜層)、或いはダイヤモンドメンブレン
層に透孔(アパーチャ)を開けてマスクパターンを形成
してなるシリコン製或いはダイヤモンド製のステンシル
マスクが提案されている。LEEPL用ステンシルマス
クでは、透孔の開いた部分、いわゆるマスクパターンの
部分のみ電子線が透過し、レジスト層上にマスクパター
ンが転写される。
【0005】図12は、従来の電子線転写型リソグラフ
ィ、例えばLEEPLで使用されるステンシルマスクの
作成方法の一例を示す。先ず、図12Aに示すように、
シリコン(Si)基板1の一面上に耐エッチング層2及
びその上のメンブレン層3を順次積層してなるマスク素
材4を設ける。耐エッチング層2は、後のシリコン基板
1を選択エッチングするときのエッチングストッパとな
る。メンブレン層3にダイヤモンドを用いるときは、耐
エッチング層2としてシリコン窒化(SiN)膜を用い
ることができる。メンブレン層3にシリコン(Si)を
用いるときは、耐エッチング層2としてシリコン酸化
(SiO2 )膜を用いることができる。この場合、マス
ク素材4としては、いわゆるSOI(silicon
on insulator)基板を使用できる。
【0006】次に、図12Bに示すように、メンブレン
層3上にレジスト層を塗布し、このレジスト層5をマス
クのパターンに対応したパターンに露光し、現像してレ
ジストマスク5を形成する。このレジストマスク5を介
して、メンブレン層3を選択エッチングして透孔、即ち
マスクパターン6を形成する。選択エッチングは、ドラ
イエッチング法で行う。
【0007】次に、図12Cに示すように、シリコン基
板1を裏面から選択エッチングし、シリコン基板1の周
囲部分を残して、他のマスク領域に対応する部分を除去
する。このとき、耐エッチング層2が存在していること
により、メンブレン層3を損なうことがない。
【0008】次に、図12Dに示すように、残ったシリ
コン基板1をマスクに耐エッチング層2を選択的にエッ
チング除去する。これにより、目的のステンシルマスク
7が作成される。
【0009】一方、電子線ステッパ型マスクとして、メ
ンブレン層を梁で補強することによって、メンブレン層
を分割するようにしたマスクが提案されている(特開平
11ー54409号公報参照)。
【0010】
【発明が解決しようとする課題】ところで、上述のステ
ンシルマスク7のマスクパターンの更なる微細化、或い
はマスクパターンの加工精度を向上するには、メンブレ
ン層3の膜厚をより薄くする必要がある。しかし、メン
ブレン層3の膜厚を薄くしていくと、マスク強度の低下
により、マスク洗浄時や露光機へのステンシルマスク装
着時等において、マスクパターン6が破壊されるという
問題が発生した。また、メンブレン層3が大きい場合、
マスクパターン6の位置精度に影響を及ぼすメンブレン
層3のたわみや歪みが問題となる。
【0011】ステンシルマスクでは、微細なマスクパタ
ーンを透孔として開けるため、出来るだけ薄く且つ剛性
の高いメンブレン層(いわゆる薄膜)が望ましい。マス
ク面上を電子線(荷電粒子ビーム)で走査するタイプの
等倍転写マスクを用いてLSIチップパターンを投影す
る場合、例えば数mmから数十mm角の広さのメンブレ
ン層が要求される。マスクパターンの孔開けは、通常ド
ライエッチングで行うが、マスクパターンの開口サイズ
と開口深さの比は、1対10程度が限度とされている。
例えば、50nmのマスクパターンを開口するには、メ
ンブレン層の膜厚は500nm以下にする必要がある。
このため、例えばダイヤモンドのようなヤング率の高い
材料を用い、且つ強い引っ張り応力が発生する条件でメ
ンブレン層を形成している。このようなメンブレン層に
マスクパターンを開口した場合、引っ張り応力によって
マスクパターン形状が歪む。また、LSIの配線パター
ンのような配線間のスペースに相当する部分では、長細
い梁状の残しパターンが必要になるが、応力により長さ
制限が加わる。
【0012】メンブレン層を梁で補強して分割する構成
の電子線ステッパ型マスクでは、パターンにショットつ
なぎが発生しており、また等間隔に並べた細い梁でメン
ブレン層を支えるのは難しく、面内に応力集中が起こり
易く、マスクが歪むだけでなく、極めて壊れやすい構造
になっている。
【0013】本発明は、上述の点に鑑み、メンブレン層
を薄くしてもマスク強度を維持でき、信頼性の高い、超
微細パターンのマスクを構成できる、半導体装置製造用
マスク及びその作製方法、並びにこのマスクを使用した
半導体装置の製造方法を提供するものである。
【0014】
【課題を解決するための手段】本発明に係る半導体装置
製造用マスクは、マスクを構成するメンブレン層のマス
クパターン又はマスクパターン領域の周辺部に、メンブ
レン支持層を形成した構成とする。本発明に係る半導体
装置製造用マスクの作成方法は、基板の一面上にメンブ
レン支持層及びメンブレン層を有するマスク素材を設
け、このマスク素材のメンブレン層にマスクパターンと
なる透孔を形成した後、メンブレン層をマスクにしてメ
ンブレン支持層を、マスクパターン又はマスクパターン
領域の周辺部を残すように選択エッチングし、次いで、
基板のマスク領域に対応する部分をエッチング除去す
る。本発明に係る半導体装置製造用マスクの作製方法
は、基板の一面上に第1メンブレン支持層及びメンブレ
ン層を有するマスク素材を設け、基板のマスク領域部に
対応する部分をエッチング除去し、この除去された領域
に臨む第1メンブレン支持層の面に第2メンブレン支持
層を被着形成した後、メンブレン層にマスクパターンと
なる透孔を形成し、次いで第2メンブレン支持層及び第
1メンブレン支持層を、マスクパターン又はマスクパタ
ーン領域の周辺部を残すように基板側から選択的にエッ
チング除去する。本発明に係る半導体装置の製造方法
は、マスクを構成するメンブレン層のマスクパターン又
はマスクパターン領域の周辺部にメンブレン支持層を形
成して成る半導体装置製造用マスクを用いて、ウェーハ
に対して露光処理、或いは不純物のドーピング処理を行
うようにする。
【0015】本発明の半導体装置製造用マスクにおいて
は、メンブレン層のマスクパターン又はマスクパターン
領域の周辺部にメンブレン支持層が形成されているの
で、メンブレン層を薄くしてもマスク領域の強度が向上
し、メンブレン層のたわみ、歪みを生じ難くする。本発
明の半導体装置製造用マスクの作製方法においては、基
板上にメンブレン層及びメンブレン支持層を有するマス
ク素材を用意し、メンブレン層をマスクパターンに合わ
せてパターニングした後、メンブレン層をマスクにして
下地のメンブレン支持層を選択エッチングするので、メ
ンブレン支持層のマスクパターン部分又は複数のマスク
パターンが集まったマスクパターン領域の部分はエッチ
ング除去され、それ以外の部分、即ちメンブレン支持層
のマスクパターン又はマスクパターン領域の周辺部分は
エッチングされずに残る。次いで、基板のマスク領域に
対応する部分をエッチングすることにより、メンブレン
層を薄くしてもたわみの生じない上述の半導体装置製造
用マスクを作製できる。本発明の他の半導体装置製造用
マスクの作製方法においては、基板の一面上に第1メン
ブレン支持層及びメンブレン層を有するマスク素材を設
け、基板のマスク領域に対応する部分をエッチング除去
した後、その除去領域に臨む第1メンブレン支持層の面
に第2メンブレン支持層を被着形成し、メンブレン支持
層を第1及び第2メンブレン支持層の2層膜で形成する
ので、より強固なメンブレン支持層になり、より薄いメ
ンブレン層の形成が可能になり、より微細なマスクパタ
ーンが形成される。第1及び第2メンブレン支持層のパ
ターニングを基板側からの選択的なエッチングで行うの
で、エッチング制御がし易く、精度良く且つ容易に半導
体装置製造用マスクを作製できる。本発明の半導体装置
の製造方法においては、たわみの生じない上述したマス
クを用いてウェーハに対する露光処理、或いは不純物の
ドーピング処理を行うので、パターン位置精度が高い微
細パターンの露光、或いは微細パターンの不純物ドープ
領域の形成が可能になる。
【0016】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
【0017】図1は、本発明に係る半導体装置製造用マ
スクの一実施の形態を示す。図2は、そのマスクパター
ンが形成されたマスク領域の要部(拡大平面)を示す。
本例は、電子線転写型リソグラフィ用のステンシルマス
クに適用した場合を示す。本実施の形態に係る半導体装
置製造用マスク、即ちステンシルマスク11は、所要の
材料からなるメンブレン層12に所定パターンの透孔、
即ちマスクパターン13を形成し、そのメンブレン層1
2の下面のマスクパターン13、又は互いに近接する複
数のマスクパターン13が集まったマスクパターン領域
14の周辺部、本例ではマスクパターン領域14の周辺
部に所要の材料からなるメンブレン支持層15を形成
し、さらにメンブレン支持層15の下面のマスク領域1
6を除く周囲部に所要の材料からなる基板17を形成し
て構成される。
【0018】基板17としては、シリコン(Si)、そ
の他の材料を使用することができる。基板17は、メン
ブレン支持層15よりも十分に厚い基板で形成される。
メンブレン層12としては、例えばシリコン窒化物(S
iN)、シリコン酸化物(SiO2 )、シリコン炭化物
(SiC)、多結晶ダイヤモンド、ダイヤモンドライク
カーボン(DLC)、金属(例えばAu、Ag、Cr、
W、Pt、Pd、Ti等)、TiN、TiON、シリコ
ン(Si)等を使用することができる。メンブレン層1
2は、帯電防止できることが好ましいので、例えばSi
N層、SiO2 層、Si層の場合にはSiN層、SiO
2 層、Si層上に金属膜、例えばAu、Pt膜等を被着
するのが良い。また多結晶ダイヤモンド、ダイヤモンド
ライクカーボンの層の場合には、この層に導電性を付与
するための不純物ドープするのが良い。SiC層は導電
性を有する。メンブレン支持層15としては、例えばシ
リコン酸化物(SiO2 )、シリコン窒化物(Si
N)、シリコン(Si)、多結晶シリコン、金属(例え
ばAu、Ag、Pt、Ti、W、Cr、Pd等)、Si
C、その他のメンブレン支持層に適する材料等を使用す
ることができる。
【0019】基板17、メンブレン層12及びメンブレ
ン支持層15の材料の組み合わせは、後述の作製法で明
らかになるが、メンブレン支持層15は基板17のエッ
チング時にエッチングされない材料が用いられ、メンブ
レン層12はメンブレン支持層15及び基板17のエッ
チング時にエッチングされない材料が用いられる。
【0020】メンブレン層12の厚さは、100nm〜
3000nm程度とすることができる。例えばLEEP
L用ステンシルマスクでは、メンブレン層12の厚さを
100nm〜1000nm程度とし、PREVAIL用
ステンシルマスクでは、メンブレン層12の厚さを10
00nm〜3000nmとすることができる。同様にメ
ンブレン支持層17の厚さは、100nm〜3000n
m程度とすることができる。メンブレン部12とメンブ
レン支持層17との合計の厚さは、メンブレン層12、
引いてはマスク領域16の強度を考慮すると厚くする程
良く、500nmを越えた厚さにすることが好ましい。
【0021】本実施の形態に係るステンシルマスク1に
よれば、マスク領域16において、マスクパターン領域
14のみが実質的にメンブレン化し、それ以外の非マス
クパターン領域22の下地にメンブレン支持層15を有
することにより、メンブレン層12の膜厚を薄くしても
マスク領域16の強度を向上することができ、メンブレ
ン部分、引いてはマスク領域16のたわみ、歪みを抑制
することができる。メンブレン支持層15を有すること
により、メンブレン部の膜厚をより薄くできるので、マ
スクパターンとなる透孔13をより微細化することが可
能になる。従って、素子のより微細化、高集積度化した
LSI(大規模集積回路)の製造に適した信頼性の高い
ステンシルマスクを提供できる。
【0022】次に、図3A〜Dは、上述した本発明の半
導体装置製造用マスクの作製方法の一実施の形態を示
す。本例は電子線転写型リソグラフィのLEEPL用の
ステンシルマスクの作製に適用した場合である。
【0023】先ず、図3Aに示すように、所要の材料か
らなる基板17の一面上に所定の膜厚のメンブレン支持
層15を積層し、その上に所定の膜厚のメンブレン層1
2を積層したマスク素材18を用意する。基板17は、
例えばシリコン(Si)、その他の材料を使用できる。
メンブレン支持層15は、基板17のエッチング液に対
して耐性を有する、いわゆるエッチングされ難い材料で
あれば何でも構わない。例えば、SiO2 、SiN、S
i、多結晶Si、Au、Ag、Pt、Ti、W、Cr、
Pd、SiC等の材料をメンブレン支持層15に用いる
ことができる。メンブレン層12は、メンブレン層15
及び基板17のエッチング液に対して耐性を有する、い
わゆるエッチングされ難い材料であれば何でも構わな
い。例えば、SiN、SiO2 、ダイヤモンド(特に、
多結晶ダイヤモンド)、ダイヤモンドライクカーボン
(DLC)、SiC、Si、Au、Ag、Cr、W、P
t、Pd、Ti等の材料をメンブレン層12に用いるこ
とができる。本例では、基板17として所要の厚さのシ
リコン(Si)ウェーハを用い、このシリコンウェーハ
17上にメンブレン支持層15としての膜厚500nm
程度のシリコン酸化層(SiO2 層)を、メンブレン層
12としての膜厚500nm程度のシリコン窒化層(S
3 4 層)を、夫々積層したマスク素材18を使用し
た場合である。
【0024】次に、図3Bに示すように、メンブレン層
であるシリコン窒化層12上に感光性のレジスト層を塗
布し、このレジスト層を例えば可変成形型電子ビーム直
接描画機等を用いて、露光し、現像して所望のマスクパ
ターンに対応した開口パターン21を有するレジストマ
スク20を形成する。このレジストマスク20を介し
て、例えばCF2 等を用いたドライエッチングでシリコ
ン窒化層12を選択エッチングし、レジスト層20の開
口パターン21をシリコン窒化層12に転写する。即
ち、シリコン窒化層12にマスクパターンとなる透孔1
3を形成する。
【0025】次に、図3Cに示すように、マスク素材1
8をメンブレン支持層であるシリコン酸化層15のエッ
チング液、例えばバッファドフッ酸(BHF)溶液に浸
漬し、メンブレン層のシリコン窒化層12をマスクに、
下層のシリコン酸化層15を選択的に除去する。このB
HF溶液では、Si3 4 のエッチングレートが0.5
〜1nm/minであるのに対して、SiO2 のエッチ
ングレートが100〜250nm/minであるため、
メンブレン支持層であるシリコン酸化層15の選択エッ
チングが可能になる。この選択エッチング工程では、シ
リコン窒化層12に形成された透孔21のみからBHF
溶液が供給され、且つ等方性エッチングであるので、マ
スクパターンとなる透孔13及び之より少し内方に対応
する部分のシリコン酸化層15が選択除去され、それ以
外の部分のシリコン酸化層15が残される。本例では互
いに近接する複数のマスクパターン13が集まった各マ
スクパター領域14下のシリコン酸化層15がオーバー
エッチングされた状態で除去され、各マスクパターン領
域14の周辺部、いわゆる非マスクパターン領域22の
シリコン酸化層15が残る。この残ったシリコン酸化層
15がメンブレン支持層として機能する。
【0026】次に、図3Dに示すように、シリコンウェ
ーハ17の裏面側から最終的に得られるステンシルマス
クの周囲領域23を残してマスクパターン13の群が形
成されている、いわゆるマスク領域16に対応するシリ
コンウェーハ17の部分を選択的に除去する。例えば、
図示せざるもシリコンウェーハ17の裏面にシリコン酸
化膜(SiO2 膜)を積層し、レジストを塗布し、露
光、現像してマスク領域16に対応する部分に開口が形
成されたレジストマスクを形成する。このレジストマス
ク形成の際のシリコン酸化膜の選択除去工程は、上述の
図3Cのメンブレン支持層となるシリコン酸化層15の
選択除去工程と同時に行うこともできる。その後、シリ
コン酸化膜をマスクに例えばSF6 やNF3 等のフッ素
系ガスによるドライエッチング、若しくはKOH等によ
るウェットエッチングにより、シリコンウェーハ17を
周囲領域23を残して選択除去することができる。この
ようにして、図1及び図2に示す目的のLEEPL用の
ステンシルマスク11を作製する。なお、ステンシルマ
スクは、1枚のシリコンウェーハから1枚、あるいは複
数枚作製することができる。
【0027】なお、マスク素材18の基板17、メンブ
レン支持層15、メンブレン層12の材料の組み合わせ
の例を表1に示す。
【0028】
【表1】
【0029】図2では、作製されたステンシルマスク1
1の要部を上から見た状態を示す。互いに近接する複数
のマスクパターン(透孔)13の集合部分であるマスク
パターン領域14のみが実質的にメンブレン化し、それ
以外の非マスクパターン領域22は全て下地のシリコン
酸化層によるメンブレン支持層15が形成される。
【0030】本実施の形態に係わるステンシルマスク1
1の作製方法によれば、シリコンウェーハ17上にメン
ブレン支持層となるシリコン酸化層15及びメンブレン
層となるシリコン窒化層12を積層したマスク素材18
を用意し、このシリコン窒化層12をドライエッチング
でパターニングしてマスクパターン(即ち、透孔)13
を形成するので、メンブレン層12をより薄くして超微
細なマスクパターン13を形成することが可能になる。
そして、シリコン酸化層15の選択エッチングで残った
部分がメンブレン支持層として機能するので、メンブレ
ン層12を薄くしてもマスクパターン領域14、さらに
マスク領域16の強度が向上し、信頼性の高いステンシ
ルマスクを作製することができる。また、メンブレン層
であるシリコン窒化層12にマスクパターン13を形成
した後、シリコン窒化層12をマスクに下地のシリコン
酸化層15を選択エッチングして、シリコン酸化層15
の非マスクパターン領域22に対応する部分を残すの
で、自己整合的にメンブレン支持層15を形成すること
ができる。即ち、メンブレン支持層15を形成するため
のリソグラフィ工程が不要になる。シリコン窒化層12
をマスクに下地のシリコン酸化層15を等方エッチング
で、且つオーバーエッチング気味に選択除去するので、
マスクパターン13の精度は、メンブレン層12で実質
的なマスクパターン幅が規制され、高精度のマスクパタ
ーン13が得られる。そして、シリコン酸化層15の選
択エッチングで残った部分がメンブレン支持層として機
能するので、メンブレン層12を薄くしてもマスクパタ
ーン領域14、さらにマスク領域16の強度が向上し、
信頼性の高いステンシルマスクを作製することができ
る。
【0031】図3Cの工程で、メンブレン支持層15に
対する等方性エッチングとしては、ウェットエッチン
グ、ガスエッチング(ドライエッチング)が可能であ
る。ウェットエッチングは、安価に行える利点がある。
なお、ウェットエッチングは、エッチング液が透孔内に
溜まり易い。この残留エッチング液を乾かす際に、表面
張力でマスクパターンが壊される虞れが生じるときは、
ガスエッチングを用いることができる。
【0032】本発明のマスク作製におけるマスク素材1
8の基板17として、シリコンウェーハを用いるとき
は、半導体装置の製造と、マスク作製を、同じ製造ライ
ンで行うことが可能になり、製造設備を共用できるとい
う実用上の利点が大である。
【0033】電子線転写型リソグラフィのうちLEEP
Lでは、低加速電圧で電子線を照射するので、ステンシ
ルマスク11のメンブレン層12に帯電防止を施すこと
が好ましい。マスク作製に際してメンブレン層12に例
えばシリコン窒化層を用いた場合は、この上に蒸着等で
Au,Pt等の帯電防止膜を形成することができる。メ
ンブレン層12に多結晶ダイヤモンド、或いはダイヤモ
ンドライクカーボン(DLC)等を用いた場合は、不純
物をドーピングして導電性を付与することができる。P
REVAILのような高加速電圧で電子線を照射する場
合、電子線はステンシルマスク内で散乱して通過するの
で、帯電しない。
【0034】電子線転写型リソグラフィにおける露光処
理では、ステンシルマスクに電子線が照射されることに
よりステンシルマスクの温度が上昇し、熱膨張でマスク
パターンの位置ズレが生じる可能性がある。このため、
メンブレン層12としては、熱伝導性のよいものが好ま
しい。金属膜を施した場合は、帯電防止と共に熱伝導率
を高めることができる。ダイヤモンドは、熱伝導率が良
い。
【0035】上例では、メンブレン層12の互いに近接
した複数のマスクパターン13を有するマスクパターン
領域14の周辺部、いわゆる非マスクパターン領域22
にメンブレン支持層15を形成した構成としたが、メン
ブレン層12の各マスクパターン13の周辺部、いわゆ
る非マスクパターン部にメンブレン支持層15を形成し
た構成とすることも可能である。
【0036】上述では、メンブレン支持層15を等方性
エッチング(いわゆるオーバーエッチング気味)により
メンブレン層12のマスクパターン領域14又はマスク
パターン13の縁部より外側に形成するようにしたが、
その他、例えば異方性エッチングにより、マスクパター
ン13に対応した部分のみの下地層を除去し、他部の残
った下地層をメンブレン支持層として機能するように構
成することも可能である。
【0037】図4は、本発明に係る半導体装置製造用マ
スクの他の実施の形態を示す。図5は、そのマスクパタ
ーンが形成されたマスク領域の要部(拡大平面)を示
す。本例は、前述の実施の形態と同様に電子線転写型リ
ソグラフィ用のステンシルマスクに適用した場合を示
す。本実施の形態に係る半導体装置製造用マスク、即ち
ステンシルマスク41は、所要の材料からなるメンブレ
ン層42に所定パターンの孔、即ちマスクパターン43
を形成し、そのメンブレン層42の下面のマスクパター
ン43、又は互いに近接する複数のマスクパターン領域
44の周辺部に複数層構造のメンブレン支持層45を形
成し、さらにメンブレン支持層45の下面のマスク領域
46を除く外周囲部に所要の材料からなる基板47を形
成して構成される。
【0038】メンブレン支持層45は、本例ではそれぞ
れ材料の異なる第1メンブレン支持層48及び第2メン
ブレン支持層49からなる2層構造で形成される。本実
施の形態のステンシルマスク41は、基板47と第1メ
ンブレン支持層48とマスクとなるメンブレン層42が
積層されたマスク素材から成り、第2メンブレン支持層
49がマスク領域46に対応する第1メンブレン支持層
48の下面に選択的に被着形成して構成される。
【0039】基板47、第1メンブレン層支持層48及
びメンブレン層42の材料の組み合わせは、後述の作製
法を採るとき、第1メンブレン支持層48が基板47と
メンブレン層42のそれぞれのエッチング時にエッチン
グされない材料、即ちエッチングストッパとなる材料で
形成されるように、選択される。このステンシルマスク
41は、例えば、基板47と第1メンブレン支持層48
とメンブレン層42が積層されたマスク素材として、半
導体基板上に絶縁層を介して半導体層が形成されて成る
所謂SOI(semiconductor onins
ulator)基板を用いて作製することが可能であ
る。例えば、シリコン(Si)基板上にシリコン酸化
(SiO2 )層を介してシリコン(Si)層が形成され
てなるSOI基板を用いたときには、基板47がシリコ
ン基板、メンブレン層42がシリコン層、第1メンブレ
ン支持層48がシリコン酸化層で夫々形成され、第2メ
ンブレン支持層49がシリコン窒化(SiN)層で形成
される。その他、例えば、シリコン(Si)基板上にシ
リコン窒化(SiN)層による第1メンブレン支持層4
8及びシリコン(Si)層によるメンブレン層42を積
層したマスク素材を用いるときは、第2メンブレン支持
層49としてシリコン酸化(SiO2 )層を用いること
ができる。
【0040】基板47、メンブレン層42、第1メンブ
レン支持層48、第2メンブレン支持層49の材料の、
その他の組み合わせは、前述のステンシルマスク11で
説明した材料を適宜組み合わせて使用することも可能で
ある。
【0041】メンブレン層42の厚さは、100nm〜
3000nm程度とすることができる。第2メンブレン
支持層49の厚さt1 は、アスペクト比に制限される
が、最大でマスクパターン領域44の幅W2 の約4倍程
度である。第2メンブレン支持層48の膜厚をマスクパ
ターン領域44の幅W2 の約4倍程度を超えると、開口
を挟んで対向する第2メンブレン支持層が表面張力など
で貼りつき易くなり、マスクパターン領域44にたわ
み、歪みが発生する。ステンシルマスクのチップ領域
は、最大で50mm×50mm程度とすることができ
る。
【0042】本実施の形態に係るステンシルマスク41
によれば、前述と同様に、マスク領域46において、マ
スクパターン領域44のみが実質的にメンブレン化し、
それ以外の非マスクパターン領域52(図5参照)の下
地に第1及び第2メンブレン支持層49及び49を有す
ることにより、メンブレン層42の膜厚を薄くしてもマ
スク領域46の補強を向上することができ、メンブレン
層42を均一に支えることができ、応力集中を緩和する
ことができる。よって、メンブレン部分、引いてはマス
ク領域46のたわみ、歪みを抑制することができる。第
1、第2メンブレン支持層48、49を有するので、補
強を確実にし、例えばSOI基板からのステンシルマス
クの作製を可能にする。ステンシルマスクの作製におい
て、SOI基板を利用できるので、ステンシルマスク作
製を容易にする。メンブレン支持層48、49を有する
ことにより、太い梁構造が形成され、より薄いメンブレ
ン層42を形成でき、より微細な転写パターンを形成す
ることが可能なステンシルマスクを構成できる。
【0043】メンブレン支持層45〔48、49〕によ
りマスクパターン領域44毎に補強されるので、例えば
リソグラフ工程でのレジストパターンのショットつなぎ
をなくすことが可能になる。
【0044】従って、素子のより微細化、高集積度化し
たLSIの製造に適した信頼性の高いステンシルマスク
を提供できる。
【0045】次に、図6〜図7は、上述した半導体装置
製造用マスク41の作製方法の実施の形態を示す。本例
は電子線転写型リソグラフィのLEEPL用のステンシ
ルマスクの作製に適用した場合である。
【0046】先ず、図6Aに示すように、基板47上に
第1メンブレン支持層48を介してメンブレン層42を
積層してなるマスク素材54を用意する。本例では厚さ
725μm程度のシリコン基板47上に膜厚100nm
程度のシリコン酸化層48を介して膜厚100nm程度
のシリコン層42が形成されて成る、8インチのSOI
基板によるマスク素材54を用意する。
【0047】次に、図6Bに示すように、マスク素材5
4のシリコン基板57の裏面にフォトレジスト層を塗布
し、所要パターンに露光し、エッチング処理、例えばK
OH(水酸化カリウム)水溶液、TMAH(テトラメチ
ルアンモニウムハイドロオキサイド)水溶液などでウェ
ットエッチングして、シリコン基板57のマスク領域4
6に対応する部分を選択的にエッチング除去する。即
ち、マスク領域46の外周囲部を残すようにマスク領域
46部に対応するシリコン基板部分を全て除去する。こ
れにより、マスク領域46のシリコン酸化層48の裏面
が露出する。
【0048】次に、図6Cに示すように、シリコン基板
47が選択除去された部分、即ち露出したシリコン酸化
層48の裏面に、第2メンブレン支持層となる例えば膜
厚10μm程度のシリコン窒化層49をCVD(化学気
相成長)法、スパッタリング法、その他の方法により選
択的に形成する。シリコン窒化層49の膜厚は、前述し
たようにチップ領域が25mm平方のとき、10μm〜
20μm程度とすることができる。この膜厚はアスペク
ト比に制限されるが、最大でマスクパターン領域46の
幅W2 の約4倍程度とすることができる。
【0049】次に、図7Dに示すように、メンブレン層
であるシリコン層42の表面上に感光性のレジスト層を
塗布し、このレジスト層を例えば可変成型型電子ビーム
直接描画機等を用いて、露光し、現像して所望のマスク
パターンに対応した開口パターンを有するレジストマス
ク(図示せず)を形成する。このレジストマスクを介し
て、例えばSF6 、HBr、あるいはCl2 等を用いた
ドライエッチングでメンブレン層となるシリコン層42
を選択エッチングし、レジストマスクの開口パターンを
シリコン層42に転写する。即ち、シリコン層42にマ
スクパターンとなる微細線幅W1 の透孔43を形成す
る。
【0050】次に、図7Eに示すように、第2メンブレ
ン支持層となるシリコン窒化層49の裏面に、フォトレ
ジスト層(図示せず)を塗布し、露光し、現像処理して
マスクパターン領域に対応する部分に開口を有するレジ
ストマスクを形成し、このレジストマスクを介してシリ
コン窒化層49をエッチング、即ち例えばCF4 等を用
いたドライエッチングで選択除去して、第2メンブレン
支持層49を形成する。
【0051】続いて、図7Fに示すように、第2メンブ
レン支持層49をマスクにして裏面からシリコン酸化層
42を、エッチング、例えばCF4 、CHF3 あるいは
48 を用いたドライエッチングで選択除去し、第1
メンブレン支持層48を形成する。この第1、第2メン
ブレン支持層48、49でメンブレン支持層54を形成
する。このようにして、目的のLEEPL用のステンシ
ルマスク41を作製する。
【0052】図5は、作製されたステンシルマスク41
の要部を上から見た状態を示す。互いに近接する複数の
マスクパターン(透孔)43の集合部分であるマスクパ
ターン領域44のみが実質的にメンブレン化し、それ以
外の非マスクパターン領域52は全て下地のシリコン酸
化層48とシリコン窒化層49からなるメンブレン支持
層45が形成される。
【0053】次に、図7Eの工程における感光性レジス
ト層に対する露光パターンを得るときの、可変成型電子
ビーム直接描画機での図形処理を説明する。先ず、図8
AのステップS1 でマスクパターンデータ61を得る。
図8BのステップS2 でマスクパターンデータ61に対
して、ある一定量Aだけ太らせ、図8CのステップS3
で図形間の加算処理(OR処理)を行う。次に、微細パ
ターン62を無くすために、図9DのステップS4 で再
び一定量Bだけ太らせ、図9EのステップS5 で再び図
形間の加算処理(OR)処理をする。その後、図9Fの
ステップS6 で同量Bだけ図形を細らせる。このように
して出来上がった一つながりの図形領域63をマスクパ
ターン領域とする。
【0054】本実施の形態に係わるステンシルマスク4
1の作製方法によれば、SOI基板によるマスク素材5
4を用意し、そのシリコン層42を表面からドライエッ
チングでパターニングしてマスクパターン(即ち透孔)
を形成し、その後にSOI基板のシリコン酸化層48及
び付加したシリコン窒化層49による第1、第2メンブ
レン支持層を形成するので、メンブレン層42をより薄
くして超微細なマスクパターン43を形成することが可
能になる。シリコン基板47を裏面からマスク領域46
の外周囲部となる部分を残して広くエッチング除去した
後、そのエッチングにより露出したシリコン酸化層48
の裏面に所要膜厚のシリコン窒化層49を形成し、裏面
からシリコン窒化49及びシリコン酸化48を選択エッ
チングし、残ったシリコン窒化層49及びシリコン酸化
48をメンブレン支持層45として機能させるので、メ
ンブレン層42を薄くしても各マスクパターン領域44
の強度が向上し、メンブレン層42を均一に支えること
ができ、応力集中が緩和し、たわみ、歪みのない信頼性
の高いステンシルマスクを作製することができる。
【0055】シリコン窒化層49及びシリコン酸化層4
8を裏面から選択的にエッチングして第1メンブレン支
持層48及び第2メンブレン支持層49を形成するの
で、選択エッチングの制御が容易になり、精度良くメン
ブレン支持層を形成することができる。しかも、SOI
基板を利用することができるので、エッチング制御が容
易になることと相俟って、ステンシルマスクの作製を精
度良く、且つ容易に作製することができる。
【0056】上例では、本発明の半導体装置製造用マス
クおよびその作製方法を、電子線転写型リソグラフィの
LEEPL用ステンシルマスク及びその作製に適用した
が、その他、電子線転写型リソグラフィのPREVAI
L用、可変成形電子ビーム直接描画機用、イオンビーム
リソグラフィ用等の所謂電荷粒子転写型リソグラフィ用
のステンシルマスクにも適用できる。さらに、本発明の
半導体装置製造用マスクは、半導体装置の製造におけ
る、露光処理用、不純物のドーピング(例えばイオン注
入)処理用のマスクにも適用できる。
【0057】図10は、半導体装置の製造方法の一実施
の形態を示す。本例は、上述した図1の本発明の半導体
装置製造用マスクを用いて半導体ウェーハ上にレジスト
マスクを形成するための、露光処理に適用した場合であ
る。本実施の形態においては、先ず、図10Aに示すよ
うに、半導体ウェーハ、例えばシリコンウェーハ31上
に、直接或いは図示するように例えばSiO2 膜等の絶
縁膜32を介して感光性を有しないレジスト層33、及
び例えば膜厚が100nm以下の電子線用の感光性レジ
スト層34を順次に塗布形成する。このシリコンウェー
ハ31を、電子線露光装置内にステンシルマスク、例え
ば上述の図1に示す本発明のステンシルマスク11に対
向するように配置する。ステンシルマスク11は、その
メンブレン部12がシリコンウェーハ31のレジスト層
34に対して所定の間隔、例えば40μm離れた位置に
配置される。この状態で、電子線を照射して感光性レジ
スト層34を所望のパターンに電子線露光し、現像処理
を行って、図4Bに示すように、レジストマスク34A
を形成する。
【0058】次に、図10Cに示すように、このレジス
トマスク34Aを介して下地の非感光性レジスト層33
をドライエッチングで選択除去し、2層レジスト33、
34からなるレジストマスク35を形成する。本実施の
形態にによれば、メンブレン層12が裏面のメンブレン
支持層15で補強され、微細マスクパターン13を有す
るステンシルマスク11を用いて露光処理するので、半
導体ウェーハ31上に絶縁膜32を介して微細パターン
で且つパターンズレのないレジストマスク35を形成す
ることができる。以後、このレジストマスク35を用い
て選択エッチング、不純物導入等の処理を行うことがで
き、より微細な半導体素子を形成することができる。従
って、より微細な半導体素子を有し、且つ高集積度のL
SIを製造することができる。
【0059】PREVAIL方式の露光装置を用いて同
様の露光処理を行うときは、メンブレン部の厚みを10
00nm以上にし、その他の構成を図1と同様にしたス
テンシルマスクを用いる。シリコンウェーハ31上には
直接、又はSiO2 膜等の絶縁膜を介して1層の感光性
レジスト層を塗布形成し、PREVAIL方式の電子線
露光装置にこのウェーハを配置する。そして、電子線露
光し、現像して、ステンシルマスクのマスクパターンを
転写したレジストマスクを形成する。以後の工程は上例
と同様である。
【0060】図11は、半導体装置の製造方法の他の実
施の形態を示す。本例は、上述した半導体装置製造用マ
スクを用いて半導体ウェーハに対する不純物ドーピング
処理に適用した場合である。本実施の形態においては、
不純物イオン注入装置内に半導体基板、例えばシリコン
ウェーハ31と、このウェーハ31の一面に近接対向す
るイオン注入用マスク、例えば上述の図1に示すと同様
の構成を採るマスク39を配置し、このマスク39を介
してシリコンウェーハ31内に不純物イオン37を注入
する。このイオン注入により、シリコンウェーハ31に
不純物ドーピング領域38を形成する。本実施の形態に
係る半導体装置の製造方法によれば、不純物ドーピング
工程において、メンブレン部12が裏面のメンブレン支
持層15で補強され、微細マスクパターン13を有する
マスク39を用いて、直接シリコンウェーハ31へ不純
物イオン37を注入するので、微細パターン領域に目的
の不純物を精度良くドーピングすることができ、微細な
不純物ドーピング領域38を形成することができる。従
って、より微細な半導体素子を有し、且つ高集積度のL
SIを製造することができる。
【0061】上述の図4で説明した半導体装置製造用マ
スク41を用いて、図10、図11で説明したと同様の
露光処理、或いは不純物ドーピングを行い、半導体装置
を製造することができる。この場合も、図1の半導体装
置製造用マスク11を用いたと同様の効果が得られ、よ
り微細な半導体素子を有し、且つ高集積度のLSIを製
造することができる。
【0062】
【発明の効果】本発明に係る半導体装置製造用マスクに
よれば、マスクを構成するメンブレン層のマスクパター
ン又はマスクパターン領域の周辺部に、メンブレン支持
層が形成されているので、メンブレン層のたわみ、歪み
を低減することができる。メンブレン支持層により強度
の向上が図れるので、メンブレン層の膜厚をより薄く形
成でき、マスクパターンとなる透孔をより微細化するこ
とが可能になる。従って、より素子が微細化され、高集
積度化されたLSI(大規模集積回路)の製造に適する
マスクを提供できる。メンブレン支持層を、マスクパタ
ーン又はマスクパターン領域の縁部より外側に形成する
ときは、メンブレン層で実質的なマスクパターン幅が規
制されるので、微細且つ高精度のマスクパターンを有す
る半導体装置製造用マスクを提供できる。メンブレン支
持層を複数層構造にするときは、よりマスク補強を確実
にし、メンブレン層のたわみ、歪みを低減し、従ってメ
ンブレン層をより薄くしてマスクパターンをより微細化
することが可能になる。
【0063】本発明に係る半導体装置製造用マスクの作
製方法によれば、基板の一面上にメンブレン支持層及び
メンブレン層を有するマスク素材18を用意し、このメ
ンブレン層にマスクパターンとなる透孔を形成するの
で、メンブレン層をより薄くして超微細なマスクパター
ンを形成することができる。メンブレン層にマスクパタ
ーンを形成した後、メンブレン層をマスクにメンブレン
支持層をマスターパターン又はマスクパターン領域の周
辺部を残すように選択エッチングするので、メンブレン
層のたわみ、歪みを低減したマスクを作製することがで
きる。同時に、自己整合的にメンブレン支持層を形成す
ることができる。即ち、メンブレン支持層を形成するた
めのリソグラフィ工程が不要になる。メンブレン層をマ
スクに下地のメンブレン支持層を等方エッチングで選択
除去するときは、マスクパターンの精度がメンブレン層
で実質的なマスクパターン幅が規制され、高精度のマス
クパターンを形成することができる。
【0064】本発明に係る他の半導体装置製造用マスク
の作製方法によれば、基板の一面上にエッチングストッ
パを兼ねる第1メンブレン支持層及びマスクとなるメン
ブレン層を有するマスク素材を用意し、基板のマスク領
域に対応する部分をエッチング除去した後、その除去さ
れた領域に臨む第1メンブレン支持層の面に第2メンブ
レン支持層を被着形成して、最終的に第1及び第2メン
ブレン支持層によりメンブレン支持層を形成するので、
マスク補強がより向上し、メンブレン層42をより薄く
して超微細なマスクパターンを形成することができる。
2層構造のメンブレン支持層により、メンブレン層42
を均一に支えることができ、応力集中が緩和し、たわ
み、歪みのない信頼性の高いステンシルマスクを作製す
ることができる。第1及び第2メンブレン支持層のパタ
ーニングを裏面からのエッチングで行うので、選択エッ
チングの制御が容易になり、精度良くメンブレン支持層
を形成することができる。また、SOI基板を利用する
ことができるので、エッチング制御が容易になることと
相俟って、この種の半導体装置製造用マスクの作製を精
度良く、且つ容易に作製することができる。
【0065】本発明に係る半導体装置の製造方法によれ
ば、上述の半導体装置製造用マスクを用いて露光処理す
るので、微細マスクパターンを有し且つパターンズレの
ないレジストマスクを形成することができる。以後は、
このレジストマスクを用いて選択エッチング、不純物導
入等の処理を行うことができる。従って、より素子が微
細化され、高集積度化されたLSI(大規模集積回路)
を製造することができる。
【0066】本発明に係る半導体装置の製造方法によれ
ば、上述の半導体装置製造用マスクを用いてウェーハに
対して不純物のドーピング処理を行うので、微細パター
ン領域に目的の不純物を精度良くドーピングすることが
できる。従って、より素子が微細化され、高集積度化さ
れたLSI(大規模集積回路)を製造することができ
る。
【0067】本発明では、マスクパターン領域ごとにメ
ンブレン支持層を形成させることによって、レジストパ
ターンのショットつなぎをなくすことができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置製造用マスクの一実施
の形態を示す構成図である。
【図2】図1の半導体装置製造用マスクの要部の拡大平
面図である。
【図3】A〜D 本発明に係る半導体装置製造用マスク
の作製方法の一実施の形態を示す工程図である。
【図4】本発明に係る半導体装置製造用マスクの他の実
施の形態を示す構成図である。
【図5】図4の半導体装置製造用マスクの要部の拡大平
面図である。
【図6】A〜C 本発明に係る半導体装置製造用マスク
の作製方法の他の実施の形態を示す工程図(その1)で
ある。
【図7】D〜F 本発明に係る半導体装置製造用マスク
の作製方法の他の実施の形態を示す工程図(その2)で
ある。
【図8】A〜C 露光パターンを得るときの図形処理の
説明に供する工程図(その1)である。
【図9】D〜F 露光パターンを得るときの図形処理の
説明に供する工程図(その2)である。
【図10】A〜C 本発明に係る半導体装置の製造方法
の一実施の形態(露光処理工程に適用)を示す工程図で
ある。
【図11】本発明に係る半導体装置の製造方法の他の実
施の形態(不純物ドーピング処理に適用)を示す工程図
である。
【図12】A〜D 従来の電子線転写型リソグラフィの
LEEPL用ステンシルマスクの作製方法を示す工程図
である。
【符号の説明】
11,41・・・ステンシルマスク、12,42・・・
メンブレン層、13,43・・・マスクパターン(透
孔)、14,44・・・マスクパターン領域、15,4
5・・・メンブレン支持層、16・・・マスク領域、1
7,47・・・基板、18,54・・・マスク素材、2
0・・・レジスト層、21・・・開口パターン、22・
・・非マスクパターン領域、31・・・半導体ウェー
ハ、32・・・絶縁膜、33・・・感光性のないレジス
ト層、34・・・感光性レジスト層、35・・・レジス
トマスク、36・・・電子線、37・・・不純物イオ
ン、38・・・不純物ドーピングマスク、39・・・マ
スク、48・・・第1メンブレン支持層、49・・・第
2メンブレン支持層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小國 久美子 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 2H095 BA08 BB14 5F056 AA22 FA05

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 マスクを構成するメンブレン層のマスク
    パターン又はマスクパターン領域の周辺部に、メンブレ
    ン支持層が形成されて成ることを特徴とする半導体装置
    製造用マスク。
  2. 【請求項2】 前記メンブレン支持層が、前記マスクパ
    ターン又はマスクパターン領域の端縁より外側に形成さ
    れて成ることを特徴とする請求項1記載の半導体装置製
    造用マスク。
  3. 【請求項3】 前記メンブレン支持層が複数層構造を有
    して成ることを特徴とする請求項1又は2記載の半導体
    装置製造用マスク。
  4. 【請求項4】 基板の一面上にメンブレン支持層及びマ
    スクとなるメンブレン層を有するマスク素材を設ける工
    程と、 前記メンブレン層にマスクパターンとなる透孔を形成す
    る工程と、 前記メンブレン層をマスクにして、前記メンブレン支持
    層をマスクパターン又はマスクパターン領域の周辺部を
    残すように選択的エッチングする工程と、 前記基板のマスク領域部に対応する部分をエッチング除
    去する工程とを有することを特徴とする半導体装置製造
    用マスクの作製方法。
  5. 【請求項5】 前記メンブレン支持層を等方性エッチン
    グで選択除去することを特徴とする請求項4記載の半導
    体装置製造用マスクの作製方法。
  6. 【請求項6】 基板の一面上にエッチングストッパを兼
    ねる第1メンブレン支持層及びマスクとなるメンブレン
    層を有するマスク素材を設ける工程と、 前記基板のマスク領域部に対応する部分をエッチング除
    去する工程と、 前記基板が除去された領域に臨む前記第1メンブレン支
    持層の面に第2メンブレン支持層を被着形成する工程
    と、 前記メンブレン層にマスクパターンとなる透孔を形成す
    る工程と、 前記第2メンブレン支持層及び第1メンブレン支持層
    を、マスクパターン又はマスクパターン領域の周辺部を
    残すように、前記基板側から選択的にエッチング除去す
    る工程とを有することを特徴とする半導体装置製造用マ
    スクの作製方法。
  7. 【請求項7】 マスクを構成するメンブレン層のマスク
    パターン又はマスクパターン領域の周辺部に、メンブレ
    ン支持層が形成されて成る半導体装置製造用マスクを用
    いて、ウェーハに対して露光処理を行うことを特徴とす
    る半導体装置の製造方法。
  8. 【請求項8】 マスクを構成するメンブレン層のマスク
    パターン又はマスクパターン領域の周辺部に、メンブレ
    ン支持層が形成されて成る半導体装置製造用マスクを用
    いて、ウェーハに対して不純物のドーピング処理を行う
    ことを特徴とする半導体装置の製造方法。
JP2002002705A 2001-05-16 2002-01-09 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法 Expired - Fee Related JP3678199B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002002705A JP3678199B2 (ja) 2001-05-16 2002-01-09 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法
US10/143,797 US6916582B2 (en) 2001-05-16 2002-05-14 Mask for fabrication of semiconductor devices, process for production of the same, and process for fabrication of semiconductor devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001146689 2001-05-16
JP2001-146689 2001-05-16
JP2002002705A JP3678199B2 (ja) 2001-05-16 2002-01-09 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003037055A true JP2003037055A (ja) 2003-02-07
JP3678199B2 JP3678199B2 (ja) 2005-08-03

Family

ID=26615200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002002705A Expired - Fee Related JP3678199B2 (ja) 2001-05-16 2002-01-09 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6916582B2 (ja)
JP (1) JP3678199B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012187A (ja) * 2003-05-27 2005-01-13 Shin Etsu Chem Co Ltd イオン注入用ステンシルマスク及びその作製方法
JP2005020014A (ja) * 2003-06-27 2005-01-20 Samsung Electronics Co Ltd メインストラットと補助ストラットとを持つステンシルマスクおよびその製造方法
WO2005015616A1 (ja) * 2003-08-12 2005-02-17 Tadahiro Ohmi 電子ビーム露光装置及び露光方法
JP2006024602A (ja) * 2004-07-06 2006-01-26 Toppan Printing Co Ltd ステンシルマスク及びその製造方法及びそのパターン転写方法
JP2006080360A (ja) * 2004-09-10 2006-03-23 Toppan Printing Co Ltd メンブレンマスク及びその製造方法
JP2006078856A (ja) * 2004-09-10 2006-03-23 Toppan Printing Co Ltd ステンシルマスク及びその製造方法
JP2006295009A (ja) * 2005-04-13 2006-10-26 Dainippon Printing Co Ltd 荷電粒子線用転写マスクの作製方法及び荷電粒子線用転写マスク
JP2007073730A (ja) * 2005-09-07 2007-03-22 Toppan Printing Co Ltd ステンシルマスクブランク及びステンシルマスク並びにそれを用いた荷電粒子線のパターン露光方法
US7267911B2 (en) 2002-12-26 2007-09-11 Kabushiki Kaisha Toshiba Stencil mask and its manufacturing method
JP2009231324A (ja) * 2008-03-19 2009-10-08 Toppan Printing Co Ltd ステンシルマスクおよびその製造方法
JP2009231465A (ja) * 2008-03-21 2009-10-08 Toyota Motor Corp ステンシルマスク
JP2010219213A (ja) * 2009-03-16 2010-09-30 Toppan Printing Co Ltd ステンシルマスク及び電子線露光方法
US7824825B2 (en) 2005-08-03 2010-11-02 Toyota Jidosha Kabushiki Kaisha Stencil masks, method of manufacturing stencil masks, and method of using stencil masks
JP2011077091A (ja) * 2009-09-29 2011-04-14 Toppan Printing Co Ltd イオン注入用ステンシルマスクの製造方法
JP2011171655A (ja) * 2010-02-22 2011-09-01 Toppan Printing Co Ltd イオン注入用ステンシルマスクおよびその製造方法
KR101075080B1 (ko) * 2003-05-27 2011-10-21 신에쓰 가가꾸 고교 가부시끼가이샤 이온 주입용 스텐실 마스크
KR20160025137A (ko) * 2014-08-26 2016-03-08 삼성디스플레이 주식회사 증착 장치, 이를 이용한 박막 형성 방법 및 유기 발광 표시 장치 제조 방법
KR20210101139A (ko) * 2020-02-07 2021-08-18 가부시키가이샤 재팬 디스프레이 증착 마스크의 제조 방법 및 제조 장치
JP2022525767A (ja) * 2019-03-15 2022-05-19 アプライド マテリアルズ インコーポレイテッド 堆積マスク並びに堆積マスクを製造及び使用する方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542265A1 (en) * 2002-06-26 2005-06-15 Sony Corporation Mask and production method therefor and production method for semiconductor device
KR100480705B1 (ko) * 2002-07-03 2005-04-06 엘지전자 주식회사 유기 el 소자 제작용 새도우 마스크 및 그 제조 방법
JP4200290B2 (ja) * 2003-05-21 2008-12-24 パナソニック株式会社 マスクユニット
JP2005150205A (ja) * 2003-11-12 2005-06-09 Sony Corp ステンシルマスクおよびその製造方法
JP3794407B2 (ja) * 2003-11-17 2006-07-05 セイコーエプソン株式会社 マスク及びマスクの製造方法、表示装置の製造方法、有機el表示装置の製造方法、有機el装置、及び電子機器
JP4608874B2 (ja) * 2003-12-02 2011-01-12 ソニー株式会社 蒸着マスクおよびその製造方法
US7695564B1 (en) * 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate
US7460209B2 (en) * 2005-03-28 2008-12-02 Intel Corporation Advanced mask patterning with patterning layer
JP2007324373A (ja) * 2006-06-01 2007-12-13 Pd Service:Kk ステンシルマスク
US8986835B2 (en) * 2010-04-05 2015-03-24 Purdue Research Foundation Growth process for gallium nitride porous nanorods
US11444244B2 (en) * 2018-04-19 2022-09-13 Ningbo Semiconductor International Corporation Mask plate and fabrication method thereof
US11610758B2 (en) * 2019-01-15 2023-03-21 Kkt Holdings Syndicate Charged particle beam lithography system
CN110764362B (zh) * 2019-01-31 2020-12-29 昆山国显光电有限公司 掩膜条、阵列基板、显示屏及显示装置
US11638388B2 (en) * 2020-05-15 2023-04-25 The Hong Kong University Of Science And Technology High-resolution shadow masks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256532A (en) * 1977-07-05 1981-03-17 International Business Machines Corporation Method for making a silicon mask
US5362575A (en) * 1992-12-31 1994-11-08 At&T Bell Laboratories Lithographic mask, comprising a membrane having improved strength
JPH0934103A (ja) * 1995-05-17 1997-02-07 Nikon Corp 荷電粒子線転写用マスク
JPH1154409A (ja) 1997-08-05 1999-02-26 Nikon Corp マスク作製用部材及びマスクの製造方法
KR100447993B1 (ko) * 1998-12-28 2004-10-14 주식회사 하이닉스반도체 셀 투사 마스크_

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7267911B2 (en) 2002-12-26 2007-09-11 Kabushiki Kaisha Toshiba Stencil mask and its manufacturing method
JP2005012187A (ja) * 2003-05-27 2005-01-13 Shin Etsu Chem Co Ltd イオン注入用ステンシルマスク及びその作製方法
KR101075080B1 (ko) * 2003-05-27 2011-10-21 신에쓰 가가꾸 고교 가부시끼가이샤 이온 주입용 스텐실 마스크
JP4570913B2 (ja) * 2003-06-27 2010-10-27 三星電子株式会社 メインストラットと補助ストラットとを持つステンシルマスクおよびその製造方法
JP2005020014A (ja) * 2003-06-27 2005-01-20 Samsung Electronics Co Ltd メインストラットと補助ストラットとを持つステンシルマスクおよびその製造方法
WO2005015616A1 (ja) * 2003-08-12 2005-02-17 Tadahiro Ohmi 電子ビーム露光装置及び露光方法
JP2006024602A (ja) * 2004-07-06 2006-01-26 Toppan Printing Co Ltd ステンシルマスク及びその製造方法及びそのパターン転写方法
JP4635491B2 (ja) * 2004-07-06 2011-02-23 凸版印刷株式会社 ステンシルマスクおよびパターン転写方法
JP2006080360A (ja) * 2004-09-10 2006-03-23 Toppan Printing Co Ltd メンブレンマスク及びその製造方法
JP2006078856A (ja) * 2004-09-10 2006-03-23 Toppan Printing Co Ltd ステンシルマスク及びその製造方法
JP4655558B2 (ja) * 2004-09-10 2011-03-23 凸版印刷株式会社 メンブレンマスク及びその製造方法
JP4649919B2 (ja) * 2004-09-10 2011-03-16 凸版印刷株式会社 ステンシルマスクの製造方法
JP2006295009A (ja) * 2005-04-13 2006-10-26 Dainippon Printing Co Ltd 荷電粒子線用転写マスクの作製方法及び荷電粒子線用転写マスク
US7824825B2 (en) 2005-08-03 2010-11-02 Toyota Jidosha Kabushiki Kaisha Stencil masks, method of manufacturing stencil masks, and method of using stencil masks
JP2007073730A (ja) * 2005-09-07 2007-03-22 Toppan Printing Co Ltd ステンシルマスクブランク及びステンシルマスク並びにそれを用いた荷電粒子線のパターン露光方法
JP2009231324A (ja) * 2008-03-19 2009-10-08 Toppan Printing Co Ltd ステンシルマスクおよびその製造方法
JP2009231465A (ja) * 2008-03-21 2009-10-08 Toyota Motor Corp ステンシルマスク
JP2010219213A (ja) * 2009-03-16 2010-09-30 Toppan Printing Co Ltd ステンシルマスク及び電子線露光方法
JP2011077091A (ja) * 2009-09-29 2011-04-14 Toppan Printing Co Ltd イオン注入用ステンシルマスクの製造方法
JP2011171655A (ja) * 2010-02-22 2011-09-01 Toppan Printing Co Ltd イオン注入用ステンシルマスクおよびその製造方法
KR20160025137A (ko) * 2014-08-26 2016-03-08 삼성디스플레이 주식회사 증착 장치, 이를 이용한 박막 형성 방법 및 유기 발광 표시 장치 제조 방법
KR102140304B1 (ko) 2014-08-26 2020-08-03 삼성디스플레이 주식회사 증착 장치, 이를 이용한 박막 형성 방법 및 유기 발광 표시 장치 제조 방법
JP2022525767A (ja) * 2019-03-15 2022-05-19 アプライド マテリアルズ インコーポレイテッド 堆積マスク並びに堆積マスクを製造及び使用する方法
US11631813B2 (en) 2019-03-15 2023-04-18 Applied Materials, Inc. Deposition mask and methods of manufacturing and using a deposition mask
KR20210101139A (ko) * 2020-02-07 2021-08-18 가부시키가이샤 재팬 디스프레이 증착 마스크의 제조 방법 및 제조 장치
KR102533404B1 (ko) 2020-02-07 2023-05-19 가부시키가이샤 재팬 디스프레이 증착 마스크의 제조 방법 및 제조 장치

Also Published As

Publication number Publication date
US20030010749A1 (en) 2003-01-16
US6916582B2 (en) 2005-07-12
JP3678199B2 (ja) 2005-08-03

Similar Documents

Publication Publication Date Title
JP3678199B2 (ja) 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法
US6475399B2 (en) Method for fabricating a stencil mask
JP2001308002A (ja) フォトマスクを用いたパターン作製方法、及びパターン作製装置
JP2007521645A (ja) インプリント・リソグラフィによる単一デュアルダマシン製法
JP4220229B2 (ja) 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
JP4655411B2 (ja) マスクおよびその製造方法と半導体装置の製造方法
TW591343B (en) Mask and its manufacturing method, manufacturing method of semiconductor device
JP4648134B2 (ja) Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
JP3271616B2 (ja) 電子線露光用マスク及びその製造方法
JP2003100583A (ja) マスクおよびその製造方法と半導体装置の製造方法
JP2001326169A (ja) ステンシルマスク及びその製造方法
US6210842B1 (en) Method for fabricating stencil mask
JP2874683B2 (ja) 電子ビ−ム装置用マスク及びその製造方法
US7220680B1 (en) Method for photolithography in semiconductor manufacturing
JP4228441B2 (ja) 転写マスクの製造方法
JP4333107B2 (ja) 転写マスク及び露光方法
JP4686914B2 (ja) ステンシルマスクの製造方法
US6692877B2 (en) Mask for beam exposure having membrane structure and stencil structure and method for manufacturing the same
JP2921507B2 (ja) 電子線露光用マスクおよびその製造方法
JP2004146721A (ja) ステンシルマスク及びその作製方法
JP5428318B2 (ja) イオン注入用ステンシルマスク及びその製造方法
JP2004297027A (ja) マスクおよびその製造方法並びに半導体装置
JPH10300762A (ja) カンチレバーの製造方法
JPH03257825A (ja) 半導体装置の製造方法
KR100532979B1 (ko) 엑스레이 마스크 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050502

LAPS Cancellation because of no payment of annual fees