JP7508476B2 - 堆積マスク並びに堆積マスクを製造及び使用する方法 - Google Patents
堆積マスク並びに堆積マスクを製造及び使用する方法 Download PDFInfo
- Publication number
- JP7508476B2 JP7508476B2 JP2021555594A JP2021555594A JP7508476B2 JP 7508476 B2 JP7508476 B2 JP 7508476B2 JP 2021555594 A JP2021555594 A JP 2021555594A JP 2021555594 A JP2021555594 A JP 2021555594A JP 7508476 B2 JP7508476 B2 JP 7508476B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- substrate
- mask layer
- layer
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008021 deposition Effects 0.000 title claims description 158
- 238000000034 method Methods 0.000 title claims description 95
- 239000010410 layer Substances 0.000 claims description 255
- 239000000758 substrate Substances 0.000 claims description 229
- 238000000151 deposition Methods 0.000 claims description 177
- 239000011241 protective layer Substances 0.000 claims description 71
- 125000006850 spacer group Chemical group 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000000059 patterning Methods 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 description 61
- 239000000463 material Substances 0.000 description 54
- 239000012212 insulator Substances 0.000 description 20
- 238000005137 deposition process Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- -1 deposition masks Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Description
背景
分野
[0001]ここに記載の例は、概して、半導体処理の分野に関し、より具体的には、半導体処理において使用される堆積マスクに関し、それを製造する方法及び使用する方法を含む。
分野
[0001]ここに記載の例は、概して、半導体処理の分野に関し、より具体的には、半導体処理において使用される堆積マスクに関し、それを製造する方法及び使用する方法を含む。
関連技術の説明
[0002]マスク(例えば、ハードマスク)は、半導体処理の様々なプロセスで使用できる。マスクは、エッチングプロセス中に一般に使用されてきた。基板上に材料を選択的に堆積するために利用されるマスクが開発されている。そのような場合、マスクは、マスクを通して形成された開口部の所定のパターンを有することができ、開口部に対応する位置でマスクの下の基板上に材料を堆積させることができる。しかしながら、選択的堆積にマスクを使用する場合、堆積される材料のパターンの寸法が課題を創出する可能性がある。半導体デバイスの寸法が減少し続ける可能性があることを考慮すれば、そのような課題は、対処しなければ増幅する可能性がある。
[0002]マスク(例えば、ハードマスク)は、半導体処理の様々なプロセスで使用できる。マスクは、エッチングプロセス中に一般に使用されてきた。基板上に材料を選択的に堆積するために利用されるマスクが開発されている。そのような場合、マスクは、マスクを通して形成された開口部の所定のパターンを有することができ、開口部に対応する位置でマスクの下の基板上に材料を堆積させることができる。しかしながら、選択的堆積にマスクを使用する場合、堆積される材料のパターンの寸法が課題を創出する可能性がある。半導体デバイスの寸法が減少し続ける可能性があることを考慮すれば、そのような課題は、対処しなければ増幅する可能性がある。
[0003]本開示のいくつかの実施例は、堆積マスクを形成するための方法を含む。マスク層は基板上に堆積される。マスク開口部は、マスク層を通ってパターン化される。基板の中央部分が除去されて、基板の周辺部分を通る基板開口部が画定される。マスク層を通るマスク開口部を備えたマスク層は、基板開口部を横切って延在する。
[0004]本開示のいくつかの実施例は、堆積マスクを含む半導体処理構造体を含む。堆積マスクは、環状基板と環状基板上のマスク層とを含む。環状基板は、環状基板を通る基板開口部を有する。マスク層は、基板の開口部を横切って延在している。マスク層は、マスク層を通り、基板開口内に整列されたマスク開口部を有する。
[0005]本開示のさらなる例には、半導体処理のための方法が含まれる。デバイス基板と堆積マスクは、基板キャリア装置に固定される。堆積マスクはデバイス基板に固定される。堆積マスクは、環状基板と環状基板上のマスク層とを含む。環状基板は、環状基板を通る基板開口部を有する。マスク層は、基板の開口部を横切って延在する。マスク層は、マスク層を通り、基板開口内に整列されたマスク開口部を有する。デバイス基板及びその中に固定された堆積マスクを備えた基板キャリア装置は、半導体処理チャンバに輸送される。半導体処理チャンバでは、基板開口部とマスク開口部とを介してデバイス基板上に材料が堆積される。
[0006]本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されたより具体的な説明は、実施例を参照することによって得ることができ、一部の実施例は、添付の図面に例示されている。しかしながら、添付の図面は一部の実施例のみを示しており、それ故、本開示は他の同等に効果的な実施例が認められるように、本開示の範囲を限定するものと見なされるべきではないことに留意されたい。
[0013]理解を容易にするため、可能な場合、図に共通する同一の要素を指し示すために同一の符号が使用されている。
[0014]概して、ここに記載の例は、堆積マスク並びにそのような堆積マスクを製造及び使用する方法に関する。ここに記載の例示的な堆積マスクは、堆積マスクが使用される堆積プロセス中に有益であり得る特性を有することができる。
[0015]材料の選択的堆積のための堆積マスクが開発されている。一例として、有機光導電性フィルム(OPF)を利用する画像センサなどの画像センサ内の異なるそれぞれのピクセルに対して、異なる有機材料を選択的に堆積させることができる。特定のピクセル(例えば、赤色光を感知するため)は、第1の有機材料を利用することができ、他のピクセル(例えば、緑色光又は青色光を感知するため)は、第2の異なる有機材料を利用することができる。堆積マスクは、いくつかのピクセルについて基板上に第1の有機材料を堆積するための選択的堆積プロセス中に使用でき、一方、他のピクセルについて基板上に第2の有機材料を堆積するための別の選択的堆積プロセス中に別の堆積マスクを使用することができる。
堆積された材料が開口部を介して堆積される、狭い幅(例えば、小さなピクセルサイズの場合)及び比較的大きな深さを有するその開口部を有する堆積マスクを使用する堆積中に、課題が観察された。このような状況では、材料が堆積される開口部は大きなアスペクト比を有し、材料は堆積マスク上に堆積する可能性もある。アスペクト比が大きいため、堆積マスクに堆積された材料は、開口部の角にピンチオフを引き起こし、堆積されている材料が堆積のターゲットである基板に到達するのを妨げる可能性がある。
[0017]ここに記載のいくつかの実施例は、比較的薄いマスク層を提供することによって、より低いアスペクト比を有する開口部を有する堆積マスクを提供することができる。薄いマスク層は、マスク層を通る開口部が低下された深さを有することを可能にし、したがって、より低いアスペクト比を有する。アスペクト比が低いと、開口部でピンチオフが発生するリスクを低減することができる。したがって、堆積されている材料は、堆積のターゲットである基板に到達する可能性が高くなる。
[0018]ここに記載のいくつかの実施例は、抵抗性発熱体を含む堆積マスクを提供することができる。抵抗性発熱体は、堆積プロセス中に流れる電流を有することができ、これにより、堆積マスクの温度が上昇する可能性がある。堆積マスクの温度が上昇すると、堆積マスクへ上の材料の堆積を減少させることができる。堆積が減少すると、開口部でピンチオフが発生するリスクを減らすことができる。したがって、堆積されている材料は、堆積のターゲットである基板に到達する可能性が高くなる。
[0019]さらに、ここに記載の堆積マスクを形成する方法は、半導体処理で一般的に使用され得る処理を使用することを含むことができる。したがって、堆積マスクは、ユビキタスツール及び半導体処理を使用して形成することができる。
[0020]様々な例を以下に説明する。異なる例の複数の機能を処理フロー又はシステムで一緒に説明することができるが、複数の機能はそれぞれ、別々に又は個別に、及び/又は異なる処理フロー又は異なるシステムで実施できる。さらに、様々な処理フローが順番に実行されると説明されており;他の例は、処理フローを様々な順序で、及び/又より多くの又はより少ない操作で実施できる。
[0021]堆積マスクを形成するためのいくつかの実施例示的な処理フローを以下に提供する。処理フローに対応する図が提供される。当業者は、様々な処理中に、形成された堆積マスク及び/又は堆積マスクを形成するために使用される基板が、基板の表面及び裏面の両方から処理され得ることを容易に理解するであろう。基板の配置は、処理全体を通して同じに図に示されているが、当業者は、様々な処理の間に配置を変化させることができることを理解するであろう。さらに、当業者は、図示されていないが、キャリア基板を使用して(例えば、紫外線(UV)接着剤のような接着剤と共に)、様々なプロセス中に堆積マスク及び/又は基板を機械的に支持できることを理解するであろう。
[0022]図1~図5は、いくつかの実施例による堆積マスクを形成するための処理フローを示している。図1は、基板100上での層の形成を示している。基板100は、半導体(例えば、シリコン)基板、ガラス基板、サファイア基板、窒化チタン基板、又は任意の他の基板などの任意の基板であり得る。基板100は、一般に、図1~図5の処理フローによって形成された堆積マスクを使用して材料が堆積される基板のサイズに対応するサイズを有する。例えば、基板100は、堆積マスクを使用して材料が堆積される基板の直径(円形の場合)以上の直径(円形の場合)を有することができる。いくつかの実施例では、基板100はシリコンウエハである。
[0023]第1の保護層102が基板100上に堆積される。第1の保護層102は、複数の機能を提供することができる。第1の保護層102は、後続の層を堆積するためのシード層であり得る。第1の保護層102は、第1の保護層102上に形成された層の拡散バリア層であり得る。第1の保護層102はまた、隣接する層及び材料にエッチング選択性を提供することにより、エッチング停止層として機能することができる。第1の保護層102は、任意の適切な材料であり得る。第1の保護層102は、金属、絶縁材料、若しくは任意の他の材料であり得るか、又はそのような材料を含み得る。いくつかの実施例では、第1の保護層102は、銅(Cu)、アルミニウム(Al)、タングステン(W)、若しくは任意の他の適切な材料であり得るか、又はそのような材料を含み得る。第1の保護層102は、物理的気相堆積(PVD)、化学気相堆積(CVD)などの任意の適切な堆積プロセスによって堆積することができる。
[0024]マスク層104は、第1の保護層102上に堆積される。マスク層104は、引張応力で形成することができ、これは、マスク層104で形成された堆積マスクの構造的完全性を助けることができる。マスク層104は、任意の適切な材料であり得る。マスク層104は、隣接する材料に対して選択的にエッチングすることができる材料であるか、又はそれを含むことができる。マスク層104は、材料の単層であり得るか、又は様々な材料の複数の層であり得る。いくつかの実施例では、マスク層104は、窒化ケイ素(SiN)、酸窒化ケイ素(SiON)、銅(Cu)、アルミニウム(Al)、タングステン(W)、若しくは任意の他の適切な材料であり得るか、又はそのような材料を含み得る。マスク層104は、金属、絶縁材料、若しくは任意の他の材料であり得るか、又はそのような材料を含み得る。マスク層104は、PVD、CVDなどの任意の適切な堆積プロセスによって堆積することができる。
[0025]第2の保護層106は、マスク層104上に堆積される。第2の保護層106は、複数の機能を提供することができる。第2の保護層106は、マスク層104の拡散バリア層であり得る。第2の保護層106はまた、マスク層104及びその上にある層でエッチング選択性を提供することにより、エッチング停止層として機能することができる。第2の保護層106は、任意の適切な材料であり得る。第2の保護層106は、金属、絶縁材料、若しくは任意の他の材料であり得るか、又はそのような材料を含み得る。いくつかの実施例いくつかの実施例では、第2の保護層106は、銅(Cu)、アルミニウム(Al)、タングステン(W)、若しくは任意の他の適切な材料であり得るか、又はそのような材料を含み得る。第2の保護層106は、PVD、CVDなどの任意の適切な堆積プロセスによって堆積することができる。
[0026]スペーサ層108は、第2の保護層106上に堆積される。スペーサ層108は、形成される堆積マスクと、堆積マスクを使用して材料が堆積される下にある基板との間に十分な間隔を提供することができるスペーサ要素に形成することができる。したがって、スペーサ層108は、ターゲット間隔に対応する厚さを有することができる。スペーサ層108は、任意の適切な材料であり得る。スペーサ層108は、金属、絶縁材料、若しくは任意の他の材料であり得るか、又はそのような材料を含み得る。いくつかの実施例では、スペーサ層108は、窒化ケイ素(SiN)、酸化ケイ素(SiO)、銅(Cu)、アルミニウム(Al)、タングステン(W)、若しくは任意の他の適切な材料であり得るか、又はそのような材料を含み得る。スペーサ層108は、PVD、CVDなどの任意の適切な堆積プロセスによって堆積することができる。
[0027]ここでの参照を容易にするために、層102、104、106、108が堆積される基板100の側は、基板100の前面と呼ばれることがあり、基板100及び層102、104、106、108を前面方向に(例えば、基板100を介さずに)処理することは、前面処理と呼ばれることがある。したがって、図1の処理は、前面処理と呼ばれることがある。逆に、基板100の表側と反対側の基板100の側は、基板100の裏面と呼ばれることがあり、基板100及び層102、104、106、108の裏面方向への処理は、裏面処理と呼ばれることがある。同様の規則を使用して、他の処理フローを説明することもできる。
[0028]図2は、基板100を通る基板開口部を画定するための基板100の中央部分の除去を示している。基板100の中央部分は、適切なフォトリソグラフィー及びエッチングプロセスを使用して除去することができる。例えば、反応性イオンエッチング(RIE)を使用して、基板100をエッチングすることができる。基板100の残りの外側又は周辺部分は、堆積マスクパターンが形成される領域に外接することができる。基板100の残りの外側又は周辺部分は、環状基板と呼ばれることもある。ここで使用される場合、環状という用語は、円形の閉じた形状に限定されず、例えば、長方形、多角形などの他の閉じた形状を含み得る。基板100の中央部分の除去は、裏面処理によることができる。
[0029]図3は、スペーサ層108のスペーサ要素へのパターン化を示している。スペーサ層108は、堆積マスクパターンが形成される領域で除去された部分を有することができる。例えば、スペーサ層108の部分は、基板100の残りの外側部分又は周辺部分に垂直に(図において)対応する外側部分で残しておくことができる。さらに、堆積マスクのためにマスク開口部が形成されない広い領域は、スペーサ層108のそれぞれの部分を残しておくことができる。一例として、堆積マスクが、材料が堆積される各デバイス又はダイのパターンを有する場合、スペーサ層108の一部が残っている広い領域は、各デバイス又はダイの間にあり得る(例えば、スクライブライン領域に対応する)。スペーサ層108は、RIEなどの適切なフォトリソグラフィプロセス及びエッチングプロセスを使用してパターン化することができる。
[0030]図4は、第2の保護層106、マスク層104、及び第1の保護層102をパターン化して、層102、104、106を通るマスク開口部を形成することを示している。マスク開口部は、堆積マスクを使用して堆積される材料のパターンに対応し、マスク開口部は、基板100を通る基板開口部内に位置合わせされる。層106、104、102は、適切なフォトリソグラフィプロセス及びエッチングプロセス(RIEなど)を使用してパターン化することができ、これは、前面処理又は裏面処理を使用して実行することができる。
[0031]図5は、第1の保護層102及び第2の保護層106の露出部分の除去を示している。いくつかの実施例では、第2の保護層106の露出部分は、前面処理中に、RIEなどの乾燥異方性エッチングプロセスを使用して除去され、第1の保護層102の露出部分は、裏面処理中に、RIEなどの乾式異方性エッチングプロセスを使用して除去される。いくつかの実施例では、第1の保護層102及び第2の保護層106の両方の露出部分は、等方性エッチングプロセス(湿式プロセス又は乾式プロセスであり得る)を使用するなど、同じプロセスステップで除去される。
[0032]したがって、図5に示すように、堆積マスクを形成できる。マスク層104は、それによって、図4に関して説明された処理によってパターンに形成されるマスク開口部を有する。マスク層104を通るマスク開口部は、例えば、マスク層104上に堆積されている材料によって開口部をピンチオフすることなく、開口部を通って別の基板への材料の堆積を可能にするのに十分に低い、幅(例えば、深さに対して垂直な寸法)に対する深さ(例えば、マスク層104の厚さ、又はマスク層104の主平面に垂直な開口部の寸法)のアスペクト比を有することができる。いくつかの実施例では、開口部のアスペクト比は1:1以下であり得る。いくつかの実施例では、マスク層104の厚さ、したがって開口部の深さは、約2μm~約3μmの範囲にあり得、開口部の幅は、約2μm~約3μmの範囲にあり得る。いくつかの実施例では、開口部の幅は、マスク層104の厚さよりも大きくすることができる。
[0033]基板100の残りの外側又は周辺部分は、マスク層104のパターン化された部分に外接する。したがって、基板100の残りの外側又は周辺部分は、堆積マスクを取り扱い及び輸送するために、マスク層104に機械的支持を提供することができる。マスク層104の引張応力は、基板100を通る基板開口部を横切って延在するマスク層104の剛性を維持することができる。
[0034]図6~図10は、いくつかの実施例による堆積マスクを形成するための別の処理フローを示している。第1の保護層102、マスク層104、第2の保護層106、及びスペーサ層108は、図1に関して且つ図1に示されるように、基板100上に堆積される。
[0035]図6及び図7では、前面処理は、スペーサ層108が図3に関する上記のようにパターン化され、第2の保護層106、マスク層104、及び図4に関する上記のように第1の保護層102がパターン化されることで継続する。図8は、前面処理中に、RIEなどの乾式異方性エッチングプロセスを使用することによるなど、第2の保護層106の露出部分の除去を示している。
[0036]図9では、裏面処理において、基板100の中央部分は、図2に関する上記のように除去される。図10は、裏側処理中に、RIEなどの乾式異方性エッチングプロセスを使用することによるなど、第1の保護層102の露出部分の除去を示している。図10に示される堆積マスクは、上記の図5の堆積マスクと同じ又は類似の特性及び特性を有することができる。
[0037]図11~図13、図14A、図14B、図15A、図15B、図16A、図16B、図17A、図17B、図18A、及び図18Bは、いくつかの実施例による堆積マスクを形成するための別の処理フローを示している。図19は、形成された堆積マスクの正面図を示し、図20は、形成された堆積マスクの背面図を示している。図19と図20は、互いに垂直な断面A-AとB-Bを示している。断面A-Aは、処理中の「A」の符号で終わる図に対応し、断面B-Bは、処理中の「B」の符号で終わる図に対応している。
[0038]図11は、基板200上での層の形成を示している。基板200は、基板100について前述したように、任意の基板であり得る。第1の保護層202は、第1の保護層102について前述したように、基板200上に堆積される。
[0039]第1の導電性マスク層204は、第1の保護層202上に堆積される。絶縁体マスク層206は、第1の導電性マスク層204上に堆積される。第2の導電性マスク層208は、絶縁体マスク層206上に堆積される。第1の導電性マスク層204、絶縁体マスク層206、及び第2の導電性マスク層208のそれぞれは、マスク層204、206、208で形成された堆積マスクの構造的完全性を助けることができる引張応力で形成することができる。第1の導電性マスク層204及び第2の導電性マスク層208はそれぞれ、例えば、抵抗性加熱要素を形成するために使用され得る任意の適切な導電性材料であり得る。第1の導電性マスク層204及び第2の導電性マスク層208はそれぞれ、隣接する材料に対して選択的にエッチングすることができる材料であるか、又はそのような材料を含むことができる。いくつかの実施例では、第1の導電性マスク層204及び第2の導電性マスク層208はそれぞれ、銅(Cu)、アルミニウム(Al)、タングステン(W)、若しくは任意の他の金属などの金属であるか、又はそのような金属を含むことができる。絶縁体マスク層206は、第1の導電性マスク層204と第2の導電性マスク層208との間の任意の電気絶縁材料であり得る。絶縁体マスク層206はまた、第1の導電性マスク層204及び第2の導電性マスク層208に対して選択的にエッチングすることができる材料であり得るか、又はそのような材料を含み得る。いくつかの実施例では、絶縁体マスク層206は、窒化ケイ素(SiN)、酸窒化ケイ素(SiON)、若しくは任意の他の絶縁材料であり得るか、又はそのような材料を含み得る。マスク層204、206、208は、PVD、CVDなどの任意の適切な堆積プロセスによって堆積することができる。
[0040]明らかになるように、第1の導電性マスク層204は、電流が流れ、上昇した温度又は熱を生成する抵抗性加熱要素に形成される。第1の導電性マスク層204は、電流が断面A-Aに平行な平面を流れるようにパターン化されるべきである。同様に、第2の導電性マスク層208もまた、電流が流れ、上昇した温度又は熱を生成する抵抗性加熱要素に形成される。第2の導電性マスク層208は、電流が断面B-Bに平行な平面内を流れるようにパターン化されるべきである。絶縁体マスク層206は、導電性マスク層204、208がそれぞれの抵抗性加熱要素として使用される場合、第1の導電性マスク層204と第2の導電性マスク層208との間の電気的絶縁を提供する。
[0041]第2の保護層210は、第2の保護層106について前述したように、第2の導電性マスク層208上に堆積される。スペーサ層210について前述したように、スペーサ層212が第2の保護層210上に堆積される。
[0042]図12は、図2に関して基板100について前述したように、基板200の中央部分の除去を示している。図13は、図3に関してスペーサ層108について前述したように、スペーサ層212のパターン化を示している。
[0043]図14A及び図14Bは、第2の保護層210、第2の導電性マスク層208、及び絶縁体マスク層206のパターン化を示している。図14A及び図14Bのパターン化は、第2の保護層210、第2の導電性マスク層208、及び絶縁体マスク層206を通る断面B-Bに平行な(且つ断面A-Aに垂直な)b方向トレンチを形成する。したがって、パターン化は、第2の保護層210、第2の導電性マスク層208、及びパターン化された領域の断面B-Bに平行な絶縁体マスク層206のb方向の線を形成する。さらに、パターン化は、図14Aに示されるように、第2の保護層210、第2の導電性マスク層208、及び絶縁体マスク層206のいくつかの横方向外側部分を除去して、第1の導電性マスク層204の接触領域214を露出させる。図14Bに示されるように、第2の導電性マスク層208の他のいくつかの横方向に外側の部分が残り、これは、第2の導電性マスク層208の接触領域を形成することができる。
[0044]図15A及び図15Bは、前面処理中に、RIEなどの乾式異方性エッチングプロセスを使用することによるなど、第2の保護層210の露出部分の除去を示している。図15Bに示されるように、第2の保護層210の露出部分の除去は、第2の導電性マスク層208の接触領域216を露出させる。
[0045]図16A及び図16Bは、第1の保護層202、第1の導電性マスク層204、及び絶縁体マスク層206のパターン化を示している。図16A及び図16Bのパターン化は、第1の保護層202、第1の導電性マスク層204、及び絶縁体マスク層206を通る断面A-Aに平行な(且つ断面B-Bに垂直な)方向トレンチを形成する。したがって、パターン化は、第1の保護層202、第1の導電性マスク層204、及びパターン化された領域の断面A-Aに平行な絶縁体マスク層206の方向線を形成する。a方向トレンチとb方向トレンチの交点は、堆積マスクのマスク開口部を形成する。図示のように、マスク層204、206、208を個別に通って延在するトレンチはない。a方向のトレンチとb方向のトレンチの交点で、トレンチが結合してマスク開口部を形成する。
[0046]図17A及び図17Bは、裏側処理中に、RIEなどの乾式異方性エッチングプロセスを使用することによるなど、第1の保護層202の露出部分の除去を示している。
[0047]図18A及び図18Bは、支持マトリックス218の形成を示している。支持マトリックス218は、裏面処理によって、基板開口部及び第1の導電性マスク層204上に形成することができる。支持マトリックス218は、図20に示されるように、基板200の外側部分又は周辺部分の対向するセクションの間で、基板200の基板開口部を横切って橋渡しすることができる。支持マトリックス218は、マスク開口部が形成されていない第1の導電性マスク層204の広い領域上に形成することができる。一例として、堆積マスクが、材料が堆積される各デバイス又はダイのパターンを有する場合、広い領域は、支持マトリックス218の一部が配置される各デバイス又はダイの間にあり得る(例えば、スクライブライン領域に対応する)。したがって、支持マトリックス218は、マスク層204、206、208に追加の機械的支持を提供することができる。支持層は、PVD、CVDなどのような任意の適切な堆積プロセスによって堆積され得、そして適切なリソグラフィプロセス及びRIEのようなエッチングプロセスなどによって、支持マトリックス218にパターン化され得る。
[0048]図19及び図20は、それぞれ、堆積マスクの正面図及び背面図を示している。マスク開口部は、a方向のトレンチ(図16A及び図16Bに関して形成される)及びb方向のトレンチ(図14A及び図14Bに関して形成される)が交差するマスク層204、206、208を通して形成される。マスク層204、206、204を通るマスク開口部は、例えば、マスク層204、206、204上に堆積されている材料によって開口部をピンチオフすることなく、開口部を通って別の基板への材料の堆積を可能にするのに十分に低い、幅(例えば、深さに対して垂直な寸法)に対する深さ(例えば、マスク層204、206、204の厚さ、又はマスク層204、206、204の主平面に垂直な開口部の寸法)のアスペクト比を有することができる。いくつかの実施例では、開口部のアスペクト比は1:1以下であり得る。いくつかの実施例では、マスク層204、206、204の組み合わされた厚さ、したがって開口部の深さは、約2μm~約3μmの範囲にあり得、開口部の幅は、約2μm~約3μmの範囲にあり得る。いくつかの実施例では、開口部の幅は、マスク層204、206、208の組み合わされた厚さよりも大きくすることができる。
[0049]いくつかの実施例では、アスペクト比は1:1より大きい場合がある。前述のように、導電性マスク層204、208は、抵抗性加熱要素であり得る。導電性マスク層204、208が堆積プロセス中に抵抗性加熱要素として使用される場合、堆積プロセスによって堆積されるより少ない材料が、導電性マスク層204、208に堆積され得るため、導電性マスク層204、208を通る開口部でのピンチオフを低減することができる。ピンチオフを低減することで、開口部のアスペクト比を増大することができる。
[0050]図19及び図20は、パターン化された第1の導電性マスク層204によって形成されたa方向線と、パターン化された第2の導電性マスク層208によって形成されたb方向線とを示している。さらに、図19は、環状基板200の正面にある第1の導電性マスク層204の接触領域214及び第2の導電性マスク層208の接触領域216を示している。さらに、図19は、環状基板200上の、及び堆積マスクを使用して材料が堆積される基板のデバイス又はダイのスクライブラインに対応する領域に沿ったスペーサ層212のパターンを示している。図20は、基板開口部を横切る環状基板200のセクションと堆積マスクのパターン化された領域との間を橋渡しする支持マトリックス218を示している。
[0051]当業者は、異なる処理フロー及びこのように形成された堆積マスクの様々な側面が他の処理フロー及び/又は堆積マスクに組み込まれ得ることを容易に理解するであろう。例えば、図18A及び図18Bに示される支持マトリックス218は、図5及び/又は10の堆積マスクに組み込むことができ、それぞれの処理フローは、支持マトリックスの形成を組み込むように修正することができる。さらに、処理フローは、シーケンスの変更や、より多くの、又はより少ない処理を含めることなどによって変更できる。例として、図6~図10の処理フローは、図1~図5の処理フローのシーケンスの変化を示している。同様に、図11~図18のA~Bの処理フローは、裏面処理の前に前面処理が実行されるように変更することができる。
[0052]図21は、基板キャリア装置300における図18のA~B、図19、及び図20の堆積マスクを示している。他の例では、図5及び図10の堆積マスクは、同様の基板キャリア装置で使用することができる。当業者は、行うことができる様々な修正を容易に理解するであろうが、図5及び図10の堆積マスクを実施するために行うことができる、図示の基板キャリア装置300に対する様々な修正がここに記載されている。
[0053]堆積マスクは、堆積マスクに取り付けられたキャリアフレーム302を有することができる。キャリアフレーム302は、堆積マスクに追加の機械的支持を提供する剛性フレームであり得る。例えば、キャリアフレーム302は、堆積マスクの取り扱い及び輸送のための追加のサポートを提供することができる。図21のコンテキストでは、キャリアフレーム302が堆積マスクに取り付けられている。キャリアフレーム302は、外側フレーム304及び内側フランジ306を含む。キャリアフレーム302は、任意の剛性材料で形成することができる。図5及び図10の堆積マスクの場合などのいくつかの実施例では、キャリアフレーム302は金属であり得る。図18のA~B、図19、及び図20の堆積マスクの場合などのいくつかの実施例では、キャリアフレーム302は、例えば、誘電体材料又は誘電体コーティングされた金属で形成することができる。図18のA~B、図19、及び図20の堆積マスク用のキャリアフレーム302は、キャリアフレーム302が堆積マスクに取り付けられたときに、第1の導電性マスク層204が第2の導電性マスク層208に電気的に接続されていないか、又は電気的に絶縁されていないような方法で形成されるべきである。したがって、誘電体のキャリアフレーム302を形成するか、又はキャリアフレーム302を誘電体材料でコーティングすることにより、第1の導電性マスク層204と第2の導電性マスク層208との間に電気的接続が生ずるのを防ぐことができる。外側フレーム304は、堆積マスクに横方向に外接し(例えば、環状基板200に横方向に外接する)、内側フランジ306は、堆積マスクの外側周辺に沿って堆積マスクの前面に接触する。キャリアフレーム302は、堆積マスクに接合又は接着することができる。例えば、接着剤は、内側フランジ306を堆積マスクの外側周辺に接着することができる。内側フランジは、(例えば、キャリアフレーム302が堆積マスクに取り付けられたときに、基板200の前面に垂直な方向において)ある厚さを有することができ、これにより、基板200の反対側のスペーサ層212から形成されたスペーサ要素の表面と実質的に同一平面上にある、基板200とは反対側の内側フランジ306の表面が生じる。
[0054]基板キャリア装置300は、デバイス基板308上に(キャリアフレーム302が取り付けられた)堆積マスクを固定することができる。基板キャリア装置300は、キャリア本体310及び上記のマスクホルダーアセンブリ312を含む。キャリア本体310は、デバイス基板308を支持するための支持面314を含む。いくつかの実施例では、キャリア本体310は、例えば、アルミナ、ケイ素などの非金属材料で形成されている。いくつかの実施例では、支持面314は、基板キャリア装置300の取り扱い中にデバイス基板308が支持面314に沿って移動することを最小化又は実質的に防止するようにテクスチャリングされ得る。マスクホルダーアセンブリ312は、支持面314の上に配置され、支持面314の上に配置された環状フレーム316を含む。マスクホルダーアセンブリ312はまた、環状フレーム316に結合された屈曲要素318を含む。
[0055]デバイス基板308は支持面314上に配置され、堆積マスクはデバイス基板308上に配置される。堆積マスクは、堆積マスクがデバイス基板308の真上に位置するように、環状フレーム316内に配置される。堆積マスクを通るマスク開口部は、マスク開口部を介して、マスク開口部に対応する位置でデバイス基板308上に材料を選択的に堆積させることができるように配置される。スペーサ層212のスペーサ要素は、デバイス基板308の上面まで延在して、マスク層208、206、204とデバイス基板308との間の所定のギャップを維持する。同様に、基板200の反対側の内側フランジ306の表面は、デバイス基板308の上面上にある。
[0056]屈曲要素318は、環状フレーム316を堆積マスクに結合する。屈曲要素318はまた、環状フレーム316の反対側の屈曲要素318の端部で堆積マスクに結合されている。いくつかの実施例では、屈曲要素318は、環状フレーム316及び堆積マスクの両方に溶接され得る。いくつかの実施例では、屈曲要素318は、環状フレーム316及び堆積マスクの両方にろう付け又は接着され得る。図21に示されるように、いくつかの実施例では、屈曲要素318は、対応する複数の結合体322に(例えば、溶接、ろう付け、又は接着剤を介して)結合された複数のばね320を含む。いくつかの実施例では、屈曲要素318は、ばね320の代わりに及び/又はばね320に加えて、エラストマ部材を含み得る。基板(例えば、デバイス基板308)は、通常、基板全体にわたって、厚さの変化を有する。屈曲要素318は、環状フレーム316が支持面314に対して同一平面に位置することを保証しながら、堆積マスクが完全に水平ではないシナリオを可能にすることによって、そのような厚さの変動を補償することができる。
[0057]キャリア本体310は、静電力を使用してキャリア本体310の支持面314の上にデバイス基板308を保持するように構成された携帯型静電チャック(ESC)であり得る。いくつかの実施例では、キャリア本体310は、1つ又は複数の電極324と、電力を1つ又は複数の電極324に結合してデバイス基板308を支持面314に静電的にチャックするように構成された1つ又は複数の対応する電気リード326とを含み得る。1つ又は複数の電極324に電力が印加されて、デバイス基板308を支持面314にチャックした後、静電チャッキング力は、電力が1つ又は複数の電極324にもはや供給されなくなった後でも(例えば、基板キャリア装置300の処理チャンバへの/からの移送中)、キャリア本体310及びデバイス基板308に留まる。したがって、デバイス基板308は、取り扱い中の基板キャリア装置300の移送中に移動するのを防ぐことができる。
[0058]デバイス基板308をキャリア本体310から除去するために、チャッキング電力とは反対の電荷を有する電力が1つ又は複数の電気リード326に供給されて、デバイス基板308を除去できるようにする。キャリア本体310は、支持面314上への/からのデバイス基板308の配置及び除去を容易にするための任意の構造を含み得る。例えば、キャリア本体310は、リフトピンがデバイス基板308を支持面314又は溝(図示せず)上へ/から上昇及び下降させることを可能にするリフトピン穴(図示せず)を含み得、デバイス基板308の配置及び除去のために、エンドエフェクタがデバイス基板308の下を通過することを可能にする。
[0059]図18のA~B、図19、及び図20の堆積マスクを使用するなどのいくつかの実施例では、キャリアフレーム302は、接点330を含む。接点330は、第1の導電性マスク層204及び第2の導電性マスク層208のそれぞれの接触領域214、216との電気的接続を確立することができる。図示のように、接点330は、キャリアフレーム302の内側フランジ306に埋め込まれている。少なくとも4つの接点330(2つは図21には示されていない)が内側フランジ306に埋め込まれている。接点330のそれぞれは、堆積マスクの接触領域214、216のそれぞれの1つとの電気的接触を確立するように構成される。キャリアフレーム302内の接点330は、電力を接点330に結合するように構成されたキャリア本体310内の対応する電気リード線332に電気的に接続されている。接点330は、キャリア本体310に接触するキャリアフレーム302を介して(例えば、キャリアフレーム302及びキャリア本体310を介して形成される電気経路を用いて)及び/又はキャリアフレーム302、環状フレーム316、及びキャリア本体310(例えば、キャリアフレーム302、環状フレーム316、及びキャリア本体310を通る電気経路が形成されている)を介してリード332に電気的に接続することができる。
[0060]堆積プロセス中、基板キャリア装置300は、半導体処理チャンバ内のペデスタル上に配置することができ、電気接点は、基板キャリア装置300が配置されるペデスタルの表面上に配置することができる。キャリア本体310のリード線332は、電力がペデスタルを介して接点330に供給され得るように、ペデスタルの電気接点と電気的に接触するように配置することができ、したがって、電流は、第1の導電性マスク層204及び第2の導電性マスク層208のそれぞれを通って流れることができる。第1の導電性マスク層204及び第2の導電性マスク層208を流れる電流によって、上昇した温度又は熱が堆積マスク内に生成され得、これは、堆積マスクへの材料の堆積を低減し得る。
[0061]図22は、半導体処理のための方法400のフローチャートである。方法400は、例えば、複数の半導体処理チャンバを含むクラスタツールで実行することができる。クラスタツール及び半導体処理チャンバは、方法400の間、真空又は低圧に維持することができる。いくつかの実施例では、クラスタツールの処理チャンバは、1つ又は複数の堆積マスクを保管するための保持チャンバを含む。別の処理チャンバは、基板キャリア装置内にデバイス基板と堆積マスクを位置合わせし、基板キャリア装置内にデバイス基板と堆積マスクを固定するための位置合わせチャンバを含むことができる。別の処理チャンバは、蒸発堆積用などの堆積チャンバを含むことができる。移送ロボットを含む移送チャンバは、他の処理チャンバに接続することができ、異なる基板、堆積マスク、及び/又は基板キャリア装置を他の処理チャンバとの間で転送するように構成することができる。
[0062]ブロック402では、デバイス基板及び堆積マスクが基板キャリア装置に固定されている。例えば、デバイス基板及び堆積マスクは、図21に示されるように、基板キャリア装置に固定することができる。堆積マスクは、例えば、図5、図10、及び図18のA~B、図19、及び図20の堆積マスクであり得る。一例として、移送チャンバの移送ロボットは、基板キャリア装置を整列チャンバに移送することができる。移送ロボットはまた、保持チャンバなどからの堆積マスク、及びロードロック又は他の貯蔵チャンバなどからのデバイス基板を整列チャンバに移送する。整列チャンバは、基板キャリア装置、デバイス基板、及び堆積マスクを位置合わせするための様々な光学的位置合わせ及びステッパ装置を含む。次に、デバイス基板と堆積マスクは、位置合わせされると、基板キャリア装置に固定される。
[0063]ブロック404において、基板キャリア装置(デバイス基板及び堆積マスクがその中に固定されている)は、半導体処理チャンバに移される。例えば、移送ロボットは、基板キャリア装置を整列チャンバから堆積チャンバに移送することができる。
[0064]ブロック406において、材料は、半導体処理チャンバ内で、堆積マスクのマスク開口部を通してデバイス基板上に堆積される。材料は、環状基板の基板開口部及び基板開口部内に整列されたマスク開口部を通して、及びマスク層を通して堆積される。例えば、有機材料の蒸発堆積が実行され得る。有機材料は、堆積マスクの基板開口部及びマスク開口部を通して堆積させることができる。いくつかの実施例では、マスク開口部は1:1以下のアスペクト比を有することができ、これにより、堆積プロセス中にマスク開口部でピンチオフが発生する可能性を低減することができる。いくつかの実施例では、電流を導電性マスク層に流して、導電性マスク層で熱を発生させることができる。例えば、電力は、接触領域214、216で提供することができる。電流は、接触領域214の間の第1の導電性マスク層204に形成されたa方向線を通ってa方向に流れることができ、電流は、接触領域の間216間の第2の導電性マスク層208に形成されたb方向線を通ってb方向に流れることができる。導電性マスク層204、208は、導電性マスク層204、208を通って流れる電流によって熱を生成する抵抗性加熱要素を形成する。導電性マスク層204、208で熱を発生させることにより、堆積マスクへの材料の堆積を低減することができる。
[0065]いくつかの実施例は、堆積マスクを形成するための方法を含む。マスク層は基板上に堆積される。マスク開口部は、マスク層を通ってパターン化されている。基板の中央部分が除去されて、基板の周辺部分を通る基板開口部が画定される。マスク層を通るマスク開口部を備えたマスク層は、基板開口部を横切って延在する。
[0066]上記の方法のさらなる例において、マスク層を通るマスク開口部は、1:1以下である、それぞれのマスク開口部の幅に対するそれぞれのマスク開口部の深さの比を有することができる。
[0067]上記の方法のさらなる例では、マスク層は引張応力で堆積することができる。
[0068]さらなる例では、上記の方法は、基板上に第1の保護層を堆積することであって、マスク層は、第1の保護層上に堆積される、基板上に第1の保護層を堆積することと;マスク層上に第2の保護層を堆積させることであって、マスク開口部は、第1の保護層及び第2の保護層を通してパターン化される、マスク層上に第2の保護層を堆積させることと;第1の保護層及び第2の保護層の一部を除去することとをさらに含むことができる。
[0069]さらなる例では、上記の方法は、マスク層上にスペーサ層を堆積することと;スペーサ層をスペーサ要素にパターン化することであって、スクライブライン領域は、マスク開口部のグループ間に画定され、スペーサ要素は、スクライブライン領域の少なくともいくつかに沿っている、パターン化することをさらに含むことができる。
[0070]さらなる例では、上記の方法は、マスク層上及び基板開口部に支持マトリックスを形成することであって、マスク開口部のグループ間にスクライブライン領域が画定され、支持マトリックスは、スクライブライン領域の少なくともいくつかに沿っており、基板の周辺部分に接触している、支持マトリックスを形成することをさらに含むことができる。
[0071]上記の方法のさらなる例では、基板上にマスク層を堆積することは:基板上に第1の導電性マスク層を堆積することと;第1の導電性マスク層上に絶縁体マスク層を堆積することと;絶縁体マスク層上に第2の導電性マスク層を堆積することとを含むことができる。さらなる例では、マスク層を通るマスク開口部のパターン化することは:第2の導電性マスク層を通る第1のトレンチをパターン化することと;基板開口部を介して、第1の導電性マスク層を通る第2のトレンチをパターン化することとを含むことができる。少なくとも第1のトレンチ、第2のトレンチ、又はそれらの組み合わせは、絶縁体マスク層を通ることができ、第1のトレンチと第2のトレンチとの交点は、マスク開口部を形成することができる。
[0072]さらなる例では、上記の方法は、キャリアフレームをマスク層及び基板、基板の周辺部分に外接するキャリアフレームの外側フレームに取り付けることをさらに含むことができる。
[0073]いくつかの実施例は:環状基板を通る基板開口部を有する環状基板と;環状基板上にあり、基板開口部を横切って延在するマスク層であって、マスク層を通り、基板開口部内に位置合わせされたマスク開口部を有する、マスク層とを含む堆積マスクを含む半導体処理構造体を含む。
[0074]上記の半導体処理構造体のさらなる例では、マスク層を通るマスク開口部は、それぞれのマスク開口部の深さ対それぞれのマスク開口部の幅の比が1:1以下であり得る。
[0075上記の半導体処理構造体のさらなる例では、堆積マスクは、環状基板の反対側のマスク層上にスペーサ要素をさらに含むことができ、マスク開口部のグループ間にスクライブライン領域が画定され、スペーサ要素は、スクライブライン領域の少なくともいくつかに沿っている。
[0076]上記の半導体処理構造体のさらなる例では、堆積マスクは、マスク層上及び基板開口部内に支持マトリックスをさらに含むことができ、マスク開口部のグループ間にスクライブライン領域が画定され、支持マトリックスは、スクライブライン領域の少なくともいくつかに沿っており、環状基板に接触している。
[0077]上記の半導体処理構造体のさらなる例では、マスク層は:環状基板上の第1の導電性マスク層であって、第1のトレンチは、第1の導電性マスク層を貫通している、第1の導電性マスク層と;第1の導電性マスク層上の絶縁体マスク層と;絶縁体マスク層上の第2の導電性マスク層とを含むことができ、第2のトレンチは、第2の導電性マスク層を通り、少なくとも第1のトレンチ、第2のトレンチ、又はそれらの組み合わせが絶縁体マスク層を通り、第1のトレンチと第2のトレンチとの交点がマスク開口部を形成する。
[0078]さらなる例では、上記の半導体処理構造体は、堆積マスクに取り付けられたキャリアフレーム、環状基板に外接するキャリアフレームの外側フレームをさらに含むことができる。
[0079]いくつかの実施例には、半導体処理の方法が含まれる。方法は:デバイス基板と堆積マスクを基板キャリア装置に固定することであって、堆積マスクはデバイス基板に固定され、堆積マスクは:環状基板を通る基板開口部を有する環状基板;及び環状基板上で、基板開口部を横切って延在するのマスク層とを含み、マスク層は、マスク層を通り、基板開口部内に位置合わせされたマスク開口部を有する、デバイス基板と堆積マスクを基板キャリア装置に固定すること;デバイス基板及びその中に固定された堆積マスクを備えた基板キャリア装置を半導体処理チャンバに輸送することと;半導体処理チャンバ内で、基板開口部及びマスク開口部を介してデバイス基板上に材料を堆積させることとを含む。
[0080]上記の方法のさらなる例において、マスク層を通るマスク開口部は、1:1以下である、それぞれのマスク開口部の幅に対するそれぞれのマスク開口部の深さの比を有することができる。
[0081]上記の方法のさらなる例では、基板開口部及びマスク開口部を介して材料を堆積することは、蒸発を使用して有機材料を堆積することを含み得る。
[0082]上記の方法のさらなる例では、マスク層は導電性マスク層を含むことができ、基板開口部及びマスク開口部を介して材料を堆積することは、導電性マスク層を通して電流を流すことを含むことができる。
[0083]上記の方法のさらなる例では、堆積マスクは、マスク層上にスペーサ要素を含むことができ、スペーサ要素は、デバイス基板及び堆積マスクが基板キャリア装置に固定されるときに、デバイス基板とマスク層との間に配置される。
[0084]上記は本開示の様々な例に向けられているが、他のさらなる例は、その基本的な範囲から逸脱することなく考案することができ、その範囲は、以下の特許請求の範囲によって決定される。
Claims (13)
- 堆積マスクを形成するための方法であって:
基板上に第1の保護層を堆積すること;
前記第1の保護層上にマスク層を堆積すること;
前記マスク層上に第2の保護層を堆積すること;
前記マスク層、前記第1の保護層及び前記第2の保護層を通るマスク開口部をパターン化すること;
前記基板の中央部分を除去して、前記基板の周辺部分を通る基板開口部を画定すること、ここで前記マスク層、前記第1の保護層及び前記第2の保護層を通る前記マスク開口部を備えたマスク層は、前記基板開口部を横切って延在し;並びに
前記第1の保護層及び前記第2の保護層の一部を除去すること;
を含み、
前記第1の保護層及び前記第2の保護層の一部を除去した後の、前記マスク層を通る前記マスク開口部が、1:1以下である、前記マスク開口部それぞれの幅に対する前記マスク開口部それぞれの深さの比を有する、
方法。 - 前記マスク層を引張応力により堆積する、請求項1に記載の方法。
- 前記第1の保護層及び前記第2の保護層が、それぞれ独立して銅(Cu)、アルミニウム(Al)、又はタングステン(W)を含む、請求項1に記載の方法。
- 前記第2の保護層上にスペーサ層を堆積することと;
前記スペーサ層をスペーサ要素にパターン化することと
をさらに含み、前記マスク開口部のグループ間にスクライブライン領域が画定され、前記スペーサ要素は、前記スクライブライン領域の少なくともいくつかに沿っている、請求項1に記載の方法。 - 前記マスク層上且つ前記基板開口部中に支持マトリックスを形成することをさらに含み、前記マスク開口部のグループ間にスクライブライン領域が画定され、前記支持マトリックスは、前記スクライブライン領域の少なくともいくつかに沿っており、前記基板の前記周辺部分に接触している、請求項1に記載の方法。
- 堆積マスクを形成するための方法であって:
基板上にマスク層を堆積することと;
前記マスク層を通るマスク開口部をパターン化することと;
前記基板の中央部分を除去して、前記基板の周辺部分を通る基板開口部を画定することと
を含み、前記マスク層を通る前記マスク開口部を備えたマスク層は、前記基板開口部を横切って延在し、
前記基板上に前記マスク層を堆積することが:
前記基板上に第1の導電性マスク層を堆積することと;
前記第1の導電性マスク層上に絶縁体マスク層を堆積することと;
前記絶縁体マスク層上に第2の導電性マスク層を堆積することと
を含む、方法。 - 前記マスク層を通る前記マスク開口部をパターン化することが:
前記第2の導電性マスク層を通る第1のトレンチをパターン化することと;
前記基板開口部を介して、前記第1の導電性マスク層を通る第2のトレンチをパターン化することと
を含み、少なくとも前記第1のトレンチ、前記第2のトレンチ、又はそれらの組み合わせは前記絶縁体マスク層を通り、前記第1のトレンチと前記第2のトレンチの交点は前記マスク開口部を形成する、請求項6に記載の方法。 - 前記マスク層及び前記基板にキャリアフレームを取り付けることをさらに含み、前記キャリアフレームの外側フレームは、前記基板の前記周辺部分に外接する、請求項1に記載の方法。
- 堆積マスクを含む半導体処理構造体であって、
前記堆積マスクが、
環状基板であって、前記環状基板を通る基板開口部を有する前記環状基板と;
前記環状基板上の、前記基板開口部を横切って延在しているマスク層であって、前記マスク層を通り、前記基板開口部内に位置合わせされているマスク開口部を有する前記マスク層と
を含み、
前記マスク層が:
前記環状基板上の第1の導電性マスク層であって、第1のトレンチが前記第1の導電性マスク層を通っている、前記第1の導電性マスク層と;
前記第1の導電性マスク層上の絶縁体マスク層と;
前記絶縁体マスク層上の第2の導電性マスク層であって、第2のトレンチが前記第2の導電性マスク層を通っている、前記第2の導電性マスク層と
を含み;少なくとも前記第1のトレンチ、前記第2のトレンチ、又はそれらの組み合わせが、前記絶縁体マスク層を通り、前記第1のトレンチと第2のトレンチの交点は、前記マスク開口部を形成しており、
前記第1の導電性マスク層が、半導体処理構造体の横方向に外側の部分に接触領域を含む、半導体処理構造体。 - 前記堆積マスクが、環状基板の反対側の前記第2の導電性マスク層上にスペーサ要素をさらに含み、前記マスク開口部のグループ間にスクライブライン領域が画定されており、前記スペーサ要素は、前記スクライブライン領域の少なくともいくつかに沿っている、請求項9に記載の半導体処理構造体。
- 前記堆積マスクが、前記第1の導電性マスク層上且つ前記基板開口部内に支持マトリックスをさらに含み、前記マスク開口部のグループ間にスクライブライン領域が画定されており、前記支持マトリックスが、前記スクライブライン領域の少なくともいくつかに沿っており、前記環状基板に接触している、請求項9に記載の半導体処理構造体。
- 前記堆積マスクに取り付けられているキャリアフレームをさらに含み、前記キャリアフレームの外側フレームは、前記環状基板に外接している、請求項9に記載の半導体処理構造体。
- 前記キャリアフレームが、前記第1の導電性マスク層の前記接触領域との電気的接続を確立する接点をさらに含む、請求項12に記載の半導体処理構造体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962819364P | 2019-03-15 | 2019-03-15 | |
US62/819,364 | 2019-03-15 | ||
PCT/US2020/019020 WO2020190444A1 (en) | 2019-03-15 | 2020-02-20 | Deposition mask and methods of manufacturing and using a deposition mask |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022525767A JP2022525767A (ja) | 2022-05-19 |
JP7508476B2 true JP7508476B2 (ja) | 2024-07-01 |
Family
ID=
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037055A (ja) | 2001-05-16 | 2003-02-07 | Sony Corp | 半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法 |
JP2003068624A (ja) | 2001-08-29 | 2003-03-07 | Mitsubishi Materials Corp | 高精度回路パターンの描画が可能な電子線リソグラフィー用転写マスク |
JP2003133218A (ja) | 2001-10-29 | 2003-05-09 | Sony Corp | 露光マスク、その製造方法、露光装置および露光方法 |
JP2004297027A (ja) | 2003-02-04 | 2004-10-21 | Sony Corp | マスクおよびその製造方法並びに半導体装置 |
JP2004296206A (ja) | 2003-03-26 | 2004-10-21 | Matsushita Electric Works Ltd | 照明装置および照明器具 |
JP2007095411A (ja) | 2005-09-28 | 2007-04-12 | Toppan Printing Co Ltd | 有機el用メタルマスク及び有機el素子の製造方法 |
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037055A (ja) | 2001-05-16 | 2003-02-07 | Sony Corp | 半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法 |
JP2003068624A (ja) | 2001-08-29 | 2003-03-07 | Mitsubishi Materials Corp | 高精度回路パターンの描画が可能な電子線リソグラフィー用転写マスク |
JP2003133218A (ja) | 2001-10-29 | 2003-05-09 | Sony Corp | 露光マスク、その製造方法、露光装置および露光方法 |
JP2004297027A (ja) | 2003-02-04 | 2004-10-21 | Sony Corp | マスクおよびその製造方法並びに半導体装置 |
JP2004296206A (ja) | 2003-03-26 | 2004-10-21 | Matsushita Electric Works Ltd | 照明装置および照明器具 |
JP2007095411A (ja) | 2005-09-28 | 2007-04-12 | Toppan Printing Co Ltd | 有機el用メタルマスク及び有機el素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11631813B2 (en) | Deposition mask and methods of manufacturing and using a deposition mask | |
CN105144352B (zh) | 用于对半导体晶圆进行等离子体切片的方法和设备 | |
JP6450763B2 (ja) | 半導体ウエハをプラズマ・ダイシングするための方法及び装置 | |
JP2007510310A5 (ja) | ||
US5201987A (en) | Fabricating method for silicon structures | |
JP5067530B2 (ja) | Memsベースの接触伝導型静電チャックによる処理用基板のクランプ方法 | |
KR102415977B1 (ko) | 에어갭 형성 프로세스들 | |
KR102166353B1 (ko) | 전도성 라인들을 포함하는 반도체 디바이스들 및 반도체 디바이스들을 형성하는 방법 | |
JP4616235B2 (ja) | シリコン直接接合方法 | |
JP2019197899A (ja) | 半導体ウエハをプラズマ・ダイシングするための方法及び装置 | |
JP2009500835A (ja) | 双極性のキャリアウエハ、及び可動双極性の静電的ウエハ構成 | |
TWI731276B (zh) | 用於雙面處理的圖案化夾盤 | |
KR102208071B1 (ko) | 기판 캐리어로의 기판의 정전기적 커플링을 위한 필름을 갖는 장치 | |
JP7508476B2 (ja) | 堆積マスク並びに堆積マスクを製造及び使用する方法 | |
US11444244B2 (en) | Mask plate and fabrication method thereof | |
JP6532465B2 (ja) | 表面上に堆積パターンを形成する方法 | |
EP3330800B1 (en) | A photomask manufacturing method | |
TWI808417B (zh) | 在基板系統之間轉移對準標記的方法和系統 | |
JPH05226462A (ja) | 静電チャック | |
TWI440123B (zh) | 用於承載基材之裝置與方法 | |
US6001514A (en) | Mask for an exposure process using X-ray | |
JP2005286092A (ja) | 半導体装置の製造方法 |