JP2004207572A - ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 - Google Patents
ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 Download PDFInfo
- Publication number
- JP2004207572A JP2004207572A JP2002376214A JP2002376214A JP2004207572A JP 2004207572 A JP2004207572 A JP 2004207572A JP 2002376214 A JP2002376214 A JP 2002376214A JP 2002376214 A JP2002376214 A JP 2002376214A JP 2004207572 A JP2004207572 A JP 2004207572A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive
- substrate
- region
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/40—Electrostatic discharge [ESD] related features, e.g. antistatic coatings or a conductive metal layer around the periphery of the mask substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】本発明は半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することを目的とする。
【解決手段】開口パターン７が形成されたシリコン薄膜２はシリコン酸化膜４を介して支持部３で支えられている。支持部３の内側に凹部５が形成され、この凹部５に電気伝導性の高いタングステン膜６を埋め込むことによって、シリコン薄膜２と支持部３とを電気的に接続している。
【選択図】 図１
【解決手段】開口パターン７が形成されたシリコン薄膜２はシリコン酸化膜４を介して支持部３で支えられている。支持部３の内側に凹部５が形成され、この凹部５に電気伝導性の高いタングステン膜６を埋め込むことによって、シリコン薄膜２と支持部３とを電気的に接続している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体プロセスに用いるステンシルマスク及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、同一基板内にチャネルの導電型が異なるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又は閾値電圧の異なるＭＯＳＦＥＴを作成する工程において、ウェル又はチャネル、ポリシリコンに対する不純物イオン注入の際に、開口部を有するステンシルマスクを半導体基板の上方に一定の距離だけ離して設置し、イオン注入を行う方法がある。
【０００３】
他にもステンシルマスクは被処理基板に作用させる粒子や電磁波（電子、イオン等の荷電粒子、原子、分子、中性子等の中性粒子、光、Ｘ線等の電磁波）を形成するために用いられる。
【０００４】
半導体プロセスにおけるステンシルマスクは、一般にＳＯＩ（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）基板１００から図１０に表わす製造工程によって形成される。以下、ステンシルマスクの製造工程を説明する。
【０００５】
図１０（ａ）はＳＯＩ基板１００である。ＳＯＩ基板１００は、例えばシリコン基板１０１に酸素イオンを注入後、高温でアニールする。シリコン基板１０１の上面から数十から数百ｎｍ深さにシリコン酸化膜１０２が形成される。シリコン酸化膜１０２上にはシリコン薄膜１０３が形成されている。
【０００６】
次に、図１０（ｂ）に示すようにシリコン薄膜１０３上面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜１０３を異方性エッチングする。シリコン薄膜１０３に開口部１０４を形成後、不要になったレジストを除去する。
【０００７】
次に、図１０（ｃ）に示すようにシリコン基板１０１の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板１０１をＫＯＨ等による薬液処理によって、パターン形成されたレジストがマスクとなってレジストが形成されていないシリコン基板１０１が除去されて支持部を形成する。その後、不要になったレジストを除去する。
【０００８】
次に図１０（ｄ）に示すように、図１０（ｃ）の工程によって露出したシリコン酸化膜１０２を裏面からフッ酸等による薬液処理によってシリコン酸化膜１０２を除去する。
【０００９】
このようにシリコン薄膜１０３に開口部１０４が形成されたステンシルマスク１０５を形成することができる。
【００１０】
半導体装置の製造工程においては半導体基板１０６へのイオン注入等の際にこの開口部１０４が形成されたステンシルマスク１０５が用いられる。
【００１１】
図１１（ａ）に示すように、半導体基板１０６の目的のイオン注入領域１０７上にステンシルマスク１０５の開口部１０４が現れるようにステンシルマスク１０５を設置する。
【００１２】
次に、図１１（ｂ）に示すように、ステンシルマスク１０５の上方から不純物イオン１０８を注入する。半導体基板１０６のイオン注入領域１０７は、ステンシルマスク１０５の開口部１０４を通してイオン１０８が注入される。一方、非注入領域上は開口部１０４が存在しないため、イオン１０８はステンシルマスク１０５によって遮断される。
【００１３】
このようにステンシルマスク１０５はイオンの遮断を繰り返すことによって、遮断したイオンの電荷が蓄積され、ステンシルマスクが帯電するというチャージアップが問題になる。
【００１４】
前述したステンシルマスク１０５は、開口パターンが形成されたシリコン薄膜１０３と、このシリコン薄膜１０３を支持する支持部１０１と、シリコン薄膜１０３と支持部１０１の間にある絶縁膜であるシリコン酸化膜とから構成されている。
【００１５】
したがって、このステンシルマスク１０５の電気伝導性は悪いので、ステンシルマスクに蓄積する電荷は多くなってしまう。
【００１６】
半導体基板に注入される荷電粒子はステンシルマスクの上方の荷電粒子注入源からステンシルマスクの開口部を通して半導体基板に注入されるが、チャージアップされたステンシルマスクの蓄積電荷によって、上方から（垂直に）注入された荷電粒子の軌道が曲げられてしまう。この軌道の変化によって、半導体基板に形成されるべき所定の注入領域とずれて半導体基板に荷電粒子が注入されてしまう。
【００１７】
また、半導体基板に荷電粒子を注入するために、チャージアップされたステンシルマスクを半導体基板に近づけると静電気力によってステンシルマスクのシリコン薄膜が変形してしまうという問題もある。
【００１８】
このようなチャージアップによるステンシルマスクに与える影響を回避するために、第１の方法ではステンシルマスクの表面を電気伝導性の高い金属膜で被覆する方法がある（例えば、特許文献１参照。）。
【００１９】
電気伝導性が高い金属膜で被覆するのでチャージアップされた電荷は短時間で逃がすことができ、電荷の蓄積時間が短い。よって、蓄積電荷による注入される荷電粒子の軌道を曲げの影響を抑えることができる。
【００２０】
また、第２の方法ではシリコン薄膜と支持部との間に形成された絶縁膜に代えて、電気伝導性の高い導電体膜とする方法がある（例えば、特許文献２参照。）。
【００２１】
【特許文献１】
特開平６−２４４０９１号公報（第１図）
【特許文献２】
特開平４−２１６６１３号公報（第１図）
【００２２】
【発明が解決しようとする課題】
しかし、前述の第１の方法によると、金属膜を被覆したステンシルマスクによって、荷電粒子注入時に、荷電粒子の衝突によって被覆した金属膜がスパッタリングされて被処理基板である半導体を汚染する可能性がある。
【００２３】
また、ステンシルマスクに金属膜を被覆する工程でシリコン薄膜部に形成した開口パターンの側壁にも金属膜が付着したり、シリコン薄膜部の片面又は両面に被覆される金属膜がオーバーハングすることによって、シリコン薄膜部の所定の開口パターンを狭めてしまう問題が生じてしまう。
【００２４】
一方、前述の第２の方法によると、シリコン薄膜部と支持部との間の導電体膜を形成するために複数の工程が必要となり、ステンシルマスクの製造工程が複雑化し、延いては製造コストの増大に繋がる。
【００２５】
そこで、本発明は半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記課題を解決するために本発明は、第１の領域及び第２の領域を有し、前記第１の領域には選択的に設けられた第１の開口を備えた導電性薄膜と、この導電性薄膜の一方の面の前記第２の領域に対応する領域に形成された絶縁膜と、この絶縁膜を介して前記導電性薄膜の第２の領域に対応する領域に形成された導電性支持部と、前記絶縁膜に選択的に設けられた第２の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第２の開口に対応する領域に設けられた第３の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたステンシルマスクを提供する。
【００２７】
また本発明は、開口部を備えた導電性薄膜と、この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高い導電部材とを備えたステンシルマスクを提供する。
【００２８】
また本発明は、第１の領域及び第２の領域を有し、前記第１の領域には被処理基板に粒子又は電磁波を通過させる選択的に設けられた第１の開口と、前記第２の領域に設けられた第２の開口部とを備えた導電性薄膜と、この導電性薄膜の一方の面の前記第２の開口部を除く前記第２の領域に対応する領域に形成された絶縁膜と、前記第２の開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と、前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたステンシルマスクを提供する。
【００２９】
また本発明は、所定のパターンを構成する開口部が形成された導電性薄膜と、この導電性薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第１及び第２の絶縁膜と、この第１及び第２の絶縁膜の一方の面にそれぞれリング状に形成された第１及び第２の導電性支持部と、前記導電性薄膜の一方の面であって、前記第１の絶縁膜と前記第２の絶縁膜との間に形成された前記導電性薄膜並びに前記第１及び第２の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第１の導電部材と、前記第２の導電性支持部の側面と対向する前記第１の導電性支持部の側面及び前記第１の導電性支持部の側面と対抗する前記第２の導電性支持部の側面に形成された前記導電性薄膜並びに前記第１及び第２の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第２の導電部材とを備えたステンシルマスクを提供する。
【００３０】
また本発明は、所定のパターンを構成する開口部が形成されたシリコン薄膜と、このシリコン薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第１及び第２の絶縁膜と、この第１及び第２の絶縁膜の一方の面にそれぞれリング状に形成された第１及び第２のシリコン支持部と、前記シリコン薄膜の一方の面であって、前記第１の絶縁膜と前記第２の絶縁膜との間に形成された第１のシリサイドと、前記第２のシリコン支持部の側面と対向する前記第１のシリコン支持部の側面及び前記第１のシリコン支持部の側面と対抗する前記第２のシリコン支持部の側面に形成された第２のシリサイドとを備えたステンシルマスクを提供する。
【００３１】
また本発明は、第１の領域及び第２の領域を有した導電性薄膜と、この導電性薄膜の一方の面の前記第２の領域に対応する領域に形成された絶縁膜と、この絶縁膜を介して前記導電性薄膜の第２の領域に対応する領域に形成された導電性支持部と、前記絶縁膜に選択的に設けられた第１の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第１の開口に対応する領域に設けられた第２の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたマスク形成用基板を提供する。
【００３２】
また本発明は、導電性薄膜と、この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導性率が高い導電部材とを備えたマスク形成用基板を提供する。
【００３３】
また本発明は、開口部とを備えた導電性薄膜と、この導電性薄膜の一方の面の前記開口部を除く領域に形成された絶縁膜と、前記開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と、前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたマスク形成用基板を提供する。
【００３４】
また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１の領域及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第１の領域に所定のパターンを構成する開口部を形成する開口形成工程と、前記薄膜の第１の領域に対応する領域の前記基板を除去し、前記薄膜の第２の領域に対応する領域の一部の前記基板を除去し、支持部を形成する支持部形成工程と、前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、前記基板を除去した第２の領域に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたステンシルマスクの製造方法を提供する。
【００３５】
また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第１の領域に所定のパターンを構成する第１の開口部及び前記薄膜の第２の領域に第２の開口部を形成する開口形成工程と、前記第１の領域に対応する前記基板を除去し、支持部を形成する支持部形成工程と、前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、前記薄膜の第２の開口部に前記基板及び薄膜の個々の電気伝導率より高い導電部材を埋め込む工程とを備えたステンシルマスクの製造方法を提供する。
【００３６】
また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記基板の前記第２の領域に対応する領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、前記凹部に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法を提供する。
【００３７】
また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第２の領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、前記凹部に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法を提供する。
【００３８】
上記解決手段によって、電気伝導性の高い導電部材が薄膜と支持部又は支持基板を電気的に接続することができる。したがって、ステンシルマスクを用いて荷電粒子を被処理基板に注入する際、ステンシルマスクで遮断される荷電粒子が長時間蓄積されることはない。また、ステンシルマスクを用いて荷電粒子注入する際、導電部材が外部に現れることがないので、導電部材による被処理基板の汚染を抑えることができる。
【００３９】
【発明の実施の形態】
本発明の実施形態について図を用いて説明する。
【００４０】
［第１の実施形態］本発明の第１の実施形態のステンシルマスクを図１に示す。図１（ａ）は本実施形態のステンシルマスクの断面図であり、図１（ｂ）は本実施形態のステンシルマスクを裏面から見た平面図である。
【００４１】
ステンシルマスク１は、開口パターン７が形成されたシリコン薄膜２と、このシリコン薄膜２を支持するためシリコンで形成された支持部３が形成されている。シリコン薄膜２と支持部３との間には、絶縁膜であるシリコン酸化膜４が形成されている。
【００４２】
また、支持部３の内側は凹部５を有し、この凹部５には電気伝導性の高いタングステン膜６が形成されている。このタングステン膜６はシリコン薄膜２と支持部３とを電気的に導通させている。
【００４３】
なお、シリコン薄膜２と支持部３とを導通する金属膜はタングステン膜６に限らず、他の電気伝導性の高い材料であればよい。また、絶縁膜もシリコン酸化膜４に限らない。
【００４４】
次に、本実施形態のステンシルマスク１の製造工程について図２を用いて説明する。
【００４５】
図２（ａ）はＳＯＩ基板である。ＳＯＩ基板は、例えばシリコン基板３に酸素イオンを注入後、高温でアニールする。シリコン基板３の上面から数十から数百ｎｍ深さにシリコン酸化膜４が形成される。このシリコン酸化膜４上にはシリコン薄膜２が形成されている。ＳＯＩ基板の製法はこれに限らず、貼り合わせ法等の他の製法で形成されても構わない。
【００４６】
次に、図２（ｂ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜２に開口部７を形成し、不要になったレジストを除去する。
【００４７】
次に、図２（ｃ）に示すようにシリコン基板３の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板３をＫＯＨ等による薬液処理によって、レジストが形成されていないシリコン基板３の部分をシリコン酸化膜４が露出するまで等方性エッチングして、内側に凹部５を有した支持部３を形成する。
【００４８】
次に、図２（ｄ）に示すように図２（ｃ）の工程によって露出したシリコン酸化膜４を裏面からフッ酸等による薬液処理によってシリコン酸化膜４を除去する。
【００４９】
次に、図２（ｅ）に示すように支持部３の凹部５にのみ開口部を有したマスク８を支持部３の裏面に被せて、裏面からスパッタ法によってタングステンを支持部の凹部５に成膜する。よって、タングステン膜６は凹部５の形成によって露出したシリコン薄膜２の裏面並びに凹部５のシリコン酸化膜４及び支持部３の側壁に形成される。なお、タングステン膜６の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。
【００５０】
次に、図２（ｆ）に示すようにタングステン膜６形成後、不要になったマスクを取り除いて、ステンシルマスク１を形成することができる。
【００５１】
前述したように電気伝導性の高いタングステン膜６が支持部３とシリコン薄膜２とを接続することによって導通させ、ステンシルマスク１のチャージアップを抑えることができる。
【００５２】
また、ステンシルマスクを用いて荷電粒子を半導体基板に注入する場合、半導体基板から所定距離だけ離して位置するステンシルマスクは、図３に示すようにステンシルマスク１の支持部３は静電チャック９を被せて設置される。したがって、タングステン膜６は静電チャックによって覆われて露出することがなく、半導体基板１０は汚染される可能性が少ない。
【００５３】
また、図４に示すようにタングステン膜６の表面にポリシリコンやアモルファスシリコンを成膜し、保護膜１１を形成してもよい。半導体基板を汚染する恐れのあるタングステン膜６をポリシリコン１１等で覆い被せることによってタングステン膜６の露出を防ぎ、更に半導体基板の汚染を防ぐことができる。
【００５４】
また、チャージアップ抑制のためのタングステン膜６はシリコン薄膜の開口部７には接することがないため、開口パターンを狭めるようなこともない。
【００５５】
なお、本実施形態のようにタングステン膜６等の金属膜を成膜後、熱処理を加えてタングステン膜６が接触した部分にシリサイドを形成することによっても本実施形態と同様の効果を得ることができる。この場合、シリサイド形成後に金属膜を除去しても構わない。
【００５６】
また、タングステン膜６の代わりに別の金属膜をスパッタ法ややＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で直接堆積しても構わない。また更に熱処理を加えて金属膜をシリサイド化しても構わない。
【００５７】
［第２の実施形態］次に、本発明の第２の実施形態にかかるステンシルマスクについて説明する。本発明の第２の実施形態のステンシルマスクの断面図は前述した第１の実施形態の図１である。
【００５８】
本実施形態のステンシルマスク１の製造工程を図５を用いて説明する。
【００５９】
図５（ａ）はシリコン基板３、シリコン酸化膜４及びシリコン薄膜２で構成されたＳＯＩ基板である。ＳＯＩ基板の製造工程は前述した第１の実施形態と同様なので、説明を省略する。
【００６０】
次に、図５（ｂ）に示すようにシリコン基板３の裏面にレジストを塗布し、リソグラフィー技術でレジスト１２をパターン形成する。
【００６１】
次に、図５（ｃ）に示すように図５（ｂ）の工程によってパターン形成されたレジスト１２をマスクとしてシリコン基板３をＫＯＨ等による薬液処理によって、レジスト１２が形成されていないシリコン基板３の部分をシリコン酸化膜４が露出するまで等方性エッチングして、内側に凹部５を有した支持部を形成する。
【００６２】
次に、図５（ｄ）に示すように不要になったレジスト１２を除去し、図５（ｃ）の工程によって露出したシリコン酸化膜４を裏面からフッ酸等による薬液処理によってシリコン酸化膜４を除去する。
【００６３】
次に、図５（ｅ）に示すようにシリコン基板３の凹部５にのみ開口部を有したマスク８を支持部の裏面に被せて、裏面からスパッタ法によってタングステンをシリコン基板の凹部５に成膜する。よって、タングステン膜６は凹部５の形成によって露出したシリコン薄膜２の裏面並びに凹部５のシリコン酸化膜４及びシリコン基板３の側壁に形成される。なお、タングステン膜８の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。なお、第１の実施形態と同様に半導体基板の汚染を抑えるためタングステン膜６の表面にポリシリコンやアモルファスシリコン等の保護膜を成膜してもよい。更に、これらのポリシリコン等の成膜はシリコン基板３の凹部５に限らず、シリコン基板３裏面全面に成膜しても構わない。
【００６４】
次に、図５（ｆ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜に開口部を形成し、不要になったレジストを除去する。次に、シリコン基板３の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン基板３をシリコン酸化膜４が露出するまでＫＯＨ等による薬液処理によって等方性エッチングし、その後不要になったレジストを除去する。次に、露出したシリコン酸化膜４を裏面からフッ酸等による薬液処理によって、シリコン酸化膜４を除去し、ステンシルマスク１を形成する。
【００６５】
図５（ｅ）までの製造工程でシリコン薄膜２とシリコン基板３とを電気伝導性の高いタングステン膜６等の金属膜で導通するように加工した基板を予め用意しておくことによって、ステンシルマスク１の開口パターン７を決定してからのステンシルマスク１の製造時間を短縮化することができる。
【００６６】
なお、第１の実施形態と同様にタングステン膜８に代えて、シリサイドを形成してもよい。
【００６７】
［第３の実施形態］次に、本発明の第３の実施形態にかかるステンシルマスクについて説明する。本実施形態のステンシルマスクの断面図を図６に示す。
【００６８】
ステンシルマスク１３は、開口パターン７が形成されたシリコン薄膜２と、このシリコン薄膜２を支持するためシリコンで形成された支持部３が形成されている。シリコン薄膜２と支持部３との間には、絶縁膜であるシリコン酸化膜４が形成されている。
【００６９】
支持部３の上面は縁部の部分にタングステン膜１４によってシリコン薄膜２と支持部３を導通し、残りの部分はシリコン酸化膜４が形成されている。
【００７０】
なお、シリコン薄膜２と支持部３とを導通する金属膜１４はタングステン膜に限らず、他の電気伝導性の高い材料であればよい。また、絶縁膜４もシリコン酸化膜に限らない。
【００７１】
次に、本実施形態のステンシルマスク１３の製造工程を図７を用いて説明する。
【００７２】
図７（ａ）は通常の工程で作成されたＳＯＩ基板である。ＳＯＩ基板の製造工程は前述した第１の実施形態と同様なので、説明を省略する。
【００７３】
次に、図７（ｂ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜２に開口部を形成し、不要になったレジストを除去する。このシリコン薄膜の開口部は、被処理基板に荷電粒子を注入するための開口パターン７のみでなく、次の工程で形成される支持部上に位置するシリコン薄膜の部分にも開口部１５を形成している。
【００７４】
次に、図７（ｃ）に示すようにシリコン基板３の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板３をＫＯＨ等による薬液処理によって、レジストが形成されていないシリコン基板３をシリコン酸化膜４が露出するまで等方性エッチングして支持部を形成する。その後、不要になったレジストを除去する。
【００７５】
次に、図７（ｄ）に示すように図７（ｃ）の工程によって露出したシリコン酸化膜４を裏面からフッ酸等による薬液処理によってシリコン酸化膜４を除去する。
【００７６】
次に、図７（ｅ）に示すように支持部３上に位置するシリコン薄膜２の部分の開口部１５のみに開口部１７を有したマスク１６をシリコン薄膜２の上方に所定距離を保ち、マスク１６の上方からスパッタ法によってシリコン薄膜２の開口部１５にタングステンを成膜する。よってタングステン膜１４はシリコン薄膜２の開口部７，１５形成によって露出した支持部３の上面並びにシリコン薄膜２の開口部１５のシリコン酸化膜４及びシリコン薄膜２の側壁に形成される。なお、タングステン膜１４の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。
【００７７】
次に、図７（ｆ）に示すようにタングステン膜１４形成後、不要になったマスク１６を取り除いて、ステンシルマスク１３を形成することができる。
【００７８】
電気伝導性の高いタングステン膜１４によってシリコン薄膜２と支持部３とを接続することによって導通させ、ステンシルマスク１３のチャージアップを抑えることができる。
【００７９】
なお、本実施形態のステンシルマスク１３を用いて荷電粒子１８を半導体基板１７に注入する場合、図８に示すようにタングステン膜１４が露出している面は半導体基板１７と向かい合っている。したがって、荷電粒子１８が注入されても荷電粒子１８とタングステン膜１４は衝突することがなく、半導体基板１７への汚染を抑えることができる。
【００８０】
なお、第１の実施形態と同様にタングステン膜１４の表面にポリシリコンやアモルファスシリコン等を成膜すると半導体基板１７の汚染を更に抑えることができる。
【００８１】
なお、第１の実施形態と同様にタングステン膜に代えて、シリサイドを形成してもよい。
【００８２】
［第４の実施形態］次に、本発明の第４の実施形態にかかるステンシルマスクについて説明する。本発明の第４の実施形態のステンシルマスクの断面図は図９（ｆ）である。
【００８３】
本実施形態のステンシルマスク１３の製造工程を図９を用いて説明する。
【００８４】
図９（ａ）はＳＯＩ基板である。ＳＯＩ基板の製造工程は前述した第１の実施形態と同様なので、説明を省略する。
【００８５】
次に、図９（ｂ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜２の縁部に開口部１５を形成し、不要になったレジストを除去する。このシリコン薄膜２の開口部１５は、ステンシルマスク１３の開口パターン７ではなく、シリコン薄膜２と支持部３とを電気伝導性の高い材料で接続するために形成された開口部１５である。更に、この開口部１５形成によって露出したシリコン酸化膜４をシリコン基板３が露出するまでエッチングする。その後、不要になったレジストを除去する。
【００８６】
次に、図９（ｃ）に示すようにシリコン薄膜２上面にＣＶＤ法等によってポリシリコン１９を成膜する。シリコン薄膜２全面及び図９（ｂ）の工程によって形成した開口部１５にポリシリコン１９は成膜する。
【００８７】
次に、図９（ｄ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜２に開口部７を形成し、不要になったレジストを除去する。
【００８８】
次に、図９（ｅ）に示すようにシリコン基板３の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板３をＫＯＨ等による薬液処理によって、レジストが形成されていないシリコン基板３をシリコン酸化膜４が露出するまで等方性エッチングして支持部を形成する。その後、不要になったレジストを除去する。
【００８９】
次に、図９（ｆ）に示すように図９（ｅ）の工程によって露出したシリコン酸化膜４をフッ酸等による薬液処理によってシリコン酸化膜４を除去し、ステンシルマスク１３を形成することができる。
【００９０】
図９（ｃ）までの製造工程でシリコン薄膜２とシリコン基板３とを電気伝導性の高いポリシリコン１９で導通するように加工した基板を予め用意しておくことによって、ステンシルマスクの開口パターン７を決定してからのステンシルマスク１３の製造時間を短縮化することができる
なお、シリコン薄膜２と支持部３との電気的接続する材料はポリシリコン１９に限らずアモルファスシリコンやタングステン等の金属であっても構わない。
【００９１】
また、図９（ｃ）の工程においてシリコン薄膜２全体にポリシリコン１９を成膜したが、これに限らず、シリコン薄膜２の開口部１５のみにポリシリコン１９を成膜してもよい。
【００９２】
なお、第１の実施形態と同様にポリシリコン１９に代えて、シリサイドを形成してもよい。
【００９３】
前述した第１乃至第４の実施形態ではシリコン薄膜２と支持部３とを電気伝導性の高いタングステン膜で接続するために、シリコン薄膜２又は支持部３に１つの凹部を設けタングステン膜を埋めこんだ。この凹部は１つに限らず複数であってもよく、また凹部の形状は実施形態に限定されない。
【００９４】
また、開口パターン７が形成された薄膜２及びこの薄膜２を支える支持部３はシリコンに限定されず、例えばＳｉＣなどの他の材料を用いても本発明の実施は可能であり、同様の効果を得ることができる。また、薄膜２及び支持部３の間の絶縁膜４はシリコン酸化膜に限定されず、例えばシリコン窒化膜等の他の材料を用いても本発明の実施は可能であり、同様の効果を得ることができる。
【００９５】
【発明の効果】
以上詳述したように本発明は、半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のステンシルマスクを表わした断面図及び平面図である。
【図２】本発明の第１の実施形態のステンシルマスクの製造工程を表わした断面図である。
【図３】注入装置におけるステンシルマスクとステンシルマスクを保持する静電チャックと被処理基板との位置関係を表わした断面図である。
【図４】本発明の第１の実施形態のステンシルマスクの変形例を表わした断面図である。
【図５】本発明の第２の実施形態のステンシルマスクの製造工程を表わした断面図である。
【図６】本発明の第３の実施形態のステンシルマスクの一例を表わした断面図である。
【図７】本発明の第３の実施形態のステンシルマスクの製造工程を表した断面図である。
【図８】注入装置におけるステンシルマスクと被処理基板との位置関係を表わした断面図である。
【図９】本発明の第４の実施形態のステンシルマスクの製造工程を表わした断面図である。
【図１０】従来技術のステンシルマスクの製造工程を表わした断面図である。
【図１１】従来技術のステンシルマスクと被処理基板との位置関係を表わした断面図である。
【符号の説明】
１，１３・・・ステンシルマスク
２・・・シリコン薄膜
３・・・支持部（シリコン基板）
４・・・シリコン酸化膜（絶縁膜）
５・・・開口部（凹部）
６，１４・・・タングステン膜（金属膜）
７・・・開口パターン
８，１６・・・マスク
８ａ，１６ａ・・・マスクの開口部
９・・・静電チャック
１０，１７・・・半導体基板（被処理基板）
１１・・・保護膜
１２・・・レジスト
１５・・・開口部（タングステン埋め込み用凹部）
１８・・・荷電粒子
１９・・・ポリシリコン
【発明の属する技術分野】
本発明は、半導体プロセスに用いるステンシルマスク及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、同一基板内にチャネルの導電型が異なるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又は閾値電圧の異なるＭＯＳＦＥＴを作成する工程において、ウェル又はチャネル、ポリシリコンに対する不純物イオン注入の際に、開口部を有するステンシルマスクを半導体基板の上方に一定の距離だけ離して設置し、イオン注入を行う方法がある。
【０００３】
他にもステンシルマスクは被処理基板に作用させる粒子や電磁波（電子、イオン等の荷電粒子、原子、分子、中性子等の中性粒子、光、Ｘ線等の電磁波）を形成するために用いられる。
【０００４】
半導体プロセスにおけるステンシルマスクは、一般にＳＯＩ（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）基板１００から図１０に表わす製造工程によって形成される。以下、ステンシルマスクの製造工程を説明する。
【０００５】
図１０（ａ）はＳＯＩ基板１００である。ＳＯＩ基板１００は、例えばシリコン基板１０１に酸素イオンを注入後、高温でアニールする。シリコン基板１０１の上面から数十から数百ｎｍ深さにシリコン酸化膜１０２が形成される。シリコン酸化膜１０２上にはシリコン薄膜１０３が形成されている。
【０００６】
次に、図１０（ｂ）に示すようにシリコン薄膜１０３上面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜１０３を異方性エッチングする。シリコン薄膜１０３に開口部１０４を形成後、不要になったレジストを除去する。
【０００７】
次に、図１０（ｃ）に示すようにシリコン基板１０１の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板１０１をＫＯＨ等による薬液処理によって、パターン形成されたレジストがマスクとなってレジストが形成されていないシリコン基板１０１が除去されて支持部を形成する。その後、不要になったレジストを除去する。
【０００８】
次に図１０（ｄ）に示すように、図１０（ｃ）の工程によって露出したシリコン酸化膜１０２を裏面からフッ酸等による薬液処理によってシリコン酸化膜１０２を除去する。
【０００９】
このようにシリコン薄膜１０３に開口部１０４が形成されたステンシルマスク１０５を形成することができる。
【００１０】
半導体装置の製造工程においては半導体基板１０６へのイオン注入等の際にこの開口部１０４が形成されたステンシルマスク１０５が用いられる。
【００１１】
図１１（ａ）に示すように、半導体基板１０６の目的のイオン注入領域１０７上にステンシルマスク１０５の開口部１０４が現れるようにステンシルマスク１０５を設置する。
【００１２】
次に、図１１（ｂ）に示すように、ステンシルマスク１０５の上方から不純物イオン１０８を注入する。半導体基板１０６のイオン注入領域１０７は、ステンシルマスク１０５の開口部１０４を通してイオン１０８が注入される。一方、非注入領域上は開口部１０４が存在しないため、イオン１０８はステンシルマスク１０５によって遮断される。
【００１３】
このようにステンシルマスク１０５はイオンの遮断を繰り返すことによって、遮断したイオンの電荷が蓄積され、ステンシルマスクが帯電するというチャージアップが問題になる。
【００１４】
前述したステンシルマスク１０５は、開口パターンが形成されたシリコン薄膜１０３と、このシリコン薄膜１０３を支持する支持部１０１と、シリコン薄膜１０３と支持部１０１の間にある絶縁膜であるシリコン酸化膜とから構成されている。
【００１５】
したがって、このステンシルマスク１０５の電気伝導性は悪いので、ステンシルマスクに蓄積する電荷は多くなってしまう。
【００１６】
半導体基板に注入される荷電粒子はステンシルマスクの上方の荷電粒子注入源からステンシルマスクの開口部を通して半導体基板に注入されるが、チャージアップされたステンシルマスクの蓄積電荷によって、上方から（垂直に）注入された荷電粒子の軌道が曲げられてしまう。この軌道の変化によって、半導体基板に形成されるべき所定の注入領域とずれて半導体基板に荷電粒子が注入されてしまう。
【００１７】
また、半導体基板に荷電粒子を注入するために、チャージアップされたステンシルマスクを半導体基板に近づけると静電気力によってステンシルマスクのシリコン薄膜が変形してしまうという問題もある。
【００１８】
このようなチャージアップによるステンシルマスクに与える影響を回避するために、第１の方法ではステンシルマスクの表面を電気伝導性の高い金属膜で被覆する方法がある（例えば、特許文献１参照。）。
【００１９】
電気伝導性が高い金属膜で被覆するのでチャージアップされた電荷は短時間で逃がすことができ、電荷の蓄積時間が短い。よって、蓄積電荷による注入される荷電粒子の軌道を曲げの影響を抑えることができる。
【００２０】
また、第２の方法ではシリコン薄膜と支持部との間に形成された絶縁膜に代えて、電気伝導性の高い導電体膜とする方法がある（例えば、特許文献２参照。）。
【００２１】
【特許文献１】
特開平６−２４４０９１号公報（第１図）
【特許文献２】
特開平４−２１６６１３号公報（第１図）
【００２２】
【発明が解決しようとする課題】
しかし、前述の第１の方法によると、金属膜を被覆したステンシルマスクによって、荷電粒子注入時に、荷電粒子の衝突によって被覆した金属膜がスパッタリングされて被処理基板である半導体を汚染する可能性がある。
【００２３】
また、ステンシルマスクに金属膜を被覆する工程でシリコン薄膜部に形成した開口パターンの側壁にも金属膜が付着したり、シリコン薄膜部の片面又は両面に被覆される金属膜がオーバーハングすることによって、シリコン薄膜部の所定の開口パターンを狭めてしまう問題が生じてしまう。
【００２４】
一方、前述の第２の方法によると、シリコン薄膜部と支持部との間の導電体膜を形成するために複数の工程が必要となり、ステンシルマスクの製造工程が複雑化し、延いては製造コストの増大に繋がる。
【００２５】
そこで、本発明は半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記課題を解決するために本発明は、第１の領域及び第２の領域を有し、前記第１の領域には選択的に設けられた第１の開口を備えた導電性薄膜と、この導電性薄膜の一方の面の前記第２の領域に対応する領域に形成された絶縁膜と、この絶縁膜を介して前記導電性薄膜の第２の領域に対応する領域に形成された導電性支持部と、前記絶縁膜に選択的に設けられた第２の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第２の開口に対応する領域に設けられた第３の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたステンシルマスクを提供する。
【００２７】
また本発明は、開口部を備えた導電性薄膜と、この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高い導電部材とを備えたステンシルマスクを提供する。
【００２８】
また本発明は、第１の領域及び第２の領域を有し、前記第１の領域には被処理基板に粒子又は電磁波を通過させる選択的に設けられた第１の開口と、前記第２の領域に設けられた第２の開口部とを備えた導電性薄膜と、この導電性薄膜の一方の面の前記第２の開口部を除く前記第２の領域に対応する領域に形成された絶縁膜と、前記第２の開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と、前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたステンシルマスクを提供する。
【００２９】
また本発明は、所定のパターンを構成する開口部が形成された導電性薄膜と、この導電性薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第１及び第２の絶縁膜と、この第１及び第２の絶縁膜の一方の面にそれぞれリング状に形成された第１及び第２の導電性支持部と、前記導電性薄膜の一方の面であって、前記第１の絶縁膜と前記第２の絶縁膜との間に形成された前記導電性薄膜並びに前記第１及び第２の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第１の導電部材と、前記第２の導電性支持部の側面と対向する前記第１の導電性支持部の側面及び前記第１の導電性支持部の側面と対抗する前記第２の導電性支持部の側面に形成された前記導電性薄膜並びに前記第１及び第２の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第２の導電部材とを備えたステンシルマスクを提供する。
【００３０】
また本発明は、所定のパターンを構成する開口部が形成されたシリコン薄膜と、このシリコン薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第１及び第２の絶縁膜と、この第１及び第２の絶縁膜の一方の面にそれぞれリング状に形成された第１及び第２のシリコン支持部と、前記シリコン薄膜の一方の面であって、前記第１の絶縁膜と前記第２の絶縁膜との間に形成された第１のシリサイドと、前記第２のシリコン支持部の側面と対向する前記第１のシリコン支持部の側面及び前記第１のシリコン支持部の側面と対抗する前記第２のシリコン支持部の側面に形成された第２のシリサイドとを備えたステンシルマスクを提供する。
【００３１】
また本発明は、第１の領域及び第２の領域を有した導電性薄膜と、この導電性薄膜の一方の面の前記第２の領域に対応する領域に形成された絶縁膜と、この絶縁膜を介して前記導電性薄膜の第２の領域に対応する領域に形成された導電性支持部と、前記絶縁膜に選択的に設けられた第１の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第１の開口に対応する領域に設けられた第２の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたマスク形成用基板を提供する。
【００３２】
また本発明は、導電性薄膜と、この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導性率が高い導電部材とを備えたマスク形成用基板を提供する。
【００３３】
また本発明は、開口部とを備えた導電性薄膜と、この導電性薄膜の一方の面の前記開口部を除く領域に形成された絶縁膜と、前記開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と、前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたマスク形成用基板を提供する。
【００３４】
また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１の領域及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第１の領域に所定のパターンを構成する開口部を形成する開口形成工程と、前記薄膜の第１の領域に対応する領域の前記基板を除去し、前記薄膜の第２の領域に対応する領域の一部の前記基板を除去し、支持部を形成する支持部形成工程と、前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、前記基板を除去した第２の領域に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたステンシルマスクの製造方法を提供する。
【００３５】
また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第１の領域に所定のパターンを構成する第１の開口部及び前記薄膜の第２の領域に第２の開口部を形成する開口形成工程と、前記第１の領域に対応する前記基板を除去し、支持部を形成する支持部形成工程と、前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、前記薄膜の第２の開口部に前記基板及び薄膜の個々の電気伝導率より高い導電部材を埋め込む工程とを備えたステンシルマスクの製造方法を提供する。
【００３６】
また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記基板の前記第２の領域に対応する領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、前記凹部に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法を提供する。
【００３７】
また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第２の領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、前記凹部に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法を提供する。
【００３８】
上記解決手段によって、電気伝導性の高い導電部材が薄膜と支持部又は支持基板を電気的に接続することができる。したがって、ステンシルマスクを用いて荷電粒子を被処理基板に注入する際、ステンシルマスクで遮断される荷電粒子が長時間蓄積されることはない。また、ステンシルマスクを用いて荷電粒子注入する際、導電部材が外部に現れることがないので、導電部材による被処理基板の汚染を抑えることができる。
【００３９】
【発明の実施の形態】
本発明の実施形態について図を用いて説明する。
【００４０】
［第１の実施形態］本発明の第１の実施形態のステンシルマスクを図１に示す。図１（ａ）は本実施形態のステンシルマスクの断面図であり、図１（ｂ）は本実施形態のステンシルマスクを裏面から見た平面図である。
【００４１】
ステンシルマスク１は、開口パターン７が形成されたシリコン薄膜２と、このシリコン薄膜２を支持するためシリコンで形成された支持部３が形成されている。シリコン薄膜２と支持部３との間には、絶縁膜であるシリコン酸化膜４が形成されている。
【００４２】
また、支持部３の内側は凹部５を有し、この凹部５には電気伝導性の高いタングステン膜６が形成されている。このタングステン膜６はシリコン薄膜２と支持部３とを電気的に導通させている。
【００４３】
なお、シリコン薄膜２と支持部３とを導通する金属膜はタングステン膜６に限らず、他の電気伝導性の高い材料であればよい。また、絶縁膜もシリコン酸化膜４に限らない。
【００４４】
次に、本実施形態のステンシルマスク１の製造工程について図２を用いて説明する。
【００４５】
図２（ａ）はＳＯＩ基板である。ＳＯＩ基板は、例えばシリコン基板３に酸素イオンを注入後、高温でアニールする。シリコン基板３の上面から数十から数百ｎｍ深さにシリコン酸化膜４が形成される。このシリコン酸化膜４上にはシリコン薄膜２が形成されている。ＳＯＩ基板の製法はこれに限らず、貼り合わせ法等の他の製法で形成されても構わない。
【００４６】
次に、図２（ｂ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜２に開口部７を形成し、不要になったレジストを除去する。
【００４７】
次に、図２（ｃ）に示すようにシリコン基板３の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板３をＫＯＨ等による薬液処理によって、レジストが形成されていないシリコン基板３の部分をシリコン酸化膜４が露出するまで等方性エッチングして、内側に凹部５を有した支持部３を形成する。
【００４８】
次に、図２（ｄ）に示すように図２（ｃ）の工程によって露出したシリコン酸化膜４を裏面からフッ酸等による薬液処理によってシリコン酸化膜４を除去する。
【００４９】
次に、図２（ｅ）に示すように支持部３の凹部５にのみ開口部を有したマスク８を支持部３の裏面に被せて、裏面からスパッタ法によってタングステンを支持部の凹部５に成膜する。よって、タングステン膜６は凹部５の形成によって露出したシリコン薄膜２の裏面並びに凹部５のシリコン酸化膜４及び支持部３の側壁に形成される。なお、タングステン膜６の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。
【００５０】
次に、図２（ｆ）に示すようにタングステン膜６形成後、不要になったマスクを取り除いて、ステンシルマスク１を形成することができる。
【００５１】
前述したように電気伝導性の高いタングステン膜６が支持部３とシリコン薄膜２とを接続することによって導通させ、ステンシルマスク１のチャージアップを抑えることができる。
【００５２】
また、ステンシルマスクを用いて荷電粒子を半導体基板に注入する場合、半導体基板から所定距離だけ離して位置するステンシルマスクは、図３に示すようにステンシルマスク１の支持部３は静電チャック９を被せて設置される。したがって、タングステン膜６は静電チャックによって覆われて露出することがなく、半導体基板１０は汚染される可能性が少ない。
【００５３】
また、図４に示すようにタングステン膜６の表面にポリシリコンやアモルファスシリコンを成膜し、保護膜１１を形成してもよい。半導体基板を汚染する恐れのあるタングステン膜６をポリシリコン１１等で覆い被せることによってタングステン膜６の露出を防ぎ、更に半導体基板の汚染を防ぐことができる。
【００５４】
また、チャージアップ抑制のためのタングステン膜６はシリコン薄膜の開口部７には接することがないため、開口パターンを狭めるようなこともない。
【００５５】
なお、本実施形態のようにタングステン膜６等の金属膜を成膜後、熱処理を加えてタングステン膜６が接触した部分にシリサイドを形成することによっても本実施形態と同様の効果を得ることができる。この場合、シリサイド形成後に金属膜を除去しても構わない。
【００５６】
また、タングステン膜６の代わりに別の金属膜をスパッタ法ややＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で直接堆積しても構わない。また更に熱処理を加えて金属膜をシリサイド化しても構わない。
【００５７】
［第２の実施形態］次に、本発明の第２の実施形態にかかるステンシルマスクについて説明する。本発明の第２の実施形態のステンシルマスクの断面図は前述した第１の実施形態の図１である。
【００５８】
本実施形態のステンシルマスク１の製造工程を図５を用いて説明する。
【００５９】
図５（ａ）はシリコン基板３、シリコン酸化膜４及びシリコン薄膜２で構成されたＳＯＩ基板である。ＳＯＩ基板の製造工程は前述した第１の実施形態と同様なので、説明を省略する。
【００６０】
次に、図５（ｂ）に示すようにシリコン基板３の裏面にレジストを塗布し、リソグラフィー技術でレジスト１２をパターン形成する。
【００６１】
次に、図５（ｃ）に示すように図５（ｂ）の工程によってパターン形成されたレジスト１２をマスクとしてシリコン基板３をＫＯＨ等による薬液処理によって、レジスト１２が形成されていないシリコン基板３の部分をシリコン酸化膜４が露出するまで等方性エッチングして、内側に凹部５を有した支持部を形成する。
【００６２】
次に、図５（ｄ）に示すように不要になったレジスト１２を除去し、図５（ｃ）の工程によって露出したシリコン酸化膜４を裏面からフッ酸等による薬液処理によってシリコン酸化膜４を除去する。
【００６３】
次に、図５（ｅ）に示すようにシリコン基板３の凹部５にのみ開口部を有したマスク８を支持部の裏面に被せて、裏面からスパッタ法によってタングステンをシリコン基板の凹部５に成膜する。よって、タングステン膜６は凹部５の形成によって露出したシリコン薄膜２の裏面並びに凹部５のシリコン酸化膜４及びシリコン基板３の側壁に形成される。なお、タングステン膜８の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。なお、第１の実施形態と同様に半導体基板の汚染を抑えるためタングステン膜６の表面にポリシリコンやアモルファスシリコン等の保護膜を成膜してもよい。更に、これらのポリシリコン等の成膜はシリコン基板３の凹部５に限らず、シリコン基板３裏面全面に成膜しても構わない。
【００６４】
次に、図５（ｆ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜に開口部を形成し、不要になったレジストを除去する。次に、シリコン基板３の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン基板３をシリコン酸化膜４が露出するまでＫＯＨ等による薬液処理によって等方性エッチングし、その後不要になったレジストを除去する。次に、露出したシリコン酸化膜４を裏面からフッ酸等による薬液処理によって、シリコン酸化膜４を除去し、ステンシルマスク１を形成する。
【００６５】
図５（ｅ）までの製造工程でシリコン薄膜２とシリコン基板３とを電気伝導性の高いタングステン膜６等の金属膜で導通するように加工した基板を予め用意しておくことによって、ステンシルマスク１の開口パターン７を決定してからのステンシルマスク１の製造時間を短縮化することができる。
【００６６】
なお、第１の実施形態と同様にタングステン膜８に代えて、シリサイドを形成してもよい。
【００６７】
［第３の実施形態］次に、本発明の第３の実施形態にかかるステンシルマスクについて説明する。本実施形態のステンシルマスクの断面図を図６に示す。
【００６８】
ステンシルマスク１３は、開口パターン７が形成されたシリコン薄膜２と、このシリコン薄膜２を支持するためシリコンで形成された支持部３が形成されている。シリコン薄膜２と支持部３との間には、絶縁膜であるシリコン酸化膜４が形成されている。
【００６９】
支持部３の上面は縁部の部分にタングステン膜１４によってシリコン薄膜２と支持部３を導通し、残りの部分はシリコン酸化膜４が形成されている。
【００７０】
なお、シリコン薄膜２と支持部３とを導通する金属膜１４はタングステン膜に限らず、他の電気伝導性の高い材料であればよい。また、絶縁膜４もシリコン酸化膜に限らない。
【００７１】
次に、本実施形態のステンシルマスク１３の製造工程を図７を用いて説明する。
【００７２】
図７（ａ）は通常の工程で作成されたＳＯＩ基板である。ＳＯＩ基板の製造工程は前述した第１の実施形態と同様なので、説明を省略する。
【００７３】
次に、図７（ｂ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜２に開口部を形成し、不要になったレジストを除去する。このシリコン薄膜の開口部は、被処理基板に荷電粒子を注入するための開口パターン７のみでなく、次の工程で形成される支持部上に位置するシリコン薄膜の部分にも開口部１５を形成している。
【００７４】
次に、図７（ｃ）に示すようにシリコン基板３の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板３をＫＯＨ等による薬液処理によって、レジストが形成されていないシリコン基板３をシリコン酸化膜４が露出するまで等方性エッチングして支持部を形成する。その後、不要になったレジストを除去する。
【００７５】
次に、図７（ｄ）に示すように図７（ｃ）の工程によって露出したシリコン酸化膜４を裏面からフッ酸等による薬液処理によってシリコン酸化膜４を除去する。
【００７６】
次に、図７（ｅ）に示すように支持部３上に位置するシリコン薄膜２の部分の開口部１５のみに開口部１７を有したマスク１６をシリコン薄膜２の上方に所定距離を保ち、マスク１６の上方からスパッタ法によってシリコン薄膜２の開口部１５にタングステンを成膜する。よってタングステン膜１４はシリコン薄膜２の開口部７，１５形成によって露出した支持部３の上面並びにシリコン薄膜２の開口部１５のシリコン酸化膜４及びシリコン薄膜２の側壁に形成される。なお、タングステン膜１４の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。
【００７７】
次に、図７（ｆ）に示すようにタングステン膜１４形成後、不要になったマスク１６を取り除いて、ステンシルマスク１３を形成することができる。
【００７８】
電気伝導性の高いタングステン膜１４によってシリコン薄膜２と支持部３とを接続することによって導通させ、ステンシルマスク１３のチャージアップを抑えることができる。
【００７９】
なお、本実施形態のステンシルマスク１３を用いて荷電粒子１８を半導体基板１７に注入する場合、図８に示すようにタングステン膜１４が露出している面は半導体基板１７と向かい合っている。したがって、荷電粒子１８が注入されても荷電粒子１８とタングステン膜１４は衝突することがなく、半導体基板１７への汚染を抑えることができる。
【００８０】
なお、第１の実施形態と同様にタングステン膜１４の表面にポリシリコンやアモルファスシリコン等を成膜すると半導体基板１７の汚染を更に抑えることができる。
【００８１】
なお、第１の実施形態と同様にタングステン膜に代えて、シリサイドを形成してもよい。
【００８２】
［第４の実施形態］次に、本発明の第４の実施形態にかかるステンシルマスクについて説明する。本発明の第４の実施形態のステンシルマスクの断面図は図９（ｆ）である。
【００８３】
本実施形態のステンシルマスク１３の製造工程を図９を用いて説明する。
【００８４】
図９（ａ）はＳＯＩ基板である。ＳＯＩ基板の製造工程は前述した第１の実施形態と同様なので、説明を省略する。
【００８５】
次に、図９（ｂ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜２の縁部に開口部１５を形成し、不要になったレジストを除去する。このシリコン薄膜２の開口部１５は、ステンシルマスク１３の開口パターン７ではなく、シリコン薄膜２と支持部３とを電気伝導性の高い材料で接続するために形成された開口部１５である。更に、この開口部１５形成によって露出したシリコン酸化膜４をシリコン基板３が露出するまでエッチングする。その後、不要になったレジストを除去する。
【００８６】
次に、図９（ｃ）に示すようにシリコン薄膜２上面にＣＶＤ法等によってポリシリコン１９を成膜する。シリコン薄膜２全面及び図９（ｂ）の工程によって形成した開口部１５にポリシリコン１９は成膜する。
【００８７】
次に、図９（ｄ）に示すようにシリコン薄膜２上にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜２をシリコン酸化膜４が露出するまで異方性エッチングする。シリコン薄膜２に開口部７を形成し、不要になったレジストを除去する。
【００８８】
次に、図９（ｅ）に示すようにシリコン基板３の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板３をＫＯＨ等による薬液処理によって、レジストが形成されていないシリコン基板３をシリコン酸化膜４が露出するまで等方性エッチングして支持部を形成する。その後、不要になったレジストを除去する。
【００８９】
次に、図９（ｆ）に示すように図９（ｅ）の工程によって露出したシリコン酸化膜４をフッ酸等による薬液処理によってシリコン酸化膜４を除去し、ステンシルマスク１３を形成することができる。
【００９０】
図９（ｃ）までの製造工程でシリコン薄膜２とシリコン基板３とを電気伝導性の高いポリシリコン１９で導通するように加工した基板を予め用意しておくことによって、ステンシルマスクの開口パターン７を決定してからのステンシルマスク１３の製造時間を短縮化することができる
なお、シリコン薄膜２と支持部３との電気的接続する材料はポリシリコン１９に限らずアモルファスシリコンやタングステン等の金属であっても構わない。
【００９１】
また、図９（ｃ）の工程においてシリコン薄膜２全体にポリシリコン１９を成膜したが、これに限らず、シリコン薄膜２の開口部１５のみにポリシリコン１９を成膜してもよい。
【００９２】
なお、第１の実施形態と同様にポリシリコン１９に代えて、シリサイドを形成してもよい。
【００９３】
前述した第１乃至第４の実施形態ではシリコン薄膜２と支持部３とを電気伝導性の高いタングステン膜で接続するために、シリコン薄膜２又は支持部３に１つの凹部を設けタングステン膜を埋めこんだ。この凹部は１つに限らず複数であってもよく、また凹部の形状は実施形態に限定されない。
【００９４】
また、開口パターン７が形成された薄膜２及びこの薄膜２を支える支持部３はシリコンに限定されず、例えばＳｉＣなどの他の材料を用いても本発明の実施は可能であり、同様の効果を得ることができる。また、薄膜２及び支持部３の間の絶縁膜４はシリコン酸化膜に限定されず、例えばシリコン窒化膜等の他の材料を用いても本発明の実施は可能であり、同様の効果を得ることができる。
【００９５】
【発明の効果】
以上詳述したように本発明は、半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のステンシルマスクを表わした断面図及び平面図である。
【図２】本発明の第１の実施形態のステンシルマスクの製造工程を表わした断面図である。
【図３】注入装置におけるステンシルマスクとステンシルマスクを保持する静電チャックと被処理基板との位置関係を表わした断面図である。
【図４】本発明の第１の実施形態のステンシルマスクの変形例を表わした断面図である。
【図５】本発明の第２の実施形態のステンシルマスクの製造工程を表わした断面図である。
【図６】本発明の第３の実施形態のステンシルマスクの一例を表わした断面図である。
【図７】本発明の第３の実施形態のステンシルマスクの製造工程を表した断面図である。
【図８】注入装置におけるステンシルマスクと被処理基板との位置関係を表わした断面図である。
【図９】本発明の第４の実施形態のステンシルマスクの製造工程を表わした断面図である。
【図１０】従来技術のステンシルマスクの製造工程を表わした断面図である。
【図１１】従来技術のステンシルマスクと被処理基板との位置関係を表わした断面図である。
【符号の説明】
１，１３・・・ステンシルマスク
２・・・シリコン薄膜
３・・・支持部（シリコン基板）
４・・・シリコン酸化膜（絶縁膜）
５・・・開口部（凹部）
６，１４・・・タングステン膜（金属膜）
７・・・開口パターン
８，１６・・・マスク
８ａ，１６ａ・・・マスクの開口部
９・・・静電チャック
１０，１７・・・半導体基板（被処理基板）
１１・・・保護膜
１２・・・レジスト
１５・・・開口部（タングステン埋め込み用凹部）
１８・・・荷電粒子
１９・・・ポリシリコン
Claims (17)
- 第１の領域及び第２の領域を有し、前記第１の領域には選択的に設けられた第１の開口を備えた導電性薄膜と、
この導電性薄膜の一方の面の前記第２の領域に対応する領域に形成された絶縁膜と、
この絶縁膜を介して前記導電性薄膜の第２の領域に対応する領域に形成された導電性支持部と、
前記絶縁膜に選択的に設けられた第２の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第２の開口に対応する領域に設けられた第３の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたステンシルマスク。 - 前記導電部材の電気伝導率は、前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも高いことを特徴とする請求項１に記載のステンシルマスク。
- 開口部を備えた導電性薄膜と、
この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、
この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、
前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高い導電部材とを備えたステンシルマスク。 - 第１の領域及び第２の領域を有し、前記第１の領域には被処理基板に粒子又は電磁波を通過させる選択的に設けられた第１の開口と、前記第２の領域に選択的に設けられた第２の開口部とを備えた導電性薄膜と、
この導電性薄膜の一方の面の前記第２の開口部を除く前記第２の領域に対応する領域に形成された絶縁膜と、
前記第２の開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と、
前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたステンシルマスク。 - 所定のパターンを構成する開口部が形成された導電性薄膜と、
この導電性薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第１及び第２の絶縁膜と、
この第１及び第２の絶縁膜の一方の面にそれぞれリング状に形成された第１及び第２の導電性支持部と、
前記導電性薄膜の一方の面であって、前記第１の絶縁膜と前記第２の絶縁膜との間に形成された前記導電性薄膜並びに前記第１及び第２の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第１の導電部材と、
前記第２の導電性支持部の側面と対向する前記第１の導電性支持部の側面及び前記第１の導電性支持部の側面と対抗する前記第２の導電性支持部の側面に形成された前記導電性薄膜並びに前記第１及び第２の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第２の導電部材とを備えたステンシルマスク。 - 前記導電性薄膜及び前記導電性支持部はシリコンからなることを特徴とする請求項１乃至請求項５のいずれか１項に記載のステンシルマスク。
- 前記導電部材はタングステンからなることを特徴とする請求項１乃至請求項５のいずれか１項に記載のステンシルマスク。
- 前記導電部材の表面にシリコン又はシリコン化合物が形成されていることを特徴とする請求項１乃至請求項７のいずれか１項に記載のステンシルマスク。
- 所定のパターンを構成する開口部が形成されたシリコン薄膜と、このシリコン薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第１及び第２の絶縁膜と、
この第１及び第２の絶縁膜の一方の面にそれぞれリング状に形成された第１及び第２のシリコン支持部と、
前記シリコン薄膜の一方の面であって、前記第１の絶縁膜と前記第２の絶縁膜との間に形成された第１のシリサイドと、
前記第２のシリコン支持部の側面と対向する前記第１のシリコン支持部の側面及び前記第１のシリコン支持部の側面と対抗する前記第２のシリコン支持部の側面に形成された第２のシリサイドとを備えたステンシルマスク。 - 第１の領域及び第２の領域を有した導電性薄膜と、
この導電性薄膜の一方の面の前記第２の領域に対応する領域に形成された絶縁膜と、
この絶縁膜を介して前記導電性薄膜の第２の領域に対応する領域に形成された導電性支持部と、
前記絶縁膜に選択的に設けられた第１の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第１の開口に対応する領域に設けられた第２の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたマスク形成用基板。 - 前記導電部材の電気伝導率は、前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高いことを特徴とする請求項１０に記載のマスク形成用基板。
- 導電性薄膜と、
この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、
この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、
前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導性率が高い導電部材とを備えたマスク形成用基板。 - 開口部とを備えた導電性薄膜と、
この導電性薄膜の一方の面の前記開口部を除く領域に形成された絶縁膜と、
前記開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と、
前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたマスク形成用基板。 - 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１の領域及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第１の領域に所定のパターンを構成する開口部を形成する開口形成工程と、
前記薄膜の第１の領域に対応する領域の前記基板を除去し、前記薄膜の第２の領域に対応する領域の一部の前記基板を除去し、支持部を形成する支持部形成工程と、
前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、
前記基板を除去した第２の領域に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む導電部材埋込工程とを備えたステンシルマスクの製造方法。 - 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第１の領域に所定のパターンを構成する第１の開口部及び前記薄膜の第２の領域に第２の開口部を形成する開口形成工程と、
前記第１の領域に対応する前記基板を除去し、支持部を形成する支持部形成工程と、
前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、
前記薄膜の第２の開口部に前記基板及び薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む工程とを備えたステンシルマスクの製造方法。 - 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記基板の前記第２の領域に対応する領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、
前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、
前記凹部に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法。 - 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第１及び第２の領域を有した薄膜を備えたＳＯＩ基板の前記薄膜の第２の領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、
前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、
前記凹部に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376214A JP2004207572A (ja) | 2002-12-26 | 2002-12-26 | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
| TW092135587A TWI234192B (en) | 2002-12-26 | 2003-12-16 | Stencil mask with charge-up prevention and method of manufacturing the same |
| US10/743,522 US7327013B2 (en) | 2002-12-26 | 2003-12-23 | Stencil mask with charge-up prevention and method of manufacturing the same |
| CNA2003101130837A CN1512545A (zh) | 2002-12-26 | 2003-12-25 | 防充电的模板掩膜及其制造方法 |
| KR1020030097622A KR100547547B1 (ko) | 2002-12-26 | 2003-12-26 | 대전 방지 기능을 갖는 스텐실 마스크 및 그 제조 방법 |
| FR0315451A FR2849529B1 (fr) | 2002-12-26 | 2003-12-26 | Masque stencil avec moyen d'empechement d'accumulation de charges et procede pour sa fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376214A JP2004207572A (ja) | 2002-12-26 | 2002-12-26 | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207572A true JP2004207572A (ja) | 2004-07-22 |
Family
ID=32501124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002376214A Pending JP2004207572A (ja) | 2002-12-26 | 2002-12-26 | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7327013B2 (ja) |
| JP (1) | JP2004207572A (ja) |
| KR (1) | KR100547547B1 (ja) |
| CN (1) | CN1512545A (ja) |
| FR (1) | FR2849529B1 (ja) |
| TW (1) | TWI234192B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258650A (ja) * | 2006-03-27 | 2007-10-04 | Toppan Printing Co Ltd | 転写マスクブランク及び転写マスク並びにパターン露光方法 |
| JP2008211031A (ja) * | 2007-02-27 | 2008-09-11 | Toyota Motor Corp | ステンシルマスクの検査方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3900901B2 (ja) * | 2001-11-16 | 2007-04-04 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
| JP4362350B2 (ja) * | 2003-11-12 | 2009-11-11 | ソニー株式会社 | ステンシルマスクの製造方法 |
| JP2005150205A (ja) * | 2003-11-12 | 2005-06-09 | Sony Corp | ステンシルマスクおよびその製造方法 |
| KR100626041B1 (ko) * | 2004-11-25 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치의 박막 증착용 마스크 및 그의 제조방법 |
| US20060258128A1 (en) * | 2005-03-09 | 2006-11-16 | Peter Nunan | Methods and apparatus for enabling multiple process steps on a single substrate |
| JP4648134B2 (ja) * | 2005-09-02 | 2011-03-09 | 大日本印刷株式会社 | Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク |
| JP2007324373A (ja) * | 2006-06-01 | 2007-12-13 | Pd Service:Kk | ステンシルマスク |
| US10644239B2 (en) | 2014-11-17 | 2020-05-05 | Emagin Corporation | High precision, high resolution collimating shadow mask and method for fabricating a micro-display |
| TWI721170B (zh) * | 2016-05-24 | 2021-03-11 | 美商伊麥傑公司 | 蔽蔭遮罩沉積系統及其方法 |
| US10386731B2 (en) | 2016-05-24 | 2019-08-20 | Emagin Corporation | Shadow-mask-deposition system and method therefor |
| WO2019180893A1 (ja) * | 2018-03-22 | 2019-09-26 | シャープ株式会社 | 蒸着マスク、及び蒸着装置 |
| CN112125298A (zh) * | 2020-08-20 | 2020-12-25 | 中国科学院宁波材料技术与工程研究所 | 一种垂直结构石墨烯的衬底快速筛选方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4022927A (en) * | 1975-06-30 | 1977-05-10 | International Business Machines Corporation | Methods for forming thick self-supporting masks |
| JP2903712B2 (ja) | 1990-12-18 | 1999-06-14 | 富士通株式会社 | 荷電粒子露光用透過マスク基板，及びその基板製法 |
| JP2555225B2 (ja) | 1991-01-17 | 1996-11-20 | 富士通株式会社 | 荷電粒子露光用透過マスク |
| JPH06244091A (ja) | 1993-02-18 | 1994-09-02 | Fujitsu Ltd | 透過マスク及びその製造方法 |
| JP3265718B2 (ja) * | 1993-06-23 | 2002-03-18 | 株式会社日立製作所 | Ｓｉ転写マスク、及び、Ｓｉ転写マスクの製造方法 |
| JPH0934103A (ja) * | 1995-05-17 | 1997-02-07 | Nikon Corp | 荷電粒子線転写用マスク |
| JP3565652B2 (ja) * | 1996-04-25 | 2004-09-15 | 富士通株式会社 | 荷電粒子ビーム露光装置用透過マスク及びそれを利用した露光装置 |
| JPH10106943A (ja) * | 1996-06-04 | 1998-04-24 | Nikon Corp | マスク用基板の製造方法 |
| KR100192549B1 (ko) * | 1996-07-31 | 1999-06-15 | 구본준 | 마스크의 구조 및 제조방법 |
| JP2904145B2 (ja) * | 1996-09-04 | 1999-06-14 | 日本電気株式会社 | 荷電ビーム描画装置用アパチャおよびその製造方法 |
| DE19710799A1 (de) * | 1997-03-17 | 1998-10-01 | Ibm | Membranmaske für Belichtungsverfahren mit kurzwelliger Strahlung |
| DE19710798C1 (de) * | 1997-03-17 | 1998-07-30 | Ibm | Herstellverfahren für Membranmaske mit Maskenfeldern |
| KR100289373B1 (ko) * | 1999-03-16 | 2001-05-02 | 김영환 | 리쏘그래피용 마스크 및 그 제조방법 |
| JP3706527B2 (ja) * | 1999-06-30 | 2005-10-12 | Ｈｏｙａ株式会社 | 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法 |
| JP3271616B2 (ja) * | 1999-07-28 | 2002-04-02 | 日本電気株式会社 | 電子線露光用マスク及びその製造方法 |
| JP2001267207A (ja) | 2000-03-15 | 2001-09-28 | Nec Corp | 電子ビーム露光マスクおよびその製造方法ならびに電子ビーム露光装置 |
| KR20010094004A (ko) * | 2000-04-03 | 2001-10-31 | 박종섭 | 스텐실 마스크의 제조방법 |
| US6555297B1 (en) * | 2000-07-25 | 2003-04-29 | International Business Machines Corporation | Etch stop barrier for stencil mask fabrication |
| JP2002203806A (ja) * | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体装置の製造方法、ステンシルマスク及びその製造方法 |
| JP3674573B2 (ja) * | 2001-06-08 | 2005-07-20 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
| JP3900901B2 (ja) * | 2001-11-16 | 2007-04-04 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
-
2002
- 2002-12-26 JP JP2002376214A patent/JP2004207572A/ja active Pending
-
2003
- 2003-12-16 TW TW092135587A patent/TWI234192B/zh not_active IP Right Cessation
- 2003-12-23 US US10/743,522 patent/US7327013B2/en not_active Expired - Fee Related
- 2003-12-25 CN CNA2003101130837A patent/CN1512545A/zh active Pending
- 2003-12-26 FR FR0315451A patent/FR2849529B1/fr not_active Expired - Fee Related
- 2003-12-26 KR KR1020030097622A patent/KR100547547B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258650A (ja) * | 2006-03-27 | 2007-10-04 | Toppan Printing Co Ltd | 転写マスクブランク及び転写マスク並びにパターン露光方法 |
| JP2008211031A (ja) * | 2007-02-27 | 2008-09-11 | Toyota Motor Corp | ステンシルマスクの検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040058087A (ko) | 2004-07-03 |
| KR100547547B1 (ko) | 2006-01-31 |
| FR2849529B1 (fr) | 2008-02-22 |
| TW200428483A (en) | 2004-12-16 |
| US20040197675A1 (en) | 2004-10-07 |
| US7327013B2 (en) | 2008-02-05 |
| TWI234192B (en) | 2005-06-11 |
| CN1512545A (zh) | 2004-07-14 |
| FR2849529A1 (fr) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179569B2 (en) | Method for manufacturing a semiconductor device, stencil mask and method for manufacturing the same | |
| US8043939B2 (en) | Method for manufacturing semiconductor wafer | |
| JP2004207572A (ja) | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 | |
| US20120119295A1 (en) | Semiconductor device and method for fabricating the same | |
| CN111656527B (zh) | 制造电隔离金刚石纳米线和应用 | |
| JPH11158615A (ja) | スパッタリング装置及びそれを使用した半導体装置の製造方法 | |
| WO2000048245A1 (en) | Patterned silicon-on-insulator devices | |
| US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
| US7687384B2 (en) | Semiconductor device and method for fabricating the same that includes angled implantation of poly layer | |
| JP2001250795A (ja) | 半導体集積回路装置の製造方法 | |
| CN110610851A (zh) | 一种在tmah工艺中保护晶圆边缘的方法 | |
| JP2000021729A (ja) | 荷電ビーム一括露光用透過マスクおよびその製造方法 | |
| JPH1022270A (ja) | 半導体装置の製造方法 | |
| JP2003179071A (ja) | Ｍｄｄおよび選択ｃｖｄシリサイドを用いて深いサブミクロンｃｍｏｓソース／ドレインを製造する方法 | |
| JPH0950968A (ja) | 半導体素子製造方法および半導体素子 | |
| JP2000216371A (ja) | 電荷転送装置およびその製造方法 | |
| WO1987000967A1 (en) | Dielectric breakdown prevention technique | |
| JPH10223552A (ja) | Ｓｏｉ半導体基板及びその製造方法 | |
| JP2003209068A (ja) | 半導体装置の製造方法 | |
| JP3339516B2 (ja) | イオン注入方法及びイオン注入装置 | |
| JPH0258771B2 (ja) | ||
| JPH02278722A (ja) | 半導体装置の製造方法 | |
| JP2001319854A (ja) | マスク、半導体素子製造方法、電子ビーム露光装置、荷電ビーム処理装置において用いられる部材 | |
| JP2001308180A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1012572A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050819 |