TWI234192B - Stencil mask with charge-up prevention and method of manufacturing the same - Google Patents
Stencil mask with charge-up prevention and method of manufacturing the same Download PDFInfo
- Publication number
- TWI234192B TWI234192B TW092135587A TW92135587A TWI234192B TW I234192 B TWI234192 B TW I234192B TW 092135587 A TW092135587 A TW 092135587A TW 92135587 A TW92135587 A TW 92135587A TW I234192 B TWI234192 B TW I234192B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- film
- region
- substrate
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/40—Electrostatic discharge [ESD] related features, e.g. antistatic coatings or a conductive metal layer around the periphery of the mask substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
1234192 玖、發明說明: 【發明所屬之技術領域】 本發明係根據並主張2002年12月26日申請之日本專利應 用第2002-3762 14號之優先權利,該案之全文以引用的方式 併入本文中。 本發明有關一用於半導體處理之印刷模板遮罩,及一製 造該印刷模板遮罩之方法。 【先前技術】 半導體裝置製程包括形成一複數個金氧半導體場效電晶 體(MOSFET)的過程,差別在於一基材内通道的導電類型; 或形成一複數個M0SFET的過程,差別在於門限電壓。在 該製程中,將雜質離子植入井、通道、或多晶矽層時,使 用一内有數個開口的印刷模板遮罩。該印刷模板遮罩位於 該半導體基材上方-特定距離。雜質離子經由該印刷模板 遮罩而植入一特定區域内。 使用一印刷模板遮罩以激發粒子或電磁波到一待處理基 材上。該粒子包括充電粒子,例如電子或離子,和中性粒 子,例如原子,分子或中子。電磁波包括光和x光。 在半導體製程中…印刷模板遮罩通常係源自—石夕絕緣 體(SOI)基材100 ’圖示於圖1〇A到1〇D的製程。以下將說明 製造一印刷模板遮罩的過程。 圖10A圖示一般的絕緣矽(S0I)基材1〇〇。透過例如,將氧 離子植入一石夕基材101内,然後以高溫將所得到的基材退 火’而形成該絕緣石夕(S0I)基材100。㈣石夕基材101的上層 OA90\9oj58.doc 1234192 表面形成一數十到數百奈米深的矽氧薄膜1 〇2。在該矽氧薄 膜102上形成一矽薄膜1〇3。 其次,如圖10B所示,在該矽薄膜1〇3的表面施加一阻抗 (未頌示)。以微影技術處理該阻抗,而形成一阻抗圖案。之 後以該阻抗圖案做為一遮罩,異向蝕刻該矽薄膜1〇3,直到 暴硌出4矽氧薄膜1 〇2。在該矽薄膜i 〇3内形成數個開口 ^ 〇4 後’移除該阻抗圖案。 /、人如圖1 〇C所示’在該石夕基材1 〇 1的背面施加一阻抗 (未顯示)。以微影技術處理該阻抗,而形成一阻抗圖案。之 後以一化學液體,例如氫氧化鉀同向蝕刻該矽基材1 (H。具 體而S,同向蝕刻該矽基材101無阻抗圖案形成的部份,直 到暴路出该矽氧薄膜1〇2,而形成一支撐1〇5。之後移除該 阻抗圖案。 其-人’如圖1 0D所示,從背面以化學液體,例如氟酸處理 暴疼於圖1 0C製程内的該石夕氧薄膜1 〇2,而移除該石夕氧薄膜 1 〇2,並暴露出該矽薄膜丨〇3。以此法,形成一印刷模板遮 罩105,内有數個開口 1〇4。 如圖11A和11B所示,在製造一半導體裝置的過程中,將 雜質離子植入一待處理半導體基材1〇6内時,使用已製成該 等開口 104的印刷模板遮罩。 如圖11A所示,在該半導體基材1〇6離子植入區域1〇7的上 方’提供該印刷模板遮罩丨〇5,以便該印刷模板遮罩1 〇5内 的數個開口 104可面對該區域1〇7。 其次’如圖11B所示,從該印刷模板遮罩1 〇5上方植入雜
O:\WW0158 DOC 1234192 質離子108。該雜質離子1〇8穿透在該印刷模板遮罩ι〇5内的 數個開口 104,並被植入該半導體基材丨〇6的離子植入區域 1 〇7。由於該非植入區域内並無開口 1 〇4,因而雜質離子^⑽ 被該印刷模板遮罩105隔離。以此法,該印刷模板遮罩105 重覆隔離離子,讓被隔離的離子累積,而產生了充電問題。 該印刷模板遮罩105包括該矽薄膜103,一開口圖案形成 於其内;一支撐該矽薄膜103的支撐101 ; 一矽氧薄膜1〇2 ; 一絕緣薄膜,位於該矽薄膜103和該支撐1〇1之間。因而, 該印刷模板遮罩105的導電性較低,而使累積在該印刷模板 遮罩内的電荷增加。 植入該半導體基材的充電粒子係從一充電粒子植入來 源,該來源位於該印刷模板遮罩之上,經由該印刷模板遮 罩内的開口,而植入至該半導體裝置基材。然而,充電該 印刷模板遮罩時,累積在該印刷模板遮罩内的電荷,會將 從上方垂直植入的充電粒子的軌道折彎。執道内的改變, 造成待植入該半導體基材内的充電粒子,以一種偏離該半 導體基材預定植入區域的方式被植入。 此外,將該充電過的印刷模板遮罩拿到接近該半導體基 材的地方,會使得該印刷模板遮罩的矽薄膜因靜電力而變 形,這會是個問題。為避免此充電在該印刷模板遮罩上所 造成的效果,而發展出以下的架構。 第一種方法是,以一導電性佳的金屬薄膜覆蓋一印刷模 板遮罩的表面。此架構已揭露於例如,日本專利應用匕^^^八工 Publication第6-244〇91號中。由於在該方法中,該印刷模板
〇;\90\90I58 D0C 1234192 可讓該充電電荷在 也很短。因而,可 遮罩係以一導電性佳的金屬薄膜覆蓋, 短時間内逸出’並因而該電荷累積時間 賴植入的該充電粒子的轨道被該累積電荷折彎。 第二種方法為,提供—絕緣薄膜導電性佳的導電材料薄 膜,該絕緣薄膜形成於該矽薄膜和該支撐之間。此方法已 揭露於例如,日本專利應用K0KAI PubHeati44_2i6⑴ 號内。 然而’在第一種方法中,植入充電粒子時,因充電粒子 碰撞的關係而使覆蓋該印刷模板遮罩的金屬薄膜被_, 結果污染了待處理的該半導體基材。 此外,在該印刷模板遮罩上形成一金屬薄膜的製程中, 該金屬薄膜也黏著在形成於該$薄膜部份内的開σ圖案的 側牆上。結果,形成於該矽薄膜單側或兩側的金屬薄膜突 出至該等開口内,造成窄化該矽薄膜部份的開口圖案的問 題0 另一方面,第二種方法需要一複數個製程,以便在該矽 薄膜部份和該支撐間形成一導電材料薄膜。結果,該印刷 模板遮罩製程變得複雜,而導致製造成本增加。因而,需 要一種能抑制半導體基材污染並減少充電的印刷模板遮 罩。 【發明内容】 根據本發明的第一觀點,提供一印刷模板遮罩,包括· 一導電薄膜,内有數個開口; 一絕緣薄膜,形成於導電薄 膜不包括該開口的區域内;一導電支撐,形成於該絕緣薄
〇 \90\90I58 DOC 1234192 連接該導電支擇和導電=該絕緣薄膜而形成,並以電氣
根據本發明的M 一導電薄膜,具有::點’提供-印刷模板遮罩,包括: 二區域,該第-區域包括二域:一位於該第-區域外的第 形成於-對應該導電薄膜―第设數個第一開口;-絕緣薄膜, 導電支撐,經由 咐域内;— r丄 緣厚M而在一對應該導電薄膣沾> 區域的區域内成形;一 、的弟二 一 乐一開口,穿透該導電!柃4 μ 薄膜而成形;和一導雷;# 守包克枒和絕緣 ^ ^ ^ 電件,位於該第二開口内,潘+ 氣連接該導電薄膜和導電支撐。 、’ ^ 根據本發明的第r _ -導恭薄膜,印刷模板遮軍,包括: % 、〃有弟—區域和一第二區域,該第一區 包括一複數個第一開口 ·一一 时或 第一 緣溥膜,對應該導電薄膜的 弟一 £域而形成;—導電支撐,形成料絕緣薄獏上;_ 第二開口 ’在該導電薄膜第二區域内的導電薄膜和絕緣薄 膜内製造;和一導電元件,形成於該第二開口内,且以電 氣連接該導電薄膜和導電支撐。 私 根據本發明的第四觀點,提供一印刷模板遮罩,包括·· 導电賴,具有一第—區域和一第二區域,該第一區域 包括一複數個第一開口; 一絕緣薄膜’對應該導電薄膜的 第二區域而形成;一導電支撐,形成於該絕緣薄膜上;一 第二開口 ’在該導電薄膜第二區域内的導電薄膜和絕緣薄 膜内製造’及一導電疋件’形成於該導電薄膜表面及該第 二開口内’並以電氣連接該導電薄膜和導電支撐。
0 \9〇\9〇]58 DOC -10- 1234192 根據本發明的第五觀點,提供一遮罩形成基材,包括. 二導電薄膜,具有一第-區域和一第二區域;—絕緣薄膜, 形成於該導電薄膜上;_ $電支#,形&於該絕緣薄膜上; 一開口 ’在該導電支撐内和—對應該導電薄Μ二區域的 絕緣薄膜的區域内製造;及—導電㈣,形成於該開口内, 並以電氣連接該導電薄膜和導電支撐。 根據本發明的第六觀點,提供一遮罩形成基材,包括: -導電薄膜,具有一第一區域和一第二區域;_絕緣薄膜, 形成於該導電薄膜上;一導電支撐,位於該絕緣薄膜上; :開—Π ’在該導電薄膜内和-對應該導電相第二區域的 絕緣薄膜的區域内製造;及一導電元件,形成於該導電薄 膜上和該開口内,以電氣連接該導電薄膜和導電支撐。 根據本發明的第七觀點,提供一印刷模板遮罩製造方 法,包括:在一絕緣矽0〇1)基材導電薄膜的一第一區域内 製造一複數個開口,該絕緣矽(3〇1)基材包括一基材,一絕 緣薄膜形成於該基材上,且該導電薄膜具有該第一區域, 且一第二區域形成於該絕緣薄膜上;透過移除一位於對應 該導電薄膜第一區域的區域内的該基材,以及一位於對廉 孩‘電薄膜第二區域某一部份區域的該基材,而形成一 ^ 撐,移除對應該第一區域和第二區域的絕緣薄獏,該薄膜 因形成該而露出;ϋ在一對應該第二區$的區域内形 成一導電元件,該元件以電氣連接該基材和該導電薄膜,V 而該絕緣薄膜係從該第二區域中被移除,料電元件的導 電性高於每一基材和導電薄膜的導電性。
O\90\90l58.DOC -11- 1234192 根據本电明的第人觀點1供_tp刷模板遮罩製造方 法’包括:在-絕緣石夕(SOi)基材導電薄膜的一第_區域和 /第二區域内分別製造數個第一開口和—第二開…亥絕 緣石夕(_材包括一基材,'絕緣薄膜形成於該基材上, 且具有該第-和第二區域的導電薄膜係形成於該絕緣薄膜 上;透過移除位於對應該第—區域的區域内的該基材,而 形成-^ ’·移除因形成該支撐而暴露的絕緣薄臈;並在 該導電薄膜的第二開口内形成一導電元件,該導電元件的 導電性南於每一基材和導電薄膜的導電性。 根據本發明的第九觀點,提供一印刷模板遮罩製造方 法’包括··形成-凹處,其中一絕緣薄膜暴露於對應一絕 緣石夕(SOI)基材一基材的一第二區域的區域内,該絕緣矽 (SOI)基材包括該基材,一絕緣薄膜形成於該基材上,和一 :電溥膜’具有一第一區域,且該第二區域形成於該絕緣 薄膜上;移除暴露出的絕緣薄膜;在該凹處形成一導電元 件°亥‘電π件的導電性高於每一基材和導電薄膜的導電 十應該‘電薄膜苐一區域的區域内製造數個開口; 並私除對應該第一區域的基材和絕緣薄膜。 、根據本發明的第十觀點,提供一遮罩形成基材製造方 法,包括··透過移除對應一絕緣矽(SC)I)基材一第二區域的 土材和絕緣薄膜,而形成一凹處,該絕緣矽(SC)I)基材 基材5亥絕緣薄膜形成於該基材上,且在該絕緣薄 膜上形成一導電薄膜,並以一第一區域做為一開口形成區 域,且兮g , A 一區域圍繞該第一區域·’並在該凹處形成一導
0 \90\901S8 DOC -12- 1234192 I凡件’該導電元件的導電性高於每一基材和導電薄膜的 冷電性。 法=本發明的第十一觀點,提供一印刷模板遮罩製造方 包括.透過移除對應一絕緣矽(SOI)基材第二區域的一 潯膜和一絕緣薄膜,來製造一第一開口,該絕緣矽(SOI) 土材包括一装44* V. 一 土才’ 5亥、纟巴緣薄膜形成於該基材上,且該導電 溥膜具右_势 ^ , •、 弟一區域,且該第二區域形成於該絕緣薄膜 在該導包薄膜整個表面和該第一開口内形成一導電元 ‘電元件的導電性高於每一基材和導電薄膜的導電 ^透過移除對應該第一區域的導電元件和導電薄膜來製 第二開口;並透過移除對應該第一區域的基材和絕緣 薄膜而形成一支撐。 、根據本S明的第十二觀黑占,提供一遮罩形成基材製造方 法—包括·透過移除對應一絕緣矽(SOI)基材第二區域的一 、包薄膜和纟巴緣薄膜,來製造一第一開口,該絕緣矽(S0I) 二材G括基材,該絕緣薄膜形成於該基材上,且該導電 一、、有第一區域,且該第二區域形成於該絕緣薄膜 上;並在該導電薄膜整個表面和該第一開口内形成一導電 一件垓包元件的導電性高於每一基材和導電薄膜的導 電性。 根據本發明的第十三觀點,提供一遮罩形成基材,包括: V私薄膜’具有一第一區域和一第二區域;一絕緣薄膜, ^/成H i 4膜上’-導電支撐形成於該絕緣薄膜上; 開 形成於對應忒第二區域和該絕緣薄膜的導電薄膜
O:\90\90I58.DOC ' 13 - 1234192 口内,且以電氣連接該導 内,和一導電元件,形成於該開 電薄膜和該導電支撐。 【實施方式】 具體實施例 參考所附圖式,將說明本發明之數個 (第一具體實施例) 圖1A為根據本發明第一具體實施例之一印刷模板遮草背 面的平面圖。圖1B為該印刷模板遮罩之橫斷面圖。 -印刷模板遮罩!包括一矽薄膜2,纟内具有一複數個開 口 7; —矽製之支撐3A,支撐該矽薄膜2;和一矽氧薄膜4, 充當一絕緣薄膜,形成於該矽薄膜2和該支撐3八之間。 該支撐3A具有一凹處5,形成於該複數個開口 7的周圍。 該凹處5内形成一金屬薄膜,例如一導電性很高的鎢膜6。 該鎢膜6以電氣與該矽薄膜2和支撐3A彼此連接。以電氣連 接該矽薄膜2和支撐3八的該金屬薄膜不限於該鎢膜6,並可 為任何材料,只要該材料具有較高的導電性。此外,該絕 緣薄膜也不限於該矽氧薄膜4。 圖2 A到2F圖示如本發明第一具體實施例之製造一印刷 模板遮罩1之過程。 圖2A圖示一絕緣矽(S0I)基材。該絕緣矽(S()I)基材形成 方式如下。在氧離子被植入例如,一石夕基材3後,以高溫將 所產生的基材退火。結果,在該石夕基材3的表面上形成一數 十到數百奈米深的石夕氧薄膜4。而在該石夕氧薄膜4上又形成 一石夕薄膜2。一絕緣矽(S0I)基材製造方法不限於此種方 式’且可以另一製造方法,例如一貼膜方法,來形成一絕 0 \90\90I58.DOC -14- 1234192 緣石夕(S〇I)基材。 ,、-人如圖所示,施加一卩一 、少 阻抗(未顯示)至該矽晶薄膜 -。ΛΛ後’以微影技術定出竽 、、 μ阻抗的圖案。之後以該阻抗做 為-遮罩’異向蝕刻該矽薄膜 ^ m 1到暴露出该矽虱薄膜4, 而在該石夕晶薄膜2内製造 ^ 农k歎個開口 7。然後移除不需要的阻 抗0 1次’如圖2C所示,將-阻抗(未顯示)施加至該矽基材3 的背面。然後,以播吾彡姑 6 戈々技術疋出該阻抗圖案。之後,以該 阻抗圖案做為—遮罩,以化學液體,例如氫氧化卸處理該 石夕基材3。同向_抑基材3無阻抗形成的部份,直到暴 路出S夕氧薄膜4。結果’移除在該石夕基材3内對應該複數
個開口7的數個區域,而形成-支撐3A。此外,在該支撐3A 内形成一凹處5,以便對應該等開口 7的週邊。 其次’如圖2D所示,從背面以化學液體,例如氟酸將於 圖2C製程内所暴露出的該石夕氧薄膜·以處理,以移除該矽 氧薄膜4。 其次,如圖2E所示,一遮罩8,其數個開口僅對應該支樓 3A的凹處5’被放置在該石夕基材的背面。使用該遮罩8,例 如,透過濺渡技術在該凹處5内形成一嫣膜6。該鶴膜6形成 於凹處5⑽暴露出的@薄膜2的背面,並形成於該石夕氧薄 膜4的側牆和該凹處5内的支撐3八上。形成該鎢膜6的方法並 不限於該錢技術。可使用另—種金屬薄膜成形方法來取 代之。 其次,如圖2 F所示 移除不必要的遮罩8,即完成該印刷
O:\90\90I58 DOC -15- 1234192 模板遮罩1。 至::第一具體實施例’導電性較高的鎮膜6將支撐3A連接 夕缚膜2’而抑制印刷模板遮罩丨 係成形於圍繞在兮笠鬥 d鷄膜6 ,在^開口 7的較寬區域内,可有效抑制該印 刷杈板遮罩1的充電。 、,…圖J所示將已充電的粒子穿透印刷模板遮罩1而植入 一 to基材1 〇,5亥印刷模板遮罩〗係位於遠離該半導體基材 10的一特定距離。該印刷模板遮罩1的支撐3A被該靜電吸盤 9吸住。結果’該㈣6被該靜電吸盤覆蓋而未外露。植入 包粒子時由於該鎢膜6並未暴露在外,因此不可能濺渡 到該鶴膜6。結果,該半導體基材10將不會被鐫所污染。 女圖4所示,可在該爲膜6的表面上,形成一以例如多晶 矽或非晶矽製成的保護薄膜丨1。在此架構中,該鎢膜6覆以 保護薄膜11,該保護薄膜能更有效避免該半導體基材被鎢 污染。 此外,既然該鎢膜6係形成於圍繞該複數個開口 7的支撐3 内,該鎢膜6並未接觸該矽薄膜内的該等開口 7。結果,該 等開口 7不會被窄化。 依该第一具體實施例,於形成一金屬薄膜後,例如該鎢 膜6,可熱處理該金屬薄膜,而在該鎢膜6和矽之間的介面 形成一金屬石夕化層。採用此一架構,可得到如在該第一具 體實施例中相同的效果。在此實例中,可在形成金屬石夕化 層後移除該金屬薄膜。 此外,可以濺渡技術或化學氣相沉積CVD(Chemical O\90\90l58.DOC -16- 1234192
Vapor Deposition)技術直接沉積另一金屬薄膜而非該鎢膜 6。可進一步熱處理該沉積金屬薄膜,而將該金屬薄膜轉變 成一金屬石夕化層。 (弟一具體貫施例) 以下將說明如本發明第二具體實施例之一印刷模板遮 罩。在该第二具體實施例中,該印刷模板遮罩的結構與圖 1 A和1B的結構相同。該第二具體實施例與該第一具體實施 例相異處在於其製造方法不同。 圖5 A到5 F圖示該弟二具體實施例的製程。 圖5A圖示一絕緣矽(s〇I)基材。該絕緣矽ροή基材包括 一矽基材3,一矽氧薄膜4和一矽薄膜2。由於製造一絕緣矽 (SOI)基材的過程與該第一具體實施例中的過程相同,故省 略其解釋。 /、人,如圖5B所示,施加一阻抗至該矽基材3的背面。然 後’以微影技術形成一阻抗圖案12。 其次,如圖5C所示,以該阻抗圖案12做為一遮罩,以化 干夜體例如氫氧化鉀處理該矽基材3,同向蝕刻該矽基材 3直到暴露出該矽氧薄膜4。以此法,形成具有一凹處5的一 支撐3A。 其—人,如圖5D所示,移除該阻抗圖案12。然後,以化學 液體,例如氟酸移除在該凹處5内所暴露出的矽氧薄膜4。 、〃人,如圖5E所示,一遮罩8,其數個開口對應該矽基材 3的凹處5,位於該支撐3A上。然後,以濺渡技術在該凹處5 内形成一鎢膜6。該鎢膜6形成於該凹處5所暴露出的矽薄膜
0 \90\90I58.DOC -17- 1234192 及°亥石夕氧薄膜4和石夕基材3的側牆上。 一 /成°亥鎢膜6的方法不限於濺渡技術。可使用另一種金屬 薄膜成形方法夹& > _ 取代。如在該第一具體實施例令,為抑制 污染該半導辦f » 豆土 可於该鎢膜6的表面形成一由例如,多 晶石夕或非晶石夕所製成的保護薄膜。此外,不僅能在該凹處5 内,也可在該矽基材3背後的整個表面上形成多晶矽 等物。 :尺如圖5F所示,施加一阻抗(未顯示)至該矽薄膜2。 然後’以微影技術形成一阻抗圖#。以該阻抗圖案做為一 遮罩異向蝕刻該矽薄膜2,直到暴露出該矽氧薄膜4,而 在_薄膜内製造—複數個開σ7。之後移除該阻抗。 其次,在該矽基材3的背面施加一阻抗(未顯示)。然後, 以微影技術形成一阻抗圖案。之後以該阻抗圖案做為一遮 罩,以化學液體,例如氫氧化鉀同向蝕刻對應該複數個開 口 7的矽基材3 ,直到暴露出該矽氧薄膜4。之後移除不需要 的阻抗。 其次,從背面以化學液體,例如氟酸處理暴露出的該矽 氧薄膜4,而移除該矽氧薄膜4,以此法形成該印刷模板遮 罩1。 依該第二具體實施例,於製造該等開口之前,一金屬薄 膜,例如該導電性佳的鎢膜6,以電氣連接該矽薄膜2和該 矽基材3。故於決定該印刷模板遮罩丨的開口圖案7後,即如 圖5Ε所不事先形成該矽基材3,而僅留下圖5F之製造該等開 口 7的過程尚待完成,該金屬膜,例如導電性佳的鎢膜6, O:\90\90158 DOC -18 - 1234192 在該矽基材3處以電氣連接該矽薄膜2和矽基材3。因而,是 可以縮短製造该印刷模板遮罩1所需的時間。 如在該第一具體實施例中,可形成一金屬矽化層而非芎 鎢膜6。 (第三具體實施例) 以下將說明根據本發明第三具體實施例之一印刷模板遮 I Q ..... 在该第一和第二具體實施例中,該矽薄膜2和矽基材3以 該支撐3A凹處5内的鎢膜6彼此連接。相反地,在該第三具 體實施例中,該矽薄膜2和矽基材3則以電氣彼此連接,而 未在支撐3A内形成一凹處。 在圖6中,一印刷模板遮罩13包括一矽薄膜2,一開口圖 案7形成於其内;及一矽製的支撐3A,用於支撐該矽薄膜2。 在該矽薄膜2和該支撐3A之間形成一矽氧薄膜4,做為一絕 緣薄膜。 在位於該開口圖案7周圍的該矽薄膜2和矽氧薄膜4内形 成一溝槽。在該溝槽内形成一鎢膜14,以導電方式連接該 矽薄膜2和該支撐3A。 以電氣連接該矽薄膜2和該支撐3八的該金屬薄膜14並不 限於一鎢膜,只要是導電性佳的材料皆可。該絕緣薄膜4 也不限於一矽氧薄膜。 “參考圖7八到汀,將說明該第三具體實施例之製造該印刷 模板遮罩1 3的過程。 圖7A圖示一絕緣矽(s〇I)基材。由於在該第一和第二具體
〇 \90\90158 DOC -19- 1234192 實施例中製造-絕緣矽(S0I)基材的過程皆相同,故省略其 解釋。 如圖7B所示,施加-阻抗(未顯示)至該石夕薄膜2。然後以 微影技術形成一阻抗圖#。之後以該阻抗_做為一遮 罩’異向蝕刻該石夕薄膜2’直到暴露出該石夕氧薄膜4。以此 法在該矽薄膜2内製成-複數個㈤口 7,並在該等開口 7的周 圍製造-開口 15。之後移除不必要的阻抗。該等開口 7形成 -開口圖可讓充電粒子植人待處理的基材内。製成該 開口 15以便對應一支撐,稍後將加以說明。 其次’如圖7C所*,施加一阻抗(未顯示)至該石夕基材3的 背面。然後以微影技術定出該阻抗圖案。該阻抗圖案覆蓋 數個區域,但不包括對應該等開口 7的區域。以該阻抗圖; 做為一遮罩’以化學液體,例如氫氧化鉀處理該石夕基材3。 在此處理中,同向蝕刻該矽基材3無阻抗形成的部份,直到 暴露出該矽氧薄膜4。以此法形成該支撐3A。之後移除該阻 抗0 其次,如圖7D所示,以化學液體,例如氟酸處理圖7(:製 私中所暴露出的該石夕氧薄膜4及在圖7B製程中暴露在該開 口 1 5内的矽氧薄膜4,以移除該矽氧薄膜4。 、其次,如圖7E所示,於該矽薄膜2上方之一特定距離内形 成一遮罩16。該遮罩16具有一開口 16a,僅對應至該矽薄膜 内的開口 15。透過從該遮罩16的上方濺鍍,在該矽薄膜2 的開口 15内形成一鎢膜14。該鎢膜14形成於該支撐3A的上 及。亥矽氧薄膜4及矽薄膜2的側牆。形成該鎢膜1 4的方
O:\90\90I58 DOC -20- 1234192 /去不限於該賤渡技術 其次,如圖7 F所示 遮罩13。 也可以另一金屬膜成形方法來取代。 移除该遮罩1 6,即完成該印刷模板 該導電性佳的鎢膜14以電氣將該 而抑制了該印刷模板遮罩3的充 依該第三具體實施例, 分薄膜2連接至該支撐3A 電。 如圖δ所示,當充電粒子18穿過該第三具體實施例之印刷 拉板遮罩13而植人料導體基材17時,露出料膜Μ的該 側即面向該半導體基材17。目而,即使植人充電粒子18, 這些粒子也不會碰撞該鎢膜14。結果,避免該半導體基材 17被鎢所污染。 如在該第一具體實施例中 $夕’非晶石夕,或其相等物, 污染。 ,可於該鎢膜14表面形成多晶 進一步抑制該半導體基材17的 此外,如在該第一具體實施例中,可形成一金屬矽化層 來取代該鎢膜。同時,以此架構,也能得到與第三具體實 施例相同的效果。 (第四具體實施例) 圖9Α到9F圖示如本發明第四具體實施例之製造一印刷 模板遮罩過程。 圖9Α圖示一絕緣矽(S〇I)基材。由於製造一絕緣矽(s〇i) 基材的過程與該第一具體實施例相同,故省略其解釋。 其-人,如圖9B所示,施加一阻抗(未顯示)至該石夕薄膜2。 然後’以微影技術定出該阻抗圖案。以該阻抗圖案做為一
〇 \90\90158 .DOC 1234192 遮罩,異向蝕刻該矽薄膜2,直到暴露出該矽氧薄膜4。以 開口 1 5形成於該石夕薄膜2的周邊。該開口 1 5並一非 用於該印刷模板遮罩丨3的開口圖案,而是一能讓該矽薄膜2 和該支撐3A以一導電性較高的材料彼此連接的開口。然 後’钱刻暴露在該開口 15内㈣氧薄膜4,直到暴露出該石夕 基材3。之後移除該阻抗。 其次,如圖9C所示’以CVD或其相等物在該矽薄膜2的上 方形成-多晶矽薄膜19。在該矽薄膜2的整個表面,該開口 15的側牆上,和該矽基材3上形成該多晶矽薄膜μ。 其次,如圖9D所*,施加一阻抗(未顯示)至該石夕薄膜2。 '、’、後以微影技術定出該阻抗圖案。該阻抗圖案覆蓋該開 口 15的區域,並在該開σ 15内的印刷模板遮罩上形成開 口。以該阻抗圖案做為-遮罩,異向㈣該多晶石夕薄膜19 和該石夕薄膜2’直到暴露出該石夕氧薄膜4,而在該多晶石夕薄 膜19㈣薄膜2内製造-複數個開σ7。之後移除該阻抗。 其次’如圖9Ε所示,施加一 阻抗(未顯示)至該矽基材3的 背面。«,以微影技術μ該阻抗圖案。該阻抗圖案覆 蓋數個區域’但不包括對應該等開口7的區域。以該阻抗圖 案做為一遮罩,以化學液濟# 從體例如虱氧化鉀處理該矽基材 3。以此處理,同向|虫刻令々苴 J μ石夕基材3热阻抗形成的部份,直 到暴露出该石夕氧薄膜4。以此、去报士、, 匕击形成一支撐3 Α。之後移除該 阻抗。 其次’如圖9F所示,以化風 匕予液體,例如氟酸處理於圖9e 製程所暴露的矽氧薄膜4, 一 移除该石夕乳溥膜4,而完成該
0 \90\90!58 DOC -22- 1234192 印刷模板遮罩丨3。 依該第四具體實施例,在直到圖9C的製造過程中,事先 形成一基材,在該基材上以導電性佳的多晶矽1 9電氣連接 孩矽薄膜2和該矽基材3。決定該印刷模板遮罩的開口圖案7 後,事先形成一矽基材能致能在圖9D到圖9F的製造過程中 要凡成的該印刷模板遮罩13,而縮短製造該印刷模板遮罩 U所需的時間。 以電氣連接該矽薄膜2和支撐3A的材料不限於多晶矽 19。例如,也可使用如非晶矽或鎢等的金屬材料來取代。 在圖9C的製程中,該多晶矽19係形成於該矽薄膜2的整個 表面上,但本發明不限於此。例如,該多晶^可僅形成 於該矽薄膜12的開口 15内。 此外,如在該第一具體實施例中,可形成一金屬石夕化層 而非該多晶矽19。 在該第-到第四具體實施例中,以—導電性佳的鹤膜連 接該石夕薄膜2和支撐3A,該碎薄膜2或支撐3八具有一凹處, 且-鎢膜埋入該凹處内。該凹處的數目不限於—個,並且 可大於-。此外1凹處的外形也不限於該具體實施例中 所圖式的形狀。 此外’用於内有開口圖案7的薄膜2及支撐該薄膜2的支樓 3 A的材料均不限於石夕。例如’也可使用另一材料,例如心 在此實例Η能得到與該第一到第四具體實施例相同的 效果。 此外’位於該薄膜2和支標3α間的絕緣薄瞑4不限於一石夕 0 \90\90158 DOC -23 - 1234192 氧薄膜。例如,可倍用 ,, 】使用另一材料,例如一氮化矽膜。在此 貝例中’也施仵到與該第-到第四具體實施例相同的效果。 ,’、、α曰此藝者可立即想出額外的優點和改良。因而,廣義 而言’本發明並不限於在此所圖示和敘述的特定細節和代 表具體實施例。據此’可從事各種改良而不偏離由所附之 申請專利範圍及其相等物所定義之本發明精神或範·。 【圖式簡單說明】 圖1a為根據本發m具財施例,-㈣模板遮罩 的平面圖; 圖1B為沿圖1A的線段⑺到⑺所截取的橫斷面圖; 圖2A到2F為數個橫斷面圖,圖示根據本發明之第一具體 實施例,製造一印刷模板遮罩的過程; 圖3為一橫斷面圖,圖示一印刷模板遮罩,一用於支撐該 印刷模板遮罩的靜電吸盤,和在植入裝置内待處理的:基 材間的位置關係; & 圖4為該第一具體實施例一改良之橫斷面圖; 圖5A到5F為數個橫斷面圖,圖示根據本發明第二具體實 施例之製造一印刷模板遮罩的過程; 圖6為根據本發明第三具體實施例之一印刷模板遮罩橫 斷面圖; 圖7A到7F為數個橫斷面圖,圖示根據本發明第三具體實 施例之製造一印刷模板遮罩的過程; 、 圖8為一橫斷面圖,圖示在一植入裝置内所處理的一印刷 模板遮罩和一基材間的位置關係; 〇 \90\90I58.DOC -24- 1234192 圖9 A到9F為數個橫斷面圖,圖示根據本發明之第四具體 實施例製造一印刷模板遮罩的過程; 圖10A到10D為數個橫斷面圖,圖示先前技藝製造一印刷 模板遮罩的過程;及 圖11 A和11 B為數個橫斷面圖,圖示先前技藝中一印刷模 板遮罩和一待處理基材間的位置關係。 【圖式代表符號說明】 1,13, 105 印刷模板遮罩 2, 103 矽薄膜 3, 101 碎基材 3A 支撐 4, 102 矽氧薄膜 5 凹處 6,14 嫣膜 7 複數個開口 8, 16 遮罩 9 靜電吸盤 10, 17,106 半導體基材 11 保護薄膜 12 阻抗圖案 15,16a,104 開口 18 充電粒子 19 多晶矽薄膜 100 絕緣矽(SOI)基材 0 \90\90I58 DOC 25 1234192 107 離子植入區域 108 雜質離子 Ο \90\90158 DOC -26-
Claims (1)
1234192 拾、申請專利範圍: 1 · 一種印刷模板遮罩,包括·· 一導電薄膜,其内具有數個開口; —絕緣薄膜,形成於導電薄膜不包括該等開口的區域 内; 一導電支撐,形成於該絕緣薄膜上;及 —導電元件,穿透該絕緣薄膜而形成,並以電氣連接該 導電支撐和該導電薄膜。 2·如申請專利範圍第1項之印刷模板遮罩,其中該導電元件 的導電性高於每一個該導電薄膜和該導電支撑的導電性。 J •如申請專利範圍第1項之印刷模板遮罩,其中該導電薄膜 和該導電支撐皆為矽製。 4.如申請專利範圍第1項之印刷模板遮罩,其中該導電元件 以鎢製成。 尚包括形成於該 其中該導電元件 其·中該導電元件 其' 中該導電元件 5·如申請專利範圍第1項之印刷模板遮罩 導電元件表面的矽或金屬矽化層。 6.如申請專利範圍第丨項之印刷模板遮罩 形成於該導電支撐内。 7·如申請專利範圍第1項之印刷模板遮罩 形成於該導電薄膜内。 8·如申請專利範圍第1項之印刷模板遮罩 形成於該導電薄膜内外。 一種印刷模板遮罩,包括 一導電薄膜 具有一第一區域和一第 —區域 該第二區 9. 1234192 域位於該第_ α ; 區域之外,該第一區域包括_ 複數個第一 開 該區域對應該導電薄膜 該區域經由該絕緣薄膜 一絕緣薄膜,形成於一區域内 第一側的第二區域; 笔支撐,形成於一區域内 對應該導電薄膜的第二區域; ^二開〇,穿過該導電支樓和該絕緣薄膜而形成;及 ‘私元件,位於該第二開口 0,並以電氣連接該導電 薄膜和該導電支撐。 ίο 11. 12. 13. 14. 如申請專利範圍第9項之印刷模板遮罩,丨中該導電元件 的導電性高於每一個該導電薄膜和該導電支撐的導電性。 如申請專利範圍第9項之印刷模板遮罩,*中該導電薄膜 和該導電支撐皆為矽製。 如申請專利範圍第9項之印刷模板遮罩,^該導電元件 以嫣製成。 如申5青專利範圍第9項之gp屈丨丨措4$ 、胃^ 币貝I p刷板板遮罩,尚包括形成於該 導電元件表面的矽或金屬矽化層。 一種印刷模板遮罩,包括: 一導電薄膜,具有一第一 P 3 ^ 另 弟 區域和一弟二區域,該第一區 域包括一複數個第一開口; 一絕緣薄膜,對應該導電笼瞪 年电/寻膜的弟一區域而形成; 一導電支撐,形成於該絕緣薄膜上; —第二開口,在該導電薄獏及該導電薄膜第二區域的該 絕緣薄膜内製造;及 〇'-90\9〇I58.D〇C 1234192 内,亚以電氣連接該導 一導電元件,形成於該第二開 電薄膜和該導電支撑。 I5·如申叫專利範圍第M項之印刷模板遮軍,其 的導電性高於每一個該導電薄臈和該導電支。導電元件 16·如申料利範㈣_之㈣模板料,=導電性。 和導電支撐皆為矽製。 /、-亥導電薄膜 17. 如申請專利範圍第i4項之印刷模板遮罩 以鎢製成。 /、宁邊導電元件 18. 如申請專利範圍第14項之印刷模板遮罩,〃、 導電元件表面的石夕或金屬石夕化層。 。匕开,成於該 19. 一種印刷模板遮罩,包括·· ‘電薄膜’具有一第一區域和 域包括-複數個第一開口; ^域,該第一區 薄膜’對應該導電薄膜的第二區域而形成; v屯支撐,形成於該絕緣薄膜上; 一第二開口,在該導電薄膜及該導電 絕緣薄膜内製造;及 、弟—區埤的該( -導電元件,形成於該導電薄膜的表面 内,並以電氣連接該導電薄膜和該導電支撐;〜開口 1如申請專利範圍第19項之印刷模板遮罩,其中 — AVr"於母-個導電薄膜和導電支樓的導電性 .如申請專利範圍第㈡項之印刷 和導電支樓皆為石夕製。 旱,、中“電薄膜 2 2.如申请專利範®签1。g w圍心項之印難板遮I,其中該導電元件 0 \90\90158 DOC 1234192 以鎢製成。 2 j ·如申凊專利範圍第1 9項之印刷模板遮罩,尚包括形成於該 導電元件表面的石夕或金屬石夕化層。 24·—種遮罩形成基材,包括: 一導電薄膜,具有一第一區域和一第二區域; 一絕緣薄膜,形成於該導電薄膜上; 一導電支撐,形成於該絕緣薄膜上; 一開口,於該導電支撐及該絕緣薄膜對應該導電薄膜第 二區域的一區域内製成;及 $電元件’形成於該開口内’以電氣連接該導電薄膜 和該導電支撐。 25. 如申請專利範圍第24項之遮罩形成基材,其中該導電元件 的導電性高於每一個導電薄膜和該導電支撐的導電性。 26. 如申請專利範圍第24項之遮罩形成基材,其中該導電薄膜 和導電支撐皆為矽製。 27. 如申請專利範圍第24項之印刷模板遮罩,其中該導電元件 係以鎢製成。 28·—種遮罩形成基材,包括: 一導電薄膜,具有一第一區域和一第二區域; 一絕緣薄膜,形成於該導電薄膜上; 一導電支撐,形成於該絕緣薄膜上; -開口,於該導電薄膜及該絕緣薄膜對應該導電薄膜第 二區域的一區域内製造;及 一導電元件,形成於該導電薄膜上和該開〇内,並以電 〇 \90\90|58 DOC 1234192 氣連接該導電薄膜和該導電支撐。 2 9. —種印刷模板遮罩製造方法,包括: 在一絕緣矽(SOI)基材導電薄膜的第一區域内製造一複 數個開口,該絕緣矽(S0I)基材包括一基材,一絕緣薄膜 形成於該基材上,且具有該第一區域和一第二區域的該導 電薄膜形成於該絕緣薄膜上; 透過移除一位於對應該導電薄膜第—區域的區域内的 該基材,及一位於對應該導電薄膜第二區域某一部份區域 的該基材,而形成一支撐; 移除對應該第一區域和第二區域的絕緣薄膜,該薄膜因 形成該支撐而暴露;及 在一對應該第二區域的區域内形成一導電元件,該元件 以電氣連接該基材和該導電薄膜,而該絕緣薄膜係從該第 二區域中被移除,該導電元件的導電性高於每_基材= 電薄膜的導電性。 30·—種印刷模板遮罩製造方法,包括·· 在一絕緣矽(SOI)基材導電薄膜的一第一區域 區域内分別製造數個第一開口和一 \ 一 々 乐一開口,該絕 (SOI)基材包括_基材,_絕緣薄膜形成於該基材上,、、: 且具有該第一區域和該第二區域的該導電薄 成: 該絕緣薄膜上; 反於 而形成〜 透過移除對應該第一區域的區域内的該基材 支撐; 移除因形成該切而暴露的絕緣薄膜;及 O:\90\90I58.DOC 1234192 在該導電薄膜的第二開口内形成一導電元件,該導電元 件的導電性高於每一個基材和導電薄膜的導電性。 3 1,一種印刷模板遮罩製造方法,包括: 形成一凹處,其中一絕緣薄膜暴露於對應一絕緣矽(S〇I) 基材一基材的一第二區域的區域内,該絕緣石夕(s〇〗)基材 包括該基材,一絕緣薄膜形成於該基材上,和一具有一第 一區域和該第二區域形的導電薄膜成於該絕緣薄膜上; 移除該暴露的絕緣薄膜; 在該凹處形成一導電元件,該導電元件的導電性高於每 基材和導電薄膜的導電性; 在對應该導電薄膜第一區域的區域内製造數個開口;及 移除對應該第一區域的基材和絕緣薄膜。 32·—種遮罩形成基材製造方法,包括: 透過移除對應一絕緣矽(S0I)基材一第二區域的一基材 和一絕緣薄膜,而形成一凹處,該絕緣矽(SC)I)基材包括 該基材,該絕緣薄膜形成於該基材上,且在該絕緣薄膜上 形成一導電薄膜,並且具有一第一區域做為一開口形成區 域’且該第二區域圍繞該第一區域;及 在该凹處形成一導電元件,該導電元件的導 山^ 一基材和導電_的導電性。 ㈣母 33·一種印刷模板遮罩製造方法,包括: 透過移除對應一絕緣矽(SOI)基材第二區域 ^ 4的〜導電薄 膜和一絕緣薄膜,來製造一第一開口,該絕 / 姑勺k 緣矽(SOI)基 可匕括一基材,該絕緣薄膜形成於該基材上, 及具有一第 O:\90\90I58 DOC 1234192 °°σ或和5亥第二區域的 在今 一 溥賦形成於該絕緣薄膜上 〆導電薄膜整個表面和 件,讀導電开… 開口内形成一導電天 性; 、$電性南於每一基材和導電薄膜的導電 逯過移除對應該第一區域 造〜第—^ $的V電疋件和導電薄膜來製 罘一開口;及 π 支樓。除對應^亥第一區域的基材和絕緣薄膜而形成-34.— 種遮罩形成基材製造方法,包括·· :過:除對應一絕緣邦ΟΙ)基材第二區域 材包括… 第-開口,該絕緣,)基 括|材,該絕緣薄膜形成於該基材上,且具 區域和該第二區域的該導電 上;及 电’等膘开/成於該絕緣薄膜 在該導電薄膜整個表面和該第一 放#^ ^ 開口内形成一導電元 件,该導電元件的導電 ♦电兀 性。 包同於母一基材和導電薄膜的導電 35· 一種遮罩形成基材,包括·· 一導電薄膜,具有一第一 ” 一 ’ 乐 &域和一第二區域; 一絕緣薄膜,形成於該導電薄膜上; -導電支撐,形成於該絕緣薄膜上; 一開口,形成於對應該第二區$ 膜内;及 匕硃和忒、纟巴緣溥膜的導電薄 一導電元件,形成於节鬥 心狀σ亥開Π内,並以 膜和該導電支撐。 牧4导私潯 O:\90\90I58.DOC
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002376214A JP2004207572A (ja) | 2002-12-26 | 2002-12-26 | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200428483A TW200428483A (en) | 2004-12-16 |
TWI234192B true TWI234192B (en) | 2005-06-11 |
Family
ID=32501124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092135587A TWI234192B (en) | 2002-12-26 | 2003-12-16 | Stencil mask with charge-up prevention and method of manufacturing the same |
Country Status (6)
Country | Link |
---|---|
US (1) | US7327013B2 (zh) |
JP (1) | JP2004207572A (zh) |
KR (1) | KR100547547B1 (zh) |
CN (1) | CN1512545A (zh) |
FR (1) | FR2849529B1 (zh) |
TW (1) | TWI234192B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3900901B2 (ja) * | 2001-11-16 | 2007-04-04 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
JP4362350B2 (ja) * | 2003-11-12 | 2009-11-11 | ソニー株式会社 | ステンシルマスクの製造方法 |
JP2005150205A (ja) * | 2003-11-12 | 2005-06-09 | Sony Corp | ステンシルマスクおよびその製造方法 |
KR100626041B1 (ko) * | 2004-11-25 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치의 박막 증착용 마스크 및 그의 제조방법 |
US20060258128A1 (en) * | 2005-03-09 | 2006-11-16 | Peter Nunan | Methods and apparatus for enabling multiple process steps on a single substrate |
JP4648134B2 (ja) * | 2005-09-02 | 2011-03-09 | 大日本印刷株式会社 | Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク |
JP5011774B2 (ja) * | 2006-03-27 | 2012-08-29 | 凸版印刷株式会社 | 転写マスクブランク及び転写マスク並びにパターン露光方法 |
JP2007324373A (ja) * | 2006-06-01 | 2007-12-13 | Pd Service:Kk | ステンシルマスク |
JP2008211031A (ja) * | 2007-02-27 | 2008-09-11 | Toyota Motor Corp | ステンシルマスクの検査方法 |
US10644239B2 (en) | 2014-11-17 | 2020-05-05 | Emagin Corporation | High precision, high resolution collimating shadow mask and method for fabricating a micro-display |
US10386731B2 (en) | 2016-05-24 | 2019-08-20 | Emagin Corporation | Shadow-mask-deposition system and method therefor |
TWI633197B (zh) * | 2016-05-24 | 2018-08-21 | 美商伊麥傑公司 | 高精準度蔽蔭遮罩沉積系統及其方法 |
WO2019180893A1 (ja) * | 2018-03-22 | 2019-09-26 | シャープ株式会社 | 蒸着マスク、及び蒸着装置 |
CN112125298A (zh) * | 2020-08-20 | 2020-12-25 | 中国科学院宁波材料技术与工程研究所 | 一种垂直结构石墨烯的衬底快速筛选方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4022927A (en) | 1975-06-30 | 1977-05-10 | International Business Machines Corporation | Methods for forming thick self-supporting masks |
JP2903712B2 (ja) | 1990-12-18 | 1999-06-14 | 富士通株式会社 | 荷電粒子露光用透過マスク基板,及びその基板製法 |
JP2555225B2 (ja) | 1991-01-17 | 1996-11-20 | 富士通株式会社 | 荷電粒子露光用透過マスク |
JPH06244091A (ja) | 1993-02-18 | 1994-09-02 | Fujitsu Ltd | 透過マスク及びその製造方法 |
JP3265718B2 (ja) | 1993-06-23 | 2002-03-18 | 株式会社日立製作所 | Si転写マスク、及び、Si転写マスクの製造方法 |
JPH0934103A (ja) * | 1995-05-17 | 1997-02-07 | Nikon Corp | 荷電粒子線転写用マスク |
JP3565652B2 (ja) | 1996-04-25 | 2004-09-15 | 富士通株式会社 | 荷電粒子ビーム露光装置用透過マスク及びそれを利用した露光装置 |
JPH10106943A (ja) * | 1996-06-04 | 1998-04-24 | Nikon Corp | マスク用基板の製造方法 |
KR100192549B1 (ko) | 1996-07-31 | 1999-06-15 | 구본준 | 마스크의 구조 및 제조방법 |
JP2904145B2 (ja) * | 1996-09-04 | 1999-06-14 | 日本電気株式会社 | 荷電ビーム描画装置用アパチャおよびその製造方法 |
DE19710799A1 (de) * | 1997-03-17 | 1998-10-01 | Ibm | Membranmaske für Belichtungsverfahren mit kurzwelliger Strahlung |
DE19710798C1 (de) * | 1997-03-17 | 1998-07-30 | Ibm | Herstellverfahren für Membranmaske mit Maskenfeldern |
KR100289373B1 (ko) * | 1999-03-16 | 2001-05-02 | 김영환 | 리쏘그래피용 마스크 및 그 제조방법 |
JP3706527B2 (ja) * | 1999-06-30 | 2005-10-12 | Hoya株式会社 | 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法 |
JP3271616B2 (ja) * | 1999-07-28 | 2002-04-02 | 日本電気株式会社 | 電子線露光用マスク及びその製造方法 |
JP2001267207A (ja) | 2000-03-15 | 2001-09-28 | Nec Corp | 電子ビーム露光マスクおよびその製造方法ならびに電子ビーム露光装置 |
KR20010094004A (ko) * | 2000-04-03 | 2001-10-31 | 박종섭 | 스텐실 마스크의 제조방법 |
US6555297B1 (en) * | 2000-07-25 | 2003-04-29 | International Business Machines Corporation | Etch stop barrier for stencil mask fabrication |
JP2002203806A (ja) | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体装置の製造方法、ステンシルマスク及びその製造方法 |
JP3674573B2 (ja) * | 2001-06-08 | 2005-07-20 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
JP3900901B2 (ja) * | 2001-11-16 | 2007-04-04 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
-
2002
- 2002-12-26 JP JP2002376214A patent/JP2004207572A/ja active Pending
-
2003
- 2003-12-16 TW TW092135587A patent/TWI234192B/zh not_active IP Right Cessation
- 2003-12-23 US US10/743,522 patent/US7327013B2/en not_active Expired - Fee Related
- 2003-12-25 CN CNA2003101130837A patent/CN1512545A/zh active Pending
- 2003-12-26 FR FR0315451A patent/FR2849529B1/fr not_active Expired - Fee Related
- 2003-12-26 KR KR1020030097622A patent/KR100547547B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20040197675A1 (en) | 2004-10-07 |
KR20040058087A (ko) | 2004-07-03 |
JP2004207572A (ja) | 2004-07-22 |
US7327013B2 (en) | 2008-02-05 |
KR100547547B1 (ko) | 2006-01-31 |
CN1512545A (zh) | 2004-07-14 |
FR2849529B1 (fr) | 2008-02-22 |
FR2849529A1 (fr) | 2004-07-02 |
TW200428483A (en) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI234192B (en) | Stencil mask with charge-up prevention and method of manufacturing the same | |
TW508824B (en) | High speed trench DMOS | |
TWI292954B (en) | Tri-gate devices and methods of fabrication | |
US8043939B2 (en) | Method for manufacturing semiconductor wafer | |
US20090179259A1 (en) | Semiconductor device with (110)-oriented silicon | |
TW201140703A (en) | Shielded gate trench MOS with improved source pickup layout | |
TW201029058A (en) | High density trench MOSFET with single mask pre-defined gate and contact trenches | |
JPWO2014080471A1 (ja) | 半導体装置 | |
CN111063722A (zh) | 半导体结构及其制造方法 | |
TW201110213A (en) | Method of forming semiconductor device | |
TW200910469A (en) | Manufacturing method of semiconductor power device | |
TWI297913B (zh) | ||
US20090061584A1 (en) | Semiconductor Process for Trench Power MOSFET | |
JP6853184B2 (ja) | 三次元デバイスの製造方法及びマルチゲート型トランジスタの製造方法 | |
JP5522907B2 (ja) | SiC膜の加工方法、半導体装置およびその製造方法 | |
JP2003197639A (ja) | 半導体素子及びその形成方法 | |
TW200307351A (en) | Method of manufacturing flash memory device | |
TWI277174B (en) | Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device | |
US7682955B1 (en) | Method for forming deep well of power device | |
JP2017523614A (ja) | 自己整合裏面特徴部を有する半導体デバイス | |
EP2018662B1 (en) | Method of forming a contact metallization for a power mosfet and corresponding device | |
JP6243748B2 (ja) | 半導体素子及びその製造方法 | |
CN102479713A (zh) | Mosfet制造方法及mosfet | |
TWI291734B (en) | MOSFET with low junction capacitance | |
TW200901333A (en) | Method of forming a transistor having multiple types of schottky junctions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |